KR0165472B1 - 반도체 장치의 콘택 형성방법 - Google Patents

반도체 장치의 콘택 형성방법 Download PDF

Info

Publication number
KR0165472B1
KR0165472B1 KR1019950041254A KR19950041254A KR0165472B1 KR 0165472 B1 KR0165472 B1 KR 0165472B1 KR 1019950041254 A KR1019950041254 A KR 1019950041254A KR 19950041254 A KR19950041254 A KR 19950041254A KR 0165472 B1 KR0165472 B1 KR 0165472B1
Authority
KR
South Korea
Prior art keywords
contact
contacts
size
semiconductor device
forming
Prior art date
Application number
KR1019950041254A
Other languages
English (en)
Inventor
김인철
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950041254A priority Critical patent/KR0165472B1/ko
Application granted granted Critical
Publication of KR0165472B1 publication Critical patent/KR0165472B1/ko

Links

Abstract

여러 종류의 콘택이 존재하는 반도체 장치의 콘택 형성방법에 대해 기재되어 있다.
이는, 한가지 이상의 종류의 콘택이 존재하며, 각 콘택들 간에는 서로 단차가 있는 반도체 장치의 콘택 형성방법에 있어서, 콘택의 종류에 따라 콘택의 크기에 차이를 두어 한 번의 사진식각 공정으로 형성함을 특징으로 한다.
따라서, 한 번의 사진식각 공정으로 여러 종류의 콘택을 원하는 크기로 형성할 수 있으므로, 공정시간 및 제조단가를 절감할 수 있다.

Description

반도체 장치의 콘택 형성방법
제1a도 내지 제1c도는 종래의 콘택 형성방법을 설명하기 위한 단면도들이다.
제2도는 1회의 사진공정으로 여러 종류의 콘택을 형성하였을 경우, 일부 영역에서 콘택이 형성되지 않은 것을 보여주는 단면도이다.
제3a도 및 제3b도는 본 발명에 의한 콘택 형성방법을 보여주는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체기판 15 : 필드산화막
20 : 불순물 확산층 25 : 게이트전극
30 : 패드도전층 35, 45, 60 : 층간 절연층
40 : 비트라인 50 : 스토리지전극
55 : 플레이트전극
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 여러 종류의 콘택을 동시에 형성함으로써 공정시간을 단축할 수 있는 반도체장치의 콘택 형성방법에 관한 것이다.
반도체 기판과 도전층을 전기적으로 접속시키기 위한 콘택홀(contact hole)은, 반도체 기판 상에 형성된 층간절연층을 부분적으로 식각함으로써 반도체 기판의 표면 일부를 노출시키는 것에 의해 형성된다. 전자기기의 고속화, 고기능화 및 소형화를 위해서 반도체 장치의 집적도가 증가함에 따라, 셀 면적이 축소되고 결과적으로 콘택의 크기도 감소하고 있다.
단차가 서로 다른 콘택들이 동시에 존재하는 경우, 종래에는 콘택의 종류만큼의 사진공정과 식각공정을 반복하여 진행해 왔으나, 최근에는 식각장비의 발달로 한 종류 이상 여러 종류의 콘택들을 동시에 형성할 수 있게 되었다.
그러나, 반도체 장치의 집적도가 증가함에 따라 단위소자의 크기가 급격히 감소하고 소자사이를 연결하는 콘택홀의 크기도 비례적으로 감소하게 되면서, 여러 종류의 콘택을 동시에 형성하기가 어렵게 되고 있다. 특히, 여러 종류의 콘택이 같은 크기로 존재하는 소자에서 1회의 사진공정만으로는 특정 부위의 콘택이 형성되지 않거나, 원하는 크기의 콘택이 형성되지 않는다. 콘택의 크기가 작아질수록 이러한 현상은 더욱 심해진다.
이러한 현상은 단차에 따라 사진공정 장비의 최적 포커스(focus)조건이 각기 다르기 때문에 발생된다. 즉, 단차가 사진공정의 포커스 범위 이상인 경우, 또는 비록 단차가 사진장비의 포커스 범위 이내에 있더라도 콘택의 크기가 작은 경우 콘택이 형성되지 않는 경우가 발생한다.
상기한 문제를 해결하기 위해서는 단차가 비슷한 콘택들을 묶어서 공정을 진행하거나 각각의 콘택들에 대해 별도의 사진공정을 진행해야 하므로, 최소 2회 이상의 사진 및 식각공정이 요구되어 공정시간이 길어지고 번거로운 문제점이 있다.
제1a도 내지 제1c도는 종래의 콘택 형성방법을 설명하기 위한 단면도들이다. 도면에서 참조 부호 10은 반도체기판, 15는 불순물 확산영역, 20은 소자분리를 위한 필드산화막, 25는 트랜지스터의 게이트전극, 30은 패드도전층, 35, 45, 60은 층간절연층, 40은 비트라인, 50은 커패시터의 스토리지전극, 55는 플레이트전극을 나타낸다.
제1a도는 콘택이 형성되기 전의 반도체 기판을 도시한 것으로, 각 콘택들이 형성될 부위의 단차를 보여 준다.
제1b도는 불순물 확산층 및 게이트 콘택을 형성하기 위한 제1사진공정 및 식각공정을 실시하여 불순물 확산층 및 게이트전극과 배선층을 접속하기 위한 콘택홀이 형성된 상태를 보여주는 단면도이다.
제1c도는 비트라인 및 플레이트 콘택을 형성하기 위한 제2사진공정 및 식각공정을 실시하여 비트라인 및 플레이트전극과 배선층을 접속하기 위한 콘택홀이 형성된 상태를 보여주는 단면도이다.
상기한 종래의 방법의 경우, 최소한 두 번의 사진공정과 식각공정이 필요하므로, 공정이 복잡하며 공정시간이 길어지는 단점이 있다. 따라서, 공정의 단순화를 위하여 한 번의 사진공정과 식각공정이 이루어져야 할 필요성이 있다.
제2도는 콘택간에 단차가 존재할 경우 1회의 사진공정을 진행하고 난 후, 플레이트 영역에서 콘택이 형성되지 않은 경우를 도시하였다. 이러한 문제는 사진장비의 성능개선 또는 콘택간의 단차를 감소시킴으로써 극복할 수 있으나, 이는 새로운 비용 및 공정의 증가를 수반하게 되는 문제가 있다.
따라서, 본 발명의 목적은 사진장비의 성능의 개선이 없이 여러종류의 콘택을 동시에 원하는 크기로 형성할 수 있는 반도체장치의 콘택 형성방법을 제공함에 있다.
상기 목적을 달성하기 위하여 본 발명은, 한가지 이상의 종류의 콘택이 존재하며, 각 콘택들 간에는 서로 단차가 있는 반도체 장치의 콘택 형성방법에 있어서, 콘택의 종류에 따라 콘택의 크기에 차이를 두어 한 번의 사진식각공정으로 형성함을 특징으로 하는 반도체 장치의 콘택 형성방법을 제공한다.
본 발명에 있어서, 층간절연층의 두께가 두꺼운 곳에 형성되는 콘택의 크기는 크게, 층간절연층의 두께가 얇은 곳에 형성되는 콘택의 크기는 작게 형성하는 것이 바람직하다.
특히, 플레이트 콘택은 다른 콘택의 크기의 1.5배 이상의 크기로 형성하는 것이 바람직하다.
또한, 상기 사진식각 공정에 있어서, 사진장비의 포커스조건을 가장 작은 크기의 콘택에 맞추어 진행하는 것이 바람직하다.
본 발명에 따르면, 사진장비의 성능개선이 없이도 여러종류의 콘택을 원하는 크기로 동시에 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.
제3a도 및 제3b도는 본 발명에 의한 콘택 형성방법을 설명하기위한 단면도들이다.
제3a도를 참조하면, 반도체기판(10) 상에 활성영역과 비활성영역을 한정하기 위한 필드산화막(15)과 트랜지스터의 게이트전극(25) 및 패드층(30)을 형성한 후, 제1 층간절연층(35)을 증착한다. 이어서, 비트라인(40) 및 제2층간절연층(45)을 차례로 형성한 후에, 셀을 구성하기 위해 스토리지전극(50), 유도막(도시되지 않음) 및 플레이트전극(55)을 형성한 후, 제3층간절연층(60)을 증착한다.
이렇게 형성된 활성영역(불순물 확산층)(15), 트랜지스터의 게이트전극(25), 비트라인(40) 및 플레이트전극(55)의 전기적 도통을 위해 콘택을 형성하게 된다. 이 때, 콘택의 종류 및 위치에 따라 층간절연막의 최종 높이가 서로 다르며, 콘택과 콘택 사이에 단차가 발생한다.
제3b도를 참조하면, 본 발명에 의한 콘택이 형성된 상태를 보여주는 단면도로서, 플레이트 콘택은 다른 콘택에 비해 크게 형성되어 있고, 비트라인 콘택은 작게 형성되어 있음을 알 수 있다.
반도체 소자에서 일반적으로 층간절연층의 두께가 두꺼운 곳에 콘택홀을 형성할 때, 배선물질의 매몰을 용이하게 하기 위하여 콘택홀의 측벽에 경사를 만들어준다. 따라서, 콘택홀 바닥의 크기는 상부의 크기보다 일반적으로 작게 형성된다. 특히, 소자가 고집적화될수록 콘택홀의 어스펙트비(aspect ratio)가 증가하여 콘택홀 형성 및 매몰이 용이하지 않게된다.
따라서, 본 발명에서는 레이아웃을 설계할 때, 층간절연층을 형성한 상태에서 대부분의 콘택에 비해 단차가 심하게 형성되는 부분, 즉 층간절연층의 두께가 두꺼운 곳에 형성될 콘택의 크기를 다른 곳에 비해 크게 하고, 비트라인과 같이 층간절연층의 두께가 얇은 곳에 형성되는 콘택은 작게 형성하여 준다. 이렇게 하여 사진장비의 최적 포커스조건을 가장 작은 크기의 콘택에 맞추어 사진공정을 진행하면, 여러종류의 콘택을 바닥면에서의 크기가 동일하게 동시에 형성할 수가 있다.
특히, 전체 메모리 소자에서 콘택의 수가 비교적 적고, 공정상 다른 도전층과 관련이 없으며 다른 부분의 콘택에 비해 단차가 제일 심한 부분인 플레이트 콘택은 다른 콘택에 비해 크기를 1.5배 이상 크게하여 사진공정을 진행한다. 이렇게 함으로써, 단차가 존재함에도 불구하고 여러 종류의 콘택을 원하는 크기로 동시에 형성할 수가 있다.
상술한 본 발명에 의한 콘택 형성방법에 따르면, 단차가 서로 다른 한 가지 이상의 콘택이 동시에 존재하는 경우, 층간절연층의 두께 또는 공정마진에 따라 콘택의 크기를 다르게 형성한 다음, 사진공정 장비의 포커스 조건을 가장 작은 크기의 콘택에 맞추어 사진공정을 진행함으로써, 여러 종류의 콘택을 동시에 원하는 크기로 형성할 수 있다. 따라서, 공정시간 및 제조단가를 절감할 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.

Claims (4)

  1. 한가지 이상 종류의 콘택이 존재하며, 각 콘택들 간에는 서로 단차가 있는 반도체 장치의 콘택 형성방법에 있어서, 콘택의 종류에 따라 콘택의 크기에 차이를 두어 한 번의 사진식각 공정으로 형성함을 특징으로 하는 반도체 장치의 콘택 형성방법.
  2. 제1항에 있어서, 층간절연층의 두께가 두꺼운 곳에 형성되는 콘택의 크기는 크게, 층간절연층의 두께가 얇은 곳에 형성되는 콘택의 크기는 작게 형성함을 특징으로 하는 반도체 장치의 콘택 형성방법.
  3. 제1항에 있어서, 플레이트 콘택의 크기를 다른 콘택의 크기의 1.5배 이상으로 형성하는 것을 특징으로 하는 반도체 장치의 콘택 형성방법.
  4. 제1항에 있어서, 상기 사진식각 공정에 있어서, 사진장비의 포커스조건을 가장 작은 크기의 콘택에 맞추어 진행하는 것을 특징으로 하는 반도체 장치의 콘택 형성방법.
KR1019950041254A 1995-11-14 1995-11-14 반도체 장치의 콘택 형성방법 KR0165472B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041254A KR0165472B1 (ko) 1995-11-14 1995-11-14 반도체 장치의 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041254A KR0165472B1 (ko) 1995-11-14 1995-11-14 반도체 장치의 콘택 형성방법

Publications (1)

Publication Number Publication Date
KR0165472B1 true KR0165472B1 (ko) 1999-02-01

Family

ID=19434037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041254A KR0165472B1 (ko) 1995-11-14 1995-11-14 반도체 장치의 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR0165472B1 (ko)

Similar Documents

Publication Publication Date Title
KR950000660B1 (ko) 고집적 소자용 미세콘택 형성방법
KR100456700B1 (ko) 저항 패턴을 가지는 반도체 장치 및 그 제조방법
US5776825A (en) Method for forming a semiconductor device having reduced stepped portions
US6743693B2 (en) Method of manufacturing semiconductor memory
US6071799A (en) Method of forming a contact of a semiconductor device
US6072242A (en) Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same
US5580811A (en) Method for the fabrication of a semiconductor memory device having a capacitor
US7977797B2 (en) Integrated circuit with contact region and multiple etch stop insulation layer
KR0165472B1 (ko) 반도체 장치의 콘택 형성방법
KR100772091B1 (ko) 에스램소자의 제조방법
KR101001633B1 (ko) 반도체 소자의 콘택홀 형성방법
KR19990016224A (ko) 플레이트 전극 하부에 더미 비트라인을 갖는 반도체 장치의제조방법
KR100546143B1 (ko) 반도체소자의 도전배선 형성방법
KR19990015448A (ko) 반도체 장치의 제조방법
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
KR19990057892A (ko) 반도체 소자의 콘택 형성 방법
KR100454631B1 (ko) 반도체소자의저장전극제조방법
KR100361530B1 (ko) 디램 소자의 제조방법
KR960009195A (ko) 반도체장치 및 그의 제조방법
KR100244491B1 (ko) 모스트랜지스터의 게이트구조 및 그 제조방법
CN1467825A (zh) 半导体装置及其制造方法
KR100190304B1 (ko) 반도체 메모리소자 제조방법
JPH10256506A (ja) 半導体装置及びその製造方法
KR20040001482A (ko) 반도체 소자의 제조방법
KR20000004453A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee