KR20010010623A - 패킷 송수신 장치 - Google Patents

Abstract

본 발명은 IMT-2000 시스템의 기지국, 제어국, 교환국 등 시스템 내부의 프로세서와 프로세서 간에 유선 정보 통신시 신호 정보와 음성, 화상 정보를 하나의 채널을 이용하여 고속 전송이 가능하도록 한 패킷 송수신 장치를 제공하기 위한 것으로, 이러한 본 발명은 시스템 내부의 임의 프로세서와 듀얼 포트 램(Dual Port RAM; DPRAM)을 통해 정합하여, 신호 정보 및 음성,화상 정보를 상기 프로세서와 송수신하는 프로세서 정합부와; 상기 프로세서의 제어에 따라, 상기 프로세서 정합부와 링크 정합부 간 패킷 전송을 제어하는 패킷 송수신 제어부와; 상기 패킷 송수신 제어부의 제어에 따라 상기 프로세서 정합부에서 송신할 패킷과 상기 프로세서 정합부에서 수신할 패킷을 저장하기 위한 메모리와; 상기 패킷 송수신 제어부의 제어에 따라, 상기 메모리로부터의 패킷 데이터를 인코딩하고 병렬 방식으로 변환시킨 후, 패킷 전송의 완료 여부를 알리는 신호를 부가하여 링크로 송신하고, 링크를 통해 수신되는 패킷 데이터를 병렬 방식 데이터로 변환시킨 후 디코딩하며, 패킷의 전송과 수신 시의 동기를 유지하기 위한 동기 패턴 신호, 패킷의 비정상 여부를 알리는 신호를 생성하는 기능을 수행하는 링크 정합부로 구성됨으로써, 시스템 내부의 정보 교환을 패킷 단위로 고속화할 수 있도록 한다.

Description

패킷 송수신 장치{ Packet transceiver in mobile communication system }

본 발명은 차세대 이동통신 시스템(International Mobile Communications-2000; IMT-2000) 및 코드분할 다중 접속(Code Division Multiple Access; CDMA) 이동통신 시스템에 관한 것으로, 특히 기지국, 제어국, 교환국 등 시스템 내부의 정보 교환을 패킷 단위로 고속화시켜 하나의 채널로 망내의 신호정보 및 음성,화상 정보를 처리할 수 있도록 한 패킷 송수신 장치에 관한 것이다.

본 발명은 유선 고속 데이터 통신이 가능하도록 설계된 장치이며, 이는 유선 데이터 망의 고속 전송을 위해 사용 가능하여, 음성 정보 및 화상 정보 등의 고속화가 필요한 IMT-2000 기지국, 제어국, 교환국 등에 사용될 수 있으며, 기존 CDMA를 기반으로 한 음성 통신 위주의 이동통신 망구조의 기지국, 제어국, 교환국에서도 적용 가능하다.

그 중 CDMA 기지국 시스템 내부의 링크(link) 구조에 대해 설명하면, 종래 기지국의 링크 구조는 시그널링(signalling) 채널과 음성 채널 구조가 별도로 구현되어 있었다. 그리고 프레임(frame)의 형태는 HDLC(High level Data Link Control; 고수준 데이터 링크 제어) 포맷(format) 형태의 비트 스트림(bit streame)을 사용하였다. 이로 인해 프레임에는 프레임의 시작을 알리는 시작 플래그(start flag), 프레임의 끝을 알리는 종료 플래그(end flag), 프레임 오류 검출을 위한 순환 리던던시 체크(Cyclic Redundancy Check; CRC), 시퀀스 번호(sequence number) 등 부가되어지는 정보(redundancy)가 많았다. 그래서 하나의 프레임 당 사용자 정보 전송율이 낮아지는 현상이 발생되었다.

그리고 채널 내에 전송부와 수신부의 동기를 맞추기 위해 별도의 클럭 패스(clock path)가 제공되는 구조를 사용하였으므로, 시스템 내부 장치의 구성을 복잡하게 하였다.

또한 음성 채널 경로는 2.048Mbps의 E1 정합을 하여, 제어국과 정합된 구조로서 음성 위주의 정합 만이 서비스의 주 목적으로, 패킷 크기가 큰 화상 데이터 등과 혼재되어 실시간으로 서비스되어져야 하는 경우에는 기존 4Mbps의 시그널링 채널과 어울려 운영되기에는 적용이 어려운 구조이다.

이에 본 발명은 상기와 같은 종래 기술의 필요에 의해 제안된 것으로, 본 발명의 목적은

시스템 내부의 정보 교환을 패킷(packet) 단위로 고속화시키고, 전송되는 프레임(frame)의 구조는 정보 전송을 극대화하기 위해 종료 플래그(end flag)만을 부가하여 리던던시(redundancy)를 최소화함으로써, 하나의 채널로 망 내의 신호정보 및 음성,화상 정보를 고속으로 처리할 수 있도록 한 패킷 송수신 장치를 제공하는 데 있다.

본 발명의 다른 목적은 패킷 송수신 장치를 집적화된 모듈(module) 형태로 구현하여, 각 프로세서 보드에 탑재되어 운영될 수 있도록 하고, 모듈 내에 송신부와 수신부의 기능을 모두 구현하여, 프로세서간 일 대 일 통신이 가능하도록 하며, 프로세서와 패킷 송수신 장치 사이에 라우터(router)를 구비하도록 하여, 일 대 다수의 프로세서간 통신이 가능하도록 한 패킷 송수신 장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위해 본 발명에 의한 패킷 송수신 장치는,

기지국의 임의 프로세서와 듀얼 포트 램(Dual Port RAM; DPRAM)을 통해 정합하여, 신호 정보 및 음성,화상 정보를 상기 프로세서와 송수신하는 프로세서 정합부와;

상기 프로세서의 제어에 따라, 상기 프로세서 정합부와 링크 정합부 간 패킷 전송을 제어하는 패킷 송수신 제어부와;

상기 패킷 송수신 제어부의 제어에 따라 상기 프로세서 정합부에서 송신할 패킷과 상기 프로세서 정합부에서 수신할 패킷을 저장하기 위한 메모리와;

상기 패킷 송수신 제어부의 제어에 따라, 상기 메모리로부터의 패킷 데이터를 인코딩하고 병렬 방식으로 변환시킨 후, 패킷 전송의 완료 여부를 알리는 신호를 부가하여 링크로 송신하고, 링크를 통해 수신되는 패킷 데이터를 병렬 방식 데이터로 변환시킨 후 디코딩하며, 패킷의 전송과 수신 시의 동기를 유지하기 위한 동기 패턴 신호, 패킷의 비정상 여부를 알리는 신호를 생성하는 기능을 수행하는 링크 정합부로 이루어짐을 그 기술적 구성상의 특징으로 한다.

도1은 본 발명에 의한 패킷 송수신 장치 블럭 구성도,

도2는 본 발명에 의한 패킷 송수신 장치가 일 대 일(1 : 1)로 적용된 시스템 블럭도,

도3은 본 발명에 의한 패킷 송수신 장치가 일 대 이(1 : 2)로 적용된 시스템 블럭도,

도4는 본 발명에 의한 패킷 송수신 장치가 일 대 다수로 적용된 시스템 블럭도,

도5는 본 발명에 의한 패킷 송수신 장치가 광 송수신부와 정합된 시스템 블럭도.

〈도면의 주요 부분에 대한 부호의 설명〉

10:프로세서 20:패킷 송수신부

21:프로세서 정합부 22:패킷 송수신 제어부

23:메모리 24:링크 정합부

이하, 상기와 같은 본 발명 패킷 송수신 장치를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

도1은 본 발명에 의한 패킷 송수신 장치 블럭 구성도이다.

도시된 바와 같이, 기지국의 임의 프로세서와 듀얼 포트 램(Dual Port RAM; DPRAM)을 통해 정합하여, 신호 정보 및 음성,화상 정보를 상기 프로세서와 송수신하며, 상기 프로세서와 패킷 송수신 장치의 상태 정보를 교환하기 위한 레지스터(register)를 구비하는 프로세서 정합부(21)와; 상기 프로세서의 제어에 따라, 상기 프로세서 정합부(21)와 링크 정합부(24) 간 패킷 전송을 제어하는 패킷 송수신 제어부(22)와; 상기 패킷 송수신 제어부(22)의 제어에 따라 상기 프로세서 정합부(21)에서 송신할 패킷과 상기 프로세서 정합부(21)에서 수신할 패킷을 저장하기 위한 메모리(23)와; 고속 링크 정합이 가능하도록 직렬 방식 데이터를 병렬 방식 데이터로, 반대로 병렬 방식 데이터를 직렬 방식 데이터로 변환하는 기능과, 패킷의 전송과 수신 시의 동기를 유지하기 위한 동기 패턴 신호, 패킷 전송의 완료 여부를 알리는 신호 및 패킷의 비정상 여부를 알리는 신호를 생성하는 링크 정합부(24)로 구성된다.

이와 같은 본 발명에 의한 패킷 송수신 장치의 동작을 설명하면 다음과 같다.

본 발명에 의한 패킷 송수신 장치는 TTL(Transistor Transistor Logic; 트랜지스터 트랜지스터 논리) 레벨(level)의 신호를 PECL(Pseudo Emitter Coupled Logic; 의사 에미터 커플드 로직) 레벨 신호로 변환하여, 100Mbps로 프로세서간 신호 정보가 전송될 수 있도록 한다.

이러한 패킷 송수신 장치는 기지국 내부의 프로세서마다 구비되며, 도2에 의거 일 대 일 대응된 프로세서간에 패킷 통신을 설명한다.

먼저, 기지국 내부의 임의의 프로세서(30)에서 다른 프로세서(40)로 패킷을 송신할 경우, 송신 프로세서(30)는 패킷 송수신부(35) 내 프로세서 정합부의 송신 버퍼(buffer)를 통해 데이터 정보를 주고 받으며, 데이터 정보의 상태 관리를 위한 제어를 위해, 패킷 송수신부(35)에 구비된 레지스터(register)를 통해 제어메시지 및 상태 정보를 주고 받는다. 이때 데이터 정보는 음성 정보 및 화상 정보 등을 포함한다.

즉, 송신 프로세서(30)는 패킷 송수신부(35)의 레지스터를 억세스(access)할 수 있는지의 여부를 알기 위해 레지스터 억세스 인에이블 신호(RAE*)를 액티브로 출력하면, 패킷 송수신부(35)는 응답(ACK*)한다. 이에 송신 프로세서(30)는 데이터( D[15:0] )를 통해 신호 정보, 데이터 정보, 화상 정보, 음성 정보 등을 전송하며, 어드레스( A[12:0] )를 통해 패킷 송수신부(35) 내 프로세서 정합부의 송신 버퍼의 해당 어드레스를 전송하고, 해당 칩(chip)을 선택하기 위해 칩선택신호(CS*)를 액티브(active) 상태로 출력한다. 이와 동시에 송신 프로세서(30)는 판독/기록 선택신호(R/W*)를 패킷 데이터(D[15:0])를 기록하도록 출력한다.

이에 패킷 송수신부(35)의 송신 버퍼에 기록된 데이터는 비트 크기(size)가 워드(word) 형태이므로, 패킷 송수신부(35)의 패킷 송수신 제어부는 이 워드 형태의 정보를 바이트(byte) 단위로 분리한다. 그리고 패킷 송수신 제어부는 데이터의 흐름을 지연없이 전송될 수 있도록 내부에 버퍼(FIFO; First In First Out)를 두어, 흐름을 제어한다. 이렇게 바이트 단위로 분리된 데이터는 패킷 송수신부(35)의 링크 정합부로 입력되며, 링크 정합부는 그 패킷을 분석한다. 그래서 분석 결과, 입력된 패킷이 전송할 마지막 바이트 정보이면, 링크 정합부는 그 바이트를 전송한 후에 종료 플래그(EOF; end flag)만을 부가한다. 그리고 분석 결과, 오류가 발생된 패킷이면, 중지 플래그(ABF; abort flag)를 부가한다. 이렇게 start flag, CRC, sequence number 등 더 부가적인 정보를 포함시키지 않으므로, 리던던시를 최소화할 수 있고, 또한 정보 전송을 극대화할 수 있게 된다.

링크 정합부는 12.5MHz의 기준 클럭을 바이트 단위의 기본 전송 클럭으로 채용하여, PLL(Phase Locked Loop; 위상 동기 루프)을 구동하여 안정된 기준 클럭을 생성하게 되는데, 이 안정화된 클럭 펄스(pulse)의 1 주기마다 한번씩 8비트 정보(1바이트)를 10비트 정보의 NRZI 형태로 인코딩(encoding)한다. 그런 후, 이 인코딩된 심볼(symbol) 정보는 parallel to serial shifting을 거쳐 PECL 레벨의 형태로 수신 측의 패킷 송수신부(45)로 전송된다. 그래서 패킷 송수신부(35)(45) 간에 연결된 꼬임 쌍선(twisted pair) 또는 동축 케이블(coaxial cable)의 라인 스피드(line speed)는 125Mbps가 된다. 이렇게 패킷 송수신부는 하나의 채널을 통해 음성 정보 및 화상 정보 등을 포함하여 고속으로 전송할 수 있게 된다.

패킷 송수신부(35)(45) 간에 패킷 정보 전송이 없는 경우에는 송신측과 수신측 간에 동기를 맞추기 위해 링크 상에 유일한 비트 형태인 동기 패턴(synchronization pattern; 11000 10001)을 전송하여 동기를 유지할 수 있도록 한다.

이제 수신 측 패킷 송수신부(45)의 동작을 설명하면, 수신측 패킷 송수신부(45)의 링크 정합부는 송신측 패킷 송수신부(35)에서 전송되는 패킷을 수신하게 되고, 패킷 송신시의 동작과 동일한 방식과 동일한 형태로 디코딩(decoding)을 수행하여, 8비트 패턴의 TTL 레벨의 신호로 만든다. 디코딩된 데이터는 수신측 링크 정합부에서 2바이트의 포맷(format) 형태로 재구성되어 링크 정합부의 내부 FIFO에 저장된다. 수신 시 이 FIFO는 데이터의 흐름을 균일하게 유지하여 데이터의 손실이 없도록 한다.

이후 데이터는 프로세서 정합부의 수신 버퍼 영역에 저장되고, 일정한 크기 이상이 저장되면, 수신측의 패킷 송수신 제어부는 수신 프로세서(40)에 데이터 수신을 알리는 인터럽트(interrupt)를 발생한다. 그래서 수신 프로세서(40)는 수신측 패킷 송수신부(45)내 프로세서 정합부의 수신 버퍼를 통해 패킷 데이터를 수신하게 된다.

다음으로, 수신프로세서(40)에서 송신 프로세서(30)로 패킷 데이터를 전송하는 경우, 수신측 패킷 송수신부(45)는 패킷 송신 역할을 수행하고, 송신측 패킷 송수신부(35)는 패킷 수신 역할을 수행하게 되는데, 이의 동작은 상기 송신 프로세서(30)에서 수신 프로세서(40)로 패킷을 송신하는 경우와 동일한 방법으로 이루어지므로, 이의 동작 설명은 생략한다.

도3은 본 발명에 의한 패킷 송수신 장치가 일 대 이(1 : 2)로 대응되어, 하나의 프로세서와 2개의 프로세서 간에 패킷 송수신을 위한 시스템 블럭 구성도이다. 도시된 바와 같이, 2개 프로세서에 대한 각 패킷 송수신 장치 사이에는 중재(arbitration)를 위한 중재기(arbiter)를 구비한다. 그래서 하나의 프로세서와 2개의 프로세서 간에 패킷을 송수신할 수 있도록 한다. 패킷 송수신 장치간 패킷 송수신 동작은 일 대 일 대응된 패킷 송수신 장치의 동작과 동일한 방법으로 이루어지므로, 이의 동작 설명은 생략한다.

도4는 본 발명에 의한 패킷 송수신 장치가 일 대 다(1 : 다수)로 대응되어, 하나의 프로세서와 4개의 프로세서 간에 패킷 송수신을 위한 시스템 블럭 구성도이다. 도시된 바와 같이, 하나의 패킷 송수신 장치는 4개의 패킷 송수신 장치에 대해 패킷을 해당 패킷 송수신 장치로 라우팅(routing)해 주기 위해 라우터(router)를 구비한다. 이들 패킷 송수신 장치의 동작은 생략한다.

도5는 본 발명에 의한 패킷 송수신 장치에 광송수신부를 부가하여, 광케이블을 통해 패킷 송수신 장치가 정합되도록 한다. 이때 광송수신부는, 광 케이블과의 정합을 위한 광 드라이버(driver)와, 패킷 데이터를 광신호로 변환해 주는 광신호 발생기로 구성된 광 송신부와; 광 케이블을 통해 전송되는 광신호를 검출하기 위한 광 검출기와, 검출된 광신호를 전기적 신호인 패킷 데이터로 수신하는 광 수신기로 구성된 광 수신부로 이루어진다.

이상에서 살펴본 바와 같이, 본 발명에 의한 패킷 송수신 장치는, 시스템 내부의 정보 교환을 패킷(packet) 단위로 고속화시키고, 전송되는 프레임(frame)의 구조는 정보 전송을 극대화하기 위해 종료 플래그(end flag)만을 부가하여 리던던시(redundancy)를 최소화함으로써, 하나의 채널로 망 내의 신호정보 및 음성,화상 정보를 고속으로 처리할 수 있도록 하는 효과가 있다.

패킷 송수신 장치를 집적화된 모듈(module) 형태로 구현하여, 각 프로세서 보드에 탑재가 용이하도록 하며, 모듈 내에 송신부와 수신부의 기능을 모두 구현하여, 프로세서간 일 대 일 통신이 가능하도록 하며, 프로세서와 패킷 송수신 장치 사이에 라우터(router)를 구비하여, 일 대 다수의 프로세서간 패킷 통신이 가능하게 되는 효과가 있다.

Claims (2)

1. 기지국 시스템 내부의 프로세서와 프로세서 간에 유선 정보 통신을 수행하는 IMT-2000 시스템에 있어서,

   기지국의 임의 프로세서와 듀얼 포트 램(Dual Port RAM; DPRAM)을 통해 정합하여, 신호 정보 및 음성,화상 정보를 상기 프로세서와 송수신하는 프로세서 정합부와;

   상기 프로세서의 제어에 따라, 상기 프로세서 정합부와 링크 정합부 간 패킷 전송을 제어하는 패킷 송수신 제어부와;

   상기 패킷 송수신 제어부의 제어에 따라 상기 프로세서 정합부에서 송신할 패킷과 상기 프로세서 정합부에서 수신할 패킷을 저장하기 위한 메모리와;

   상기 패킷 송수신 제어부의 제어에 따라, 상기 메모리로부터의 패킷 데이터를 인코딩하고 병렬 방식으로 변환시킨 후, 패킷 전송의 완료 여부를 알리는 신호를 부가하여 링크로 송신하고, 링크를 통해 수신되는 패킷 데이터를 병렬 방식 데이터로 변환시킨 후 디코딩하며, 패킷의 전송과 수신 시의 동기를 유지하기 위한 동기 패턴 신호, 패킷의 비정상 여부를 알리는 신호를 생성하는 기능을 수행하는 링크 정합부로 구성된 것을 특징으로 하는 패킷 송수신 장치.
2. 제 1항에 있어서,

   광 케이블(optic fiber)과의 정합을 위한 광 드라이버(driver)와, 패킷 데이터를 광신호로 변환해 주는 광신호 발생기로 구성된 광 송신부와;

   광 케이블을 통해 전송되는 광신호를 검출하기 위한 광 검출기와, 검출된 광신호를 전기적 신호인 패킷 데이터로 수신하는 광 수신기로 구성된 광 수신부;

   로 이루어진 광 송수신부를 상기 링크 정합부에 연결하여,

   패킷 송수신 장치 간에 광 케이블로 정합하도록 하는 것을 특징으로 하는 패킷 송수신 장치.