JPH0685823A

JPH0685823A - シリアル・リンク上でのデータの伝送方法及び装置

Info

Publication number: JPH0685823A
Application number: JP5002584A
Authority: JP
Inventors: Helmut Kohler; ヘルムート・ケーラー; Thomas Koehler; トーマス・ケーラー; Gilles Gervais; ジル・ジェルヴェ; Norbert Schumacher; ノルベルト・シューマッハー
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-02-28
Filing date: 1993-01-11
Publication date: 1994-03-25
Anticipated expiration: 2011-03-21
Also published as: JPH0828730B2; EP0557561A1

Abstract

(57)【要約】【目的】シリアル・リンク上でデータをシリアルに伝
送するための低コストで高転送速度の装置を提供する。【構成】シリアル・リンク上でのデータの伝送装置
は、メモリ８０、９０からデータを抽出し、それをシリ
アル・ネットワーク・インターフェース２０、５０に渡
すＤＭＡ制御装置１０、６０を有する。シリアル・ネッ
トワーク・インターフェース２０、５０は、送信機３
０、４０にデータを渡す前に、データに対してＮＲＺ１
及びマンチェスタ・コード化を行う。データはシリアル
・リンク７０上を受信機３０、４０に送信され、そこか
ら他のシリアル・ネットワーク・インターフェース２
０、５０において復号され、他のＤＭＡ制御装置１０、
６０を使用して他のメモリ８０、９０に渡される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、シリアル・データ・
リンク上でのデータの伝送方法及び装置に関する。

【０００２】

【従来の技術】二つの端末間でシリアル・データ・リン
ク上でデータを伝送するために多くの方法が知られてい
る。これらは、ドイツ語による刊行物である、ハンス・
ペーター・ブロマイヤー−バルテンシュタイン（Hans P
eter Blomeyer-Bartenstein)及びリュディガー・ボス
（Rudiger Both）による「データ通信及びローカル・ネ
ットワーク（Datenkommunikation und lokale Netzwerk
e)」（Markt & Technik 、Haar bei Munchen、1985年発
行）と雑誌ＣＨＩＰの特別号として発行された「ローカ
ルＰＣネットワーク及び通信（Lokale PC-Netzwerke un
d Kommunikation)」とに概要がまとめられている。

【０００３】これらの方法のうち最も一般的な二つは、
イーサネットとトークン・リングである。これらの方法
は両方とも広く使用されている。しかしながら、それら
の実施のためには、それらは両方とも専用ソフトウェア
や高価な伝送装置（モデムのような）を必要とし、また
それらのデータ転送速度が制限される。

【０００４】

【発明が解決しようとする課題】従って、この発明の目
的は、シリアル・データ・リンク上でデータをシリアル
に伝送するための低コストで高転送速度の装置を提供す
ることにある。

【０００５】

【課題を解決するための手段】これは、データが記憶さ
れているメモリと通信するための直接メモリ・アクセス
（ＤＭＡ）制御装置と、ＤＭＡ制御装置から受信される
データを非ゼロ復帰逆転（ＮＲＺ１）方式及びマンチェ
スタ・コードを使用して符号化するためのシリアル・ネ
ットワーク・インターフェースと、シリアル・ネットワ
ーク・インターフェース及びシリアル・リンクに接続さ
れた、データを受信するための受信機と、シリアル・ネ
ットワーク・インターフェース及びシリアル・リンクに
接続された、データを送信するための送信機とを有する
ことによって達成される。

【０００６】この発明の一実施例においては、ＤＭＡ制
御装置は、シリアル・ポートを介してシリアル・ネット
ワーク・インターフェースに接続されるとともに、並列
バスによってメモリに接続されたバッファを含む。

【０００７】この発明はさらに、送信機及び受信機の対
に接続され、メモリ、ＤＭＡ制御装置及び第１のマイク
ロプロセッサに接続された、データの受信及び送信の中
断を検出するための中断制御装置を含んでよい。この中
断制御装置は、上記中断が検出された時に適切な処置を
行う。

【０００８】この発明はまた、以下のステップを有す
る、シリアル・リンク上でのデータの伝送方法を含む。
これらのステップは、メモリからデータを取り出すステ
ップと、取り出されたデータをＮＲＺ１符号化してＮＲ
Ｚ１符号化されたデータ信号を形成するステップと、Ｎ
ＲＺ１データ信号をマンチェスタ・コード化してシリア
ル・リンク上での伝送用のデータ信号を形成するステッ
プと、シリアル・リンク上を伝送されるデータ信号をマ
ンチェスタ復号してマンチェスタ復号された信号及びク
ロック信号を形成するステップと、上記クロック信号を
用いてマンチェスタ復号された信号をＮＲＺ１復号して
受信データを形成するステップと、メモリ内に受信デー
タを記憶するステップである。取り出されたデータは、
シリアル・リンク上をフレームの形で伝送される。

【０００９】

【実施例】図１はこの発明の主要な特徴の概略を示すブ
ロック図を示す。そこからデータが送信され、そこでデ
ータが受信される第１の端末、すなわち端末Ａは、同図
の左側に示されている。それは、送信機／受信機対３０
に接続されたシリアル・ネットワーク・インターフェー
ス２０に接続されたＤＭＡ制御装置１０を有する。そこ
からデータが送信され、またはそこでデータが受信され
る第２の端末、すなわち端末Ｂは、同図の右側に示され
ている。それはまた、送信機／受信機対４０に接続され
たシリアル・ネットワーク・インターフェース５０に接
続されたＤＭＡ制御装置６０を有する。二つのＤＭＡ制
御装置１０、６０、二つのシリアル・ネットワーク・イ
ンターフェース２０、５０及び二つの送信機／受信機対
３０、４０は同様の構成を有する。もちろん、それら
は、それらが受信モードであるか送信モードであるかに
応じて異なる動作をする。二つのＤＭＡ制御装置１０、
６０は、そこからデータが読み取られ、またはそこにデ
ータが書き込まれるメモリ８０、９０に接続されてい
る。

【００１０】データはシリアル・リンク７０に沿って伝
送される。このシリアル・リンク７０は、任意の適当な
構成要素によって形成することができる。例えば、それ
は対撚り線により形成することができ、その場合には送
信機／受信機対３０、４０はパルス変換器である。ある
いは、それは光ファイバーから成り、その場合には送信
機／受信機対３０、４０は光変換器である。

【００１１】図２はシリアル・ネットワーク・インター
フェース２０または５０の詳細な回路図を示す。それ
は、ＮＲＺ１装置１００、マンチェスタ・エンコーダ１
７０、クロック回路１８０、マンチェスタ・デコーダ１
９０及び二つの駆動回路２２０、２３０から成る。

【００１２】ＮＲＺ１装置１００は従来より周知であ
る。それは、エンコーダとしてもデコーダとしても働
く。また、マンチェスタ・エンコーダ１７０の適切な同
期を保証するために使用される。例えば、それは“１”
の入力信号を０／１の交互信号に変換する。図３はＮＲ
Ｚ１符号化の一例を示す。一番上の線は一系列の入力信
号から成る入力データ信号を示す。二番目の線はＮＲＺ
１装置１００に供給されるクロック信号を示し、最も下
の線はＮＲＺ１装置１００から得られる出力信号を示
す。

【００１３】マンチェスタ・デコーダ１９０及びマンチ
ェスタ・エンコーダ１７０もまた従来より知られてい
る。例えば、米国特許第４６０３３２２号は一つのその
ようなデコーダの実施例について記載している。マンチ
ェスタ・デコーダ１９０及びマンチェスタ・エンコーダ
１７０はまた、クロック回路とともに同一チップ上に組
み込まれて市販されている。一つのそのような回路の一
例は、ナショナル・セミコンダクター社の、ＩＥＥＥ
８０２．３イーサネット／チーパネット型ローカル・
エリア・ネットワーク用のＤＰ８３９１Ａ／ＮＳ３２４
９１Ａシリアル・ネットワーク・インターフェースで
ある。

【００１４】マンチェスタ・コード化の原理は、論理入
力の変化が搬送波の位相シフトによって表されるよう
に、連続的にスイッチングする搬送波に位相シフトを導
入することである。もしマンチェスタ・エンコーダの入
力におけるデータが論理「高」から論理「低」にスイッ
チングするならば、１８０°の位相シフトが行われる。
マンチェスタ・エンコーダの入力において「低」から
「高」への遷移が起きる時には、搬送波の位相は元の位
相に戻される。

【００１５】これの一例が図４に示されている。図４に
おいては、論理「高」はゼロの位相シフトとして符号化
され、論理「低」は基準からの１８０°の位相シフトと
して符号化される。その結果は、符号化された信号にお
いて、二つの連続する「高」または二つの連続する
「低」は、データ入力における正または負のデータ遷移
を表すことである。図４における入力データが「低」か
ら「高」に切り替わる時には、位置Ａ及びＣに示されて
いるように、符号化された出力信号は、二つの連続する
「高レベル」を搬送波の１８０°の位相シフトとして与
える。「高」から「低」へのデータの遷移は、同図の位
置Ｂ及びＤに示されているように、符号化された信号に
二つの連続する低レベル出力を発生し、これによって信
号を元の位相に戻す。

【００１６】マンチェスタ符号化された信号には、デー
タ信号及びクロック信号の両方が組み込まれている。マ
ンチェスタ・デコーダにおいては、クロック情報は、従
来公知のように、符号化された波形から位相ロック・ル
ープ技術を用いて容易に抽出され、この抽出されたクロ
ック信号は符号化されたデータを回復するために使用す
ることができる。従って、データを受信側で再同期する
ことができる。

【００１７】図２に戻ると、クロック回路１８０によっ
て生成されたクロック信号は、ライン１７５を介してマ
ンチェスタ・エンコーダ１７０に渡されるとともに、ラ
イン１８５を介してマンチェスタ・デコーダ１９０に渡
される。クロック回路１８０はまた、クロック信号ＴＸ
Ｃを、ライン１４０に沿ってＮＲＺ１装置１００に供給
する。受信されるマンチェスタ・コード化された信号か
ら抽出される他のクロック信号ＲＸＣは、ライン１６０
に沿ってマンチェスタ・デコーダ１９０からＮＲＺ１装
置１００に供給される。

【００１８】マンチェスタ・エンコーダ１７０はライン
１３０を介してＮＲＺ１装置１００に接続されていると
ともに、駆動回路２２０の入力に接続されている。この
駆動回路は二つの出力を有し、その一つは反転され、そ
の両方ともライン２４０、２５０によって送信機／受信
機の対３０または４０における送信回路に接続されてい
る。

【００１９】マンチェスタ・デコーダ１９０の出力は、
ライン１５０、１６０によってＮＲＺ１装置１００に接
続されている。ライン１５０はデータ信号ＲＸＤ´を搬
送し、他のライン１６０は上述のように抽出されたクロ
ック信号ＲＸＣを搬送する。マンチェスタ・デコーダ１
９０の入力は、ライン２１０によって受信回路２３０の
出力に接続されている。受信回路２３０の入力は、ライ
ン２６０、２７０によって送信機／受信機対３０、４０
の受信回路に接続されている。

【００２０】ＮＲＺ１装置１００は、上述のように、ラ
イン１３０によってマンチェスタ・エンコーダ１７０に
接続され、ライン１５０、１６０によってマンチェスタ
・デコーダ１９０に接続され、ライン１４０によってク
ロック回路１８０に接続されている。ＮＲＺ１装置１０
０はまた、ライン１１０、１２０によってＤＭＡ制御装
置１０または６０に接続されている。

【００２１】次に、シリアル・ネットワーク・インター
フェースの動作を説明する。送信用のデータ信号ＴＸＤ
はライン１１０に沿ってＤＭＡ制御装置１０または６０
から受信され、送信の適切な同期を保証するためにＮＲ
Ｚ１装置１００においてＮＲＺ１符号化が行われる。符
号化のためのクロック信号ＴＸＣは、ライン１４０に沿
ってクロック回路１８０から供給される。ＮＲＺ１符号
化されたデータ信号ＴＸＤ´は次に、ライン１３０に沿
ってマンチェスタ・エンコーダ１７０に供給され、そこ
で上述のマンチェスタ・コード化が行われる。マンチェ
スタ・コード化された信号は、マンチェスタ・エンコー
ダ１７０からライン２００に沿って駆動回路２２０に転
送される。この駆動回路は一対の送信駆動信号ＴＸ＋及
びＴＸ−を生成し、それらはライン２４０、２５０に沿
ってそれぞれ送信機／受信機対３０の送信回路に転送さ
れる。送信機／受信機対３０は、これらの信号をシリア
ル・リンク７０上での伝送に適した形に変換する。

【００２２】送信された信号は送信機／受信機対３０、
４０の受信回路によって受信され、そこでそれぞれライ
ン２６０、２７０に沿って受信回路２３０に対する一対
の信号ＲＸ＋及びＲＸ−に変換される。受信回路２３０
から、マンチェスタ・デコーダ１９０に信号が送信され
る。マンチェスタ・デコーダ１９０において、それはデ
ータ信号ＲＸＤ´に復号され、クロック信号ＲＸＣは、
クロック回路１８０からのクロック信号と上述の位相ロ
ック・ループ技術とを用いて抽出される。データ信号Ｒ
ＸＤ´はライン１５０に沿って送信され、クロック信号
ＲＸＣはライン１６０に沿ってＮＲＺ１装置１００のデ
コーダ部に送信され、そこでそれらは元のデータを回復
するために使用される。回復されたデータＲＸＤは、ラ
イン１２０に沿ってＤＭＡ制御装置１０、６０に転送さ
れる。

【００２３】図５はＤＭＡ制御装置１０、６０の主要な
特徴を示す。送信データ・バッファ２８０の出力は、シ
リアル・ネットワーク・インターフェース２０、５０に
至るライン１１０に接続され、受信データ・バッファ２
９０の入力はシリアル・ネットワーク・インターフェー
ス２０、５０から来るライン１２０に接続されている。
送信データ・バッファ２８０及び受信データ・バッファ
２９０は両方とも、先入れ先出しメモリ・バッファから
構成されている。送信データ・バッファ２８０の入力及
び受信データ・バッファ２９０の出力は、通常は並列の
双方向データ・バス３００を介してバッファ・メモリ３
１０に接続されている。このバッファ・メモリ３１０
は、双方向データ・バス３２０を介してメモリ８０、９
０に接続されている。バッファ・メモリ３１０は、デー
タ・バス３００がメモリ８０、９０に直接接続されてい
る場合には省略することができる。

【００２４】ＤＭＡ制御装置１０、６０は、シリアル・
ネットワーク・インターフェース２０、５０から供給さ
れる二つのクロック信号ＴＸＣ及びＲＸＣを有する。ク
ロック信号ＴＸＣはライン３３０上を搬送され、送信デ
ータ・バッファ２８０及びデータの送信に関係する他の
回路をクロックする。クロック信号ＲＸＣはライン３４
０上を搬送され、受信データ・バッファ２９０及びデー
タの受信に関係する他の回路をクロックする。送信デー
タ・バッファ２８０及び受信データ・バッファ２９０の
間のインターフェースとデータ・バス３００きはシステ
ム・クロック（図示せず）によってクロックされる。

【００２５】図５には示されていないが、メモリ８０、
９０から送信データ・バッファ２８０へのデータの取り
出し及び受信データ・バッファ２９０からメモリ８０、
９０へのデータの受け渡しを制御するマイクロプロセッ
サがある。このマイクロプロセッサは、データが書き込
まれ、またはデータが読み取られるアドレスを示すとと
もに、メモリ８０、９０に転送され及びメモリ８０、９
０から転送されるフレームの長さ及びフォーマットを制
御する仕様テーブルを用意する。そのような動作は従来
より周知であり、例えば、モトローラ社のＭＣ６８６０
５Ｘ．２５プロトコル・コントローラのユーザ・マニ
ュアルに記載されている。このマイクロプロセッサはシ
ステム・クロック（図示せず）によってクロックされ
る。

【００２６】送信用のデータは、もし存在する場合には
メモリ・バッファ３１０を介してデータ・バス３００に
沿ってメモリ８０、９０から取り出され、送信データ・
バッファ２８０に入れられる。必要とされる適当な制御
符号及びフレーム記述子は、図示されていないマイクロ
プロセッサによって送信データ・バッファ２８０のデー
タに加えられ、次に送信データ・バッファ２８０の全内
容がシリアル化され、送信データ・バッファ２８０のシ
リアル・ポートからのデータ・フレームがライン１１０
上にデータ信号ＴＸＤとして転送される。データ信号Ｔ
ＸＤは、シリアル・ネットワーク・インターフェース２
０、５０に渡され、上述のように符号化される。

【００２７】メモリへの転送用のデータは、ライン１２
０上の受信データ・バッファ２９０のシリアル・ポート
において、シリアル・ネットワーク・インターフェース
２０、５０からのデータ信号ＲＸＤとして受信される。
受信されたデータのフレームは非シリアル化され、制御
符号及びフレーム記述子が取り除かれ、非シリアル化さ
れたデータはデータ・バス３００に沿ってメモリ８０、
９０に渡される。

【００２８】この発明の一実施例が図６に示されてい
る。簡単のため、図１の左側の端末、すなわち端末Ａだ
けが示されている。同図においては、前の図に記載され
た構成要素に対応する構成要素には同一の符号が付けら
れている。図６は、マイクロプロセッサ４２０及び中断
制御装置４３０もそれぞれ示している。マイクロプロセ
ッサ４２０は図５においては示されていないマイクロプ
ロセッサである。それは、データ・バス３００、アドレ
ス・バス４００及び制御バス４１０を介して、ＤＭＡ制
御装置１０及びメモリ８０に接続されている。アドレス
・バス４００は、メモリ８０のデータがＤＭＡ制御装置
１０に転送されるか、またはその逆のことを行うアドレ
スに関する信号を搬送する。制御バス４１０は、メモリ
８０とＤＭＡ制御装置４１０との間のデータの転送に関
する制御信号を搬送する。

【００２９】中断制御装置４３０は、データの送信及び
受信の中断に関するライン４３５上の信号を受信する。
中断とは、シリアル・リンク７０上の搬送波信号の損失
または光ファイバ・ケーブルにおける光の損失のような
場合をいう。この中断制御装置４３０は、データ・バス
３００、アドレス・バス４００及び制御バス４１０を介
して、ＤＭＡ制御装置１０、マイクロプロセッサ４２０
及びメモリ８０に接続されている。中断が検出された
時、中断制御装置４３０は、データの完全性を保証する
ための適切な処置を行う。モトローラ社のＭＣ６８９０
１は中断制御装置４３０の一つの実施例である。しかし
ながら、他の適当な構成要素を使用することもできる。

【００３０】図６においては、送信機／受信機対３０の
二つの可能な実施例が示されている。第１の実施例は、
同図の上部右角に示されており、対撚り線から成るシリ
アル・リンク７０用の送信機／受信機対５４０から成
る。この送信機／受信機対５４０の送信ポートは、ライ
ン４４０、４５０によって、それぞれデータ信号ＴＸ＋
及びＴＸ−を搬送するライン２４０、２５０に接続され
ている。送信機／受信機対５４０の受信ポートは、ライ
ン４６０、４７０によって、それぞれデータ信号ＲＸ＋
及びＲＸ−を搬送するライン２６０、２７０に接続され
ている。

【００３１】送信機／受信機対３０の第２の実施例は、
図６の中段の右側に示されている。それは、シリアル・
リンク７０を形成する光ファイバ・ケーブル対に接続さ
れた光送信機５６０及び光受信機５５０から成る。光受
信機５５０は、入力信号をデータ信号ＲＸ＋及びＲＸ−
に復号し、それらをライン４８０、４９０上をライン２
６０、２７０にそれぞれ転送する。光送信機５６０は、
ライン５３０によってこれに接続されたレベル変換器５
２０を有する。それぞれライン５００、５１０によって
ライン２５０、２４０に接続されたこのレベル変換器５
２０の機能は、データ信号ＴＸ＋及びＴＸ−を、シリア
ル・リンク７０上での送信用の光信号に対する光送信機
５６０における変換に適したレベルに変えることであ
る。光受信機５５０及び光送信機５６０の一つの実施例
はＡＴ＆Ｔ社のＯＤＬ５０である。しかしながら、他の
構成要素を使用してもよい。

【００３２】ライン４３５は、送信機／受信機対５４
０、光送信機５６０及び光受信機５５０を中断制御装置
４３０に接続する。万一信号の送信及び／又は受信の中
断があれば、適切な中断が中断制御装置４３０に送ら
れ、その処理が行われる。

【図面の簡単な説明】

【図１】この発明の主要な構成要素を示すブロック図で
ある。

【図２】シリアル・ネットワーク・インターフェースの
詳細図である。

【図３】ＮＲＺ１コード化の原理を説明するための略線
図である。

【図４】マンチェスタ・コード化の原理を説明するため
の略線図である。

【図５】ＤＭＡ制御装置の詳細図である。

【図６】この発明の一実施例を示すブロック図である。

【符号の説明】

１０、６０ＤＭＡ制御装置２０、５０シリアル・ネットワーク・インターフェー
ス３０、４０送信機／受信機対７０シリアル・リンク８０、９０メモリ１００ＮＲＺ１装置１７０マンチェスタ・エンコーダ１８０クロック回路１９０マンチェスタ・デコーダ２２０駆動回路４２０マイクロプロセッサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者トーマス・ケーラードイツ連邦共和国、ホルツガーリンゲン、ヴェンゲルトシュタイゲ 33 (72)発明者ジル・ジェルヴェドイツ連邦共和国、ブライテンシュタイン、メリケシュトラーセ 14 (72)発明者ノルベルト・シューマッハードイツ連邦共和国、ノイハウゼン、バウムシュトラーセ 10

Claims

【特許請求の範囲】

【請求項１】シリアル・リンク上でのデータの伝送装
置であって、上記データが記憶されるメモリと通信するための直接メ
モリ・アクセス（ＤＭＡ）制御装置と、シリアル・ネットワーク・インターフェース及び上記シ
リアル・リンクに接続された、上記データを受信するた
めの受信機と、上記シリアル・ネットワーク・インターフェース及び上
記シリアル・リンクに接続された、上記データを送信す
るための送信機とを有し、上記シリアル・ネットワーク・インターフェースは、非
ゼロ復帰逆転（ＮＲＺ１）及びマンチェスタ・コードを
用いて、上記ＤＭＡ制御装置から受信される上記データ
を符号化し、上記受信機からのデータを復号する上記伝
送装置。
【請求項２】上記シリアル・ネットワーク・インター
フェースは、上記ＤＭＡ制御装置からのデータ信号（ＴＸＤ）を受信
し、上記データをＮＲＺ１符号化するＮＲＺ１装置と、クロック回路に接続された、上記ＮＲＺ１装置からの上
記ＮＲＺ１符号化されたデータ信号（ＴＸＤ´）を受信
し、上記データ信号をマンチェスタ・コード化するマン
チェスタ・エンコーダと、上記マンチェスタ・エンコーダからの上記マンチェスタ
・コード化されたデータ信号を受信し、上記マンチェス
タ・コード化されたデータ信号（ＴＸ＋、ＴＸ−）を上
記送信機に渡す駆動回路とを有する請求項１記載の伝送
装置。
【請求項３】上記シリアル・ネットワーク・インター
フェースは、上記受信機からの上記データ信号（ＲＸ＋、ＲＸ−）を
受信する受信回路と、上記受信回路からの上記データ信号及びクロック回路か
らのクロック信号を受信し、受信データ信号（ＲＸＤ
´）及び受信クロック信号（ＲＸＣ）を生成するマンチ
ェスタ・デコーダと、上記マンチェスタ・デコーダからの上記受信データ信号
（ＲＸＤ´）及び上記受信クロック信号（ＲＸＣ）を受
け入れ、上記受信データ信号（ＲＸＤ´）をＮＲＺ１復
号し、上記復号されたデータ信号（ＲＸＤ）を上記ＤＭ
Ａ制御装置に渡すＮＲＺ１装置とを有する請求項１また
は２記載の伝送装置。
【請求項４】上記ＤＭＡ制御装置は、並列データ・バスに接続された、上記メモリから送信す
べき上記データが書き込まれ、データ信号（ＴＸＤ）が
上記シリアル・ネットワーク・インターフェースに渡さ
れる送信データ・バッファと、上記送信データ・バッファ及び上記メモリに接続され
た、上記データの送信を制御するための第１のマイクロ
プロセッサとを有する請求項１、２または３記載の伝送
装置。
【請求項５】上記ＤＭＡ制御装置は、並列データ・バスに接続された、上記シリアル・ネット
ワーク・インターフェースからの受信データ信号（ＲＸ
Ｄ）が書き込まれ、上記データが上記メモリに渡される
受信データ・バッファと、上記受信データ・バッファ及び上記メモリに接続され
た、上記データの受信を制御するためのマイクロプロセ
ッサとを有する請求項１〜４のいずれか１項記載の伝送
装置。
【請求項６】シリアル・リンク上でのデータの伝送方
法であって、メモリからデータ（ＴＸＤ）を取り出すステップと、上記取り出されたデータ（ＴＸＤ）をＮＲＺ１符号化し
てＮＲＺ１符号化されたデータ信号（ＴＸＤ´）を形成
するステップと、上記ＮＲＺ１符号化されたデータ信号（ＴＸＤ´）をマ
ンチェスタ・コード化して上記シリアル・リンク上での
伝送用のデータ信号（ＴＸ＋、ＴＸ−）を形成するステ
ップと、上記シリアル・リンク上を伝送される上記データ信号
（ＲＸ＋、ＲＸ−）をマンチェスタ復号してマンチェス
タ復号されたデータ信号（ＲＸＤ´）及びクロック信号
（ＲＸＣ）を形成するステップと、上記クロック信号（ＲＸＣ）を用いて上記マンチェスタ
復号されたデータ信号（ＲＸＤ´）をＮＲＺ１復号して
受信データ（ＲＸＤ）を形成するステップと、メモリ内に上記受信データ（ＲＸＤ）を記憶するステッ
プとを有する上記伝送方法。