JPH0626341B2 - 通信装置 - Google Patents

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、回線が活動状態で使用されていない短い時間
の間、回線交換結合上に残された帯域幅を動的に再割当
てするためにパケット／回線交換システムで使用される
機構に関するものである。

Ｂ．従来技術 将来の通信ネットワークは、パケット交換トラフィック
ならびに回線交換トラフィックに適応しなければならな
い。この組合せを実現するための種々の方法が知られて
いる。しかし、長期的には、最も経済的な方法のみが生
き残るはずである。最良の方法とは、各瞬間に通信資源
の利用を最適化できる方法である。

ネットワーク・ノードならびにノード間リンクを適応的
に共用することを可能にする方法が、同時係属中のヨー
ロッパ特許出願第８５４３００２７４号の目的である。

通話ごとにノード間リンク上の帯域幅を動的に再割当て
することを可能にする方法が、同時係属中のヨーロッパ
特許出願第８５４５００２６６号の目的である。

Ｃ．発明が解決しようとする問題点 上記の各方法を通信ネットワークで全部一緒に使用する
場合、各通話ごとに、使用可能な全帯域幅が実際のトラ
フィック・プロファイルに応じて可能な最大のスループ
ットをもたらすように再割当てされるので、ネットワー
クは非常に効率的なパケット交換サービスおよび回線交
換サービスを提供することができる。

しかし、帯域幅再分配の時間細分性は、回線交換通話の
持続時間であるので、ある回線が確立されている間ずっ
と、ソースが活動状態にない場合、無音期間中に使用さ
れなかった帯域幅は失われる。

「バースト状」回線交換ソースの多数の例の間で、最も
典型的なものは以下の通りである。

−音声アプリケーション： このアプリケーションでは、チャネルが時間の４５％未
満しか使用されず、固有の欠点（すなわち、遅延、ジッ
タ）にもかかわらず、ネットワーク・リンクの帯域幅利
用度を改善するだけの目的でパケット化技術が使用され
てきた。

−回線交換データ・アプリケーション： このアプリケーションでは、Ｘ．２１端末等の対話式端
末が交換モードで働く。このアプリケーションでは、回
線占有率はさらに低く、システムの運用費用を改善する
には複雑な通話／クリア動作手順（短期保持モード操
作）を実行する必要があった。

Ｄ．問題点を解決するための手段 本発明の目的は、統合パケット／回線交換通信ネットワ
ークで使用され、バースト状ソースによって残された差
し当たり使用されない帯域幅をパケット・フローにただ
ちに再割当てし、回線ソースがその活動を再開するとき
にその帯域幅を回線ソースに戻すことを可能にする機構
を提供することである。

本発明による通信装置は、回線スロットから成るフレー
ム中で非文字コード化情報（ＮＣＩ）と文字コード化情
報を交換するために複数のノードを含む通信ネットワー
クで使用される。回線スロットは、呼び（通話）ごとに
回線ユーザに割り当てられ、その残りの部分はパケット
交換型トラフィックに割り当てられる。ノードは、割り
当てられたスロット内の回線ユーザ・データを発信ユー
ザから宛先ユーザに移送するための手段を含む。

この装置は、境界回線ユーザに接続されたネットワーク
境界ノードが、以下の手段から成るインターフェース手
段（３０、３２）を含むことを特徴とする。

回線スロットを動的かつ瞬間的に修飾するための第１の
手段（３０−Ｔ、３２−Ｔ）。この手段は、スロットご
とに検出されたユーザの活動に応じて、スロットが境界
回線ユーザに割り当てられていることを示す第１の値、
または、スロットが差し当たり空いており、パケット交
換トラフィックに割り当てることができることを示す第
２の値に修飾ビットを設定する。前記修飾ビットは、そ
れが修飾するスロットに応じて、ネットワーク中を移送
される。

修飾ビットが第１の値に等しいことが判明したとき、受
信された修飾ビットおよび受信されたビットに応答し
て、それらからユーザ・データ・ビットを含む境界回線
ユーザ・ビット・ストリームを再構成し、また修飾ビッ
トが第２の値に等しいことが判明したとき、遊休ビット
構成に応答する第２の手段（３０−Ｒ、３２−Ｒ）。

Ｅ．実施例 本発明の装置は、統合サービス・ディジタル・ネットワ
ーク（ＩＳＤＮ）フレームの構造、またはヨーロッパ特
許出願第８５４３００２７４号および第８５４３００２
６６号記載のフレームの構造など、回線交換ビットおよ
びパケット交換ビットの移送専用のチャネルを含む、任
意のフレーム構造と共に使用することができる。

本発明の原理は、活動修飾情報を移送するサブチャネル
を、各回線交換ユーザ・チャネルに関係づけることであ
る。特定の回線交換チャネルに関係するこの修飾情報
は、修飾されたデータ・スロットと同期して移送され
る。

Ｃｄがユーザ・データ・トラフィック用に使用される同
期サブチャネルであり、Ｃａｑがユーザの活動修飾用に
使用される関連する同期サブチャネルであるとすると、
帯域幅をＣｄサブチャネルとＣａｑサブチャネルの間で
分割するための規則はユーザに依存し、それぞれのユー
ザ・アプリケーションが異なると違ったものになること
がある。Ｃａｑ帯域幅／再使用Ｃｄ再域幅の比が最小に
なるとき、最適の性能が得られる。

媒体フレーム内でのＣａｑチャネル・ビット位置とそれ
に関連するＣｄチャネル・ビット位置はシステム・レベ
ルで決定され、トラフィック特性に応じて上記の比が最
小になるように選択される。

この説明では、本発明は、ヨーロッパ特許出願第８５４
３００２６６号に記載されている、帯域幅を回線スロッ
トとパケット・ビット・ストリームの間で動的に割り振
るための機構に組み込まれるものと仮定する。そのよう
な機構では、中間フレームは第２図に示す構造を有す
る。

中間フレームとは、フラグＦによって区切られた複合フ
レームＣＦｉであり、一定数のビットから成るいくつか
のサブフレームと残余ビットｒを含む。複合フレーム
は、連続したサブフレーム内で１ずつ変わるＮｃ個のビ
ットを含む。複合フレームは、ｎＴ＋ｅに等しい持続時
間を有する。ただし、Ｔは通常の時分割多重スロット持
続時間であり、ここでは１２５マイクロ秒である。ｎは
１または１より大きな整数であり、ｅは中間リンク・ビ
ット周期よりも小さい。パラメータｎは、リンク速度に
依存し、上記に引用した特許出願に完全に記載されてい
るようにして計算する。

複合フレームはｎ個のサブフレームを含み、各サブフレ
ームは、Ｔに等しいか、またはＴよりも短い持続時間を
有し、したがって、整数Ｎｓ個のビットを含む。サブフ
レームのＮｓ個のビットは、可変数の回線交換ビット・
スロットの移送に割り振られる。スロットの数は、ユー
ザの必要により決まるが、第１図では２つのスロットが
示され、残りのビットはパケット交換ビットの移送に割
り振られている。

上記で引用した特許出願に記載された機構は、通話ごと
に回線ユーザ・ビット・スロットを活動ユーザに割り振
る。すなわち、通話の持続時間中に、連続した複合フレ
ーム中の連続したサブフレーム内の特定のスロットが、
特定の回線ユーザに割り当てられる。サブフレーム構造
は、通話に関係する回線ユーザの数に応じて変わり、サ
ブフレームのパケット・ビット数が変化する。

複合フレームは、複合フレームの終りに残っているＲ個
のビットの一部である、ｆビットのフラグによって区切
られる。ただし、Ｒ＝Ｎｃ−ｎＮｓである。Ｒがｆより
も大きい場合は、ｒ＝Ｒ−ｆ個のビットが、パケット交
換ビットで満たされる。

本発明によれば、通話ごとに規定された回線スロットに
関係する修飾ビットは、サブフレーム内のどの位置にあ
ってもよい。

複合フレームのすべてのＣａｑビットを１つにまとめる
ことができ、または、サブフレームのＣａｑビットを１
つにまとめることができ、または、ＣａｑビットをＣａ
ｑビットが修飾する回線スロットと連結することができ
る。

第３Ａ図では、ただ１つのサブフレームと３つの回線ス
ロットＣｄ１、Ｃｄ２、Ｃｄ３を含む複合フレームに対
する活動修飾ビットＣａｑ１、Ｃａｑ２、Ｃａｑ３が、
フレームの終りにまとめられている。

第３Ｂ図では、各回線スロットＣｄｉにそれ自体のＣａ
ｑｉが連結されている。

非活動期間の平均持続時間とＣａｑサブチャネルのオー
ドヘッドの間で折合いがつけられる。

６４ｋｂｐｓのＣｄサブチャネルの８ビットを修飾する
ために１ビットをＣａｑサブチャネルとして使う場合、
Ｃｄサブチャネルがスロットごとに修飾される。この場
合、オーバヘッドは１２．５％であり、上記の音声例で
は、各６４ｋｂｐｓ音声チャネル上の再使用される帯域
幅は次のようになる。

６４ｋｂｐｓ（１００％−１１２．５×４５％）＝３１．７ｋｂｐｓ Ｃａｑサブチャネルのオーバヘッドは、同じＣａｑ上の
いくつかのＣａｑ修飾情報を時間多重化することにより
減らすことができる。すなわち、複合フレーム番号に応
じて、特定のＣａｑビットが異なるいくつかのＣｄサブ
チャネルを修飾する。このことを第３Ｃ図に概略的に示
す。

ノード間リンク上で交換されるフレームが、上述の複合
フレームの構造を有するものと仮定して、本発明の実施
例について説明するが、当業者なら、回線交換ビット・
ストリームとパケット交換ビット・ストリームの組合せ
用の他の任意の移送機構で本発明の概念を実現すること
ができるはずである。

ネットワーク・ノードを、第１図に概略的に示す。ネッ
トワーク・ノードは、上記で引用した各特許出願に記載
されている構成要素の大部分を含み、さらに、修飾ビッ
トが処理でき、かつ回線ユーザの活動に応じて回線スロ
ットで受信されたまたは送信されるビットを経路指定す
るために使用できるようにする特定の手段を含む。

第１図は通信ネットワークの２つのノードを示す。各ノ
ードは、同様の手段を含んでいるので、ノード１にある
手段には接尾部１をつけ、ノード２にある手段には接尾
部２をつけた同じ番号でそれらを呼ぶことにする。各ノ
ードは、１０や１１等の複数の中間リンク・アダプタを
含み、中間リンク・アダプタは、受信装置／送信装置か
ら成り、本発明の概念を実現するために必要な特定の手
段を含む。アダプタは、Ｌ１、Ｌ２、Ｌ３等の中間リン
クに接続される。各リンクは固有の速度を有し、したが
って、上記に引用したヨーロッパ特許出願の機構を使用
する場合、異なるリンク上の複合フレームは違った構成
をとることができる。その場合、パラメータｎ（複合フ
レーム内のサブフレーム数）、Ｎｓ（サブフレーム内の
ビット数）およびｒ（残余ビット数）が、受信されたビ
ットが処理される順序で、対応する受信手段に知らされ
る。

各ノードには２つの経路が設けられている。一方の経路
ＣＰは、一定の非常に短い遅延（５００マイクロ秒未
満）で送信しなければならない回線交換ビット専用であ
り（同期経路）、他方の経路ＰＰは、パケット処理手段
１４で緩衝され、処理されるパケット交換ビット専用で
ある。（非同期経路）。

回線ユーザを境界ノードに接続するため、アダプタ１０
および１１に回線境界アダプタ１６および１７が付加さ
れている。これらのアダプタは、本発明に従ってＣａｑ
ビットを処理する。境界ノードに接続されたパケット・
ユーザは、パケット処理手段１４に直接接続される。

上記で引用したヨーロッパ特許出願に記載されたような
アダプタ１０および１１には、それぞれＣａｑビットに
応答するゲート手段１８および１９が設けられており、
Ｃａｑの値に応じて、回線スロット・ビットを回線経路
またはパケット経路にゲートする。これらの手段につい
ては、後で第１０図ないし第１３図に関して説明する。

第４図は、１つのリンク・アダプタ１０、関連する回線
境界アダプタ１６、ゲート手段１８および回線ユーザと
の接続から成る組立体をさらに詳細に示す。各ノードに
あるリンク・アダプタ１１および回線境界アダプタ１７
を含む組立体は、互いに類似している。

回線境界アダプタ１６とリンク・アダプタ１０は、バス
２０を介して制御信号を交換する。アダプタ１０と１６
は、受信Ｃａｑ経路２２と受信回線経路２４、ならびに
送信Ｃａｑ経路２６と送信回線経路２８によってリンク
される。

回線境界アダプタ１６は、インターフェース回路３０お
よび３２を介して、２つの境界ノード・ユーザ（第４図
にはユーザ１およびユーザ２が示されている）に接続さ
れ、インターフェース回路３０および３２は、ユーザか
らの送信および受信回線交換ビットならびに関連するＣ
ａｑビットを処理する。

回路３０および３２は、送信回線の「送信Ｃｄ」回線３
４と「送信Ｃａｑ」回線３５、ならびに受信回線の「受
信Ｃｄ」回線３６と「受信Ｃａｑ」回線３７を介して、
アダプタ１６に接続される。第４図では、これらの回線
に接尾部１または２をつけてあり、それぞれ回路３０ま
たは３２に接続されていることを示す。

回路３０および３２は、エンド・ユーザのタイプに応じ
て異なる構成要素を含むように、境界ノード・ユーザ
（エンド・ユーザと呼ばれる）と回線境界アダプタの間
のインターフェースを構成する。

一例として、第５図および第６図に示す回路３０を使っ
て、ＳＤＬＣユーザ端末を接続することができ、ＳＤＬ
Ｃユーザ端末は、線４１上のビット・クロック信号の制
御下で線４０を介してユーザ・データを送り、また線４
３上のビット・クロック信号の制御下で線４２を介して
ユーザ・データを受け取る。（ＳＤＬＣは同期データ・
リンク制御のこと。） この例では、非活動期間中に端末がフラグＦを送るもの
と仮定する。したがって、第５図に概略的に示すよう
に、フラグをＣａｑの値に変換することにより「送信Ｃ
ａｑ」が回線３５−１上に生成され、回線３７−１上の
「受信Ｃａｑ」は、０のとき、フラグに変換される。

注： 遊休期間中に、端末がＳＤＬＣプロトコルでも許容され
る「オール・マーク」（連続した１）を送る場合は、同
じ機構を実現することができる（フラグ・パターンはオ
ール・ワン・パターンで置き換える）。

第６図に、回路３０をさらに詳細に示す。

線４０上のユーザ・データが、８ビット・シリアライザ
／デシリアライザ（ＳＥＲＤＥＳ）４６に入力される。
シリアライザ／デシリアライザ４６は、線４１上のビッ
ト・クロック信号の制御下で「送信Ｃｄ１」データを回
線３４−１に供給する。ユーザ・データは、ビット１を
カウントするカウンタ４８およびインバータ４９にも供
給される。インバータ４９の出力線は、カウンタ４８の
リセット入力端とＡＮＤゲート５０の一方の入力端に接
続されている。したがって、入力データで０が見つかる
たびに、カウンタ４８はリセットされる。カウンタ４８
が６個の１をカウントすると、ＡＮＤゲートは条件付け
られ、次のビットが０に等しい場合は、ＡＮＤゲート５
０がフラグを示す活動信号を発生する。このため、ラッ
チ５２がセットされ、ビット・カウンタ５４がリセット
される。ビット・カウンタ５４は、ビット・クロック期
間をカウントし、８つのビット期間がカウントされると
その出力線５６上に活動信号を発生し、この信号はラッ
チ５２をリセットする。ラッチ５２の出力は、インバー
タ５８によって反転され、インバータ５８はその出力線
３５−１上に「送信Ｃａｑ１」情報を発生する。

「受信Ｃｄ１」ビットが、回線３６−１を介してＡＮＤ
ゲート６０に供給され、ＡＮＤゲート６０は、回線３７
−１を介して受け取った「受信Ｃａｑ１」情報によって
条件付けられる。「受信Ｃａｑ１」は、インバータ６１
によって反転され、インバータ６１の出力信号がＡＮＤ
ゲート６２を条件付ける。レジスタ６４が、フラグ・パ
ターンを記憶し、フラグ・パターンは、「受信Ｃａｑ」
が０のとき、ＡＮＤゲート６２の一方の入力端に供給さ
れる。ＡＮＤゲート６０および６２の出力線は、ＯＲゲ
ート６５に接続され、したがって、ＯＲゲート６５は、
出力線４２を介してユーザ・データまたはフラグをユー
ザ１に供給する。

第７図は、ユーザ２が音声端末であると仮定して、回路
３２として使用することができるインターフェース回路
を示す。

音声端末２は、線６６を介して音声サンプルを送り、線
６７を介して音声サンプルを受け取る。線６６は、音声
活動検出器６８に接続され、音声活動検出器６８は、音
声活動に応じて「送信Ｃａｑ２」を０または１の値に設
定し、「送信Ｃｄ２」回線３５−２を介して音声サンプ
ルを送る。

回線３６−２上の「受信Ｃｄ２」ビットが、ＡＮＤゲー
ト７０に供給され、ＡＮＤゲート７０は回線３７−２上
の「受信Ｃａｑ２」によって条件付けられ、ＯＲゲート
７２を介して線６７に「受信Ｃｄ２」ビットを供給す
る。「受信Ｃａｑ２」はインバータ７３で反転され、イ
ンバータ７３の出力線はＡＮＤゲート７４の一方の入力
端に接続されている。したがって、非活動期間中に、Ａ
ＮＤゲート７４が条件付けられ、レジスタ７６に記憶さ
れている０がＯＲゲート７２を介して線６７に供給され
る。

第８図は、回線境界アダプタ１６の受信部分を示す。

この部分は、ユーザ・スロット割振りテーブル８０を含
む。テーブル８０は、Ｌ１など（第１図）の中間リンク
の受信部上のスロット番号と、境界ノードに接続された
エンド・ユーザとの間の対応テーブルを含むように、ノ
ード媒体アクセス管理機構によってロードされ、更新さ
れる。エンド・ユーザに割り当てられていないスロット
番号に対応して０が記憶される。このテーブルは、アダ
プタ１０からバス２０を介して供給される「次のスロッ
ト」信号の制御下で走査され、テーブル８０から読み取
られたユーザ識別情報がユーザ復号回路８１で復号さ
れ、回路８１は一方の出力線８２上に信号を発生する。

回線ユーザに割り当てることができるスロットの最大数
が３２であると仮定すると、各スロットに対応するユー
ザ識別情報は５ビットの情報になる。

あるスロットに関連するエンド・ユーザがない場合は、
前記スロットに対応して０が記憶され、テーブル８０の
この位置が読み取られるとき、回路８１の線８２−０が
活動化される。

回路８１の出力線８２−１ないし８２−ｋは、ｋ個のＡ
ＮＤゲート８３−１ないし８３−ｋおよび８４−１ない
し８４−ｋから成る、ゲート回路８３および８４に接続
されている。

ＡＮＤゲート８３−１ないし８３−ｋおよび８４−１な
いし８４−ｋはそれぞれ出力線８２−１ないし８２−ｋ
上の信号によって条件付けられる。

受信回線経路２４が、ＡＮＤゲート８３−１ないし８３
−ｋの一方の入力端に接続され、「受信Ｃａｑ」経路２
２がＡＮＤゲート８４−１ないし８４−ｋの一方の入力
端に接続されている。

したがって、ＡＮＤゲート８３−１ないし８３−ｋおよ
びＡＮＤゲート８４−１ないし８４−ｋは、それらの出
力３６−１ないし３６−ｋおよび３７−１ないし３７−
ｋ上に、それぞれ「受信Ｃｄ１」ないし「受信Ｃｄｋ」
および「受信Ｃａｑ１」ないし「受信Ｃａｑｋ」を供給
する。

第９図は境界回線アダプタ１６の送信部分を表す。受信
部分と同様、送信部分はユーザ・スロット割振りテーブ
ル９２を含む。テーブル９２はＬ１などリンクの送信脚
上のスロット番号と、境界ノードに接続されたエンド・
ユーザとの間の対応関係を記憶する。エンド・ユーザに
割り当てられていないスロット番号に対応して０が記憶
され、このテーブルはノード・アクセス管理機能の制御
下でロード、更新され、アダプタ１０からバス２０を介
して供給される「次のスロット」信号の制御下で走査さ
れる。

テーブル９２から読み取られた情報は、ユーザ復号回路
９４に供給され、復号回路９４は、活動信号をその出力
線９５−０ないし９５−ｋの１つに供給する。線９５−
０上の活動信号は、アドレスされた位置がどのユーザに
も対応しないことを示す。

３０および３２などのインターフェース回路からの「送
信Ｃｄ１」ないし「送信Ｃｄｋ」線３４−１ないし３４
−ｋが、ゲート回路９６に供給される。ゲート回路９６
は、それぞれ線９５−１ないし９５−ｋ上の活動出力信
号によって条件付けられるＡＮＤゲート９６−１ないし
９６−ｋから成る。ＡＮＤゲート９６−１ないし９６−
ｋからの出力信号が、ＯＲゲート９８に供給される。Ｏ
Ｒゲート９８の出力線は、回路送信経路２８である。

線３５−１ないし３５−ｋ上の「送信Ｃａｑ１」ないし
「送信Ｃａｑｋ」は、ゲート回路１００に供給される。
ゲート回路１００は、それぞれ線９５−１ないし９５−
ｋ上の活動出力信号によって条件付けられるＡＮＤゲー
ト１００−１ないし１００−ｋから成る。ＡＮＤゲート
１００−１ないし１００−ｋからの出力信号が、ＯＲゲ
ート１０２に供給される。ＯＲゲート１０２の出力線
は、「送信Ｃａｑ」経路２６である。

媒体リンク上の複合フレームが、上記で引用した特許出
願に記載された構造を有するものと仮定すると、第１０
図ないし第１３図は、Ｃａｑ情報を考慮して、回線交換
ビットまたはパケット交換ビットをそれに応じて経路指
定するために、リンク・アダプタをどのように変更しな
ければならないかを示す。

第１０Ａ図および第１０Ｂ図は、アダプタ１０または１
１の送信手段を示す。この送信手段は、関連する境界ア
ダプタ１６または１７に接続されたユーザ回線ビット
を、媒体リンクＬ１またはＬ２を介して送らせる。この
送信手段は、アダプタ１１−１に、回線境界アダプタ１
７−１に接続されたエンド・ユーザ回線ビットを媒体リ
ンクＬ２の送信部を介して送らせる手段であると仮定す
る。

本発明の好ましい実施例では、通話を経路指定するため
に使用されるリンク上でのスロット割当ては、上記で引
用した特許出願に記載された機構を介して通話ごとに制
御される。各ノードは切換えテーブルを含み、この切換
えテーブルは、ノード・サービス管理機構によって更新
され、ノードの入力リンクの受信部上の複合フレームの
スロット番号が、通話を経路指定するために選択された
出力リンクの送信部上の複合フレームのスロット番号に
相関するようにする。さらに、末端ノード、すなわち、
発信ノードおよび宛先ノードでは、切換えテーブルは、
回線ユーザ番号を一方のリンクと相関させる。たとえ
ば、Ｌ２と、このリンクの受信部および送信部上のスロ
ット番号を相関させる。

送信手段では、中間リンク・アクセス管理機構１２０
は、上記に引用した特許出願に記載されたようにリンク
・パラメータを計算し、有限状態機械１３２に事象標識
ＥＭＧ１、２、３を供給し、有限状態機械１３２から信
号ＳＭＧ１を受け取る。これらは上記特許出願に詳細に
記載されており、ここではこれ以上説明しない。

中間リンク・アクセス管理機構１２０は、出力バス１２
１を介して、リンク・パラメータＮｓ、ｎおよびスロッ
ト割振りを、それぞれレジスタ１２２、１２４およびス
ロット・テーブル１２６に供給する。サブフレームは、
境界アダプタ１７−１に接続された回線ユーザに割り当
てられた回線スロットと、任意のノードに接続されたユ
ーザに割り当てられた回線スロットを含むことができる
ので、テーブルの内容は、回線境界アダプタに接続され
たエンド・ユーザに割り当てられたスロット番号に対応
して０が記憶されるようになっている。これらの０の機
能については後で説明する。

したがって、スロット・テーブル１２６は、Ｌ２などの
中間リンクの送信部を介して回線ユーザに割り振られる
サブフレームのスロットの指示を含む。

各サブフレーム生成時に、スロット・テーブルが読み取
られ、その出力１２８を論理回路１３０で使って「Ｐ
（パケット）使用可能」信号または「Ｃ（回線）使用可
能」信号が生成される。これらの信号は、通話ごとに第
２図に示したサブフレームのパケット部分または回線部
分を決定する。

中間アクセス・プロトコルは、特定の事象の発生時に制
御信号を供給する論理である、有限状態機械１３２を介
して管理される。有限状態機械３２は、それぞれ「受信
遊休」信号、「受信同期要求」信号、および「受信同期
喪失」信号を運ぶ、関連する受信手段からの３本の線１
３３、１３４および１３５とに接続されており、管理機
構１２０は出力バス１２１に接続されている。受信され
た事象に応じて、有限状態機械１３２は、その出力線１
３８、１３９、１４０、１４１上にそれぞれ制御信号
「使用禁止」信号、「送信同期パターン」信号、「送信
同期要求」信号、および「動作」信号を発生する。この
点については、上記に引用した特許出願に完全な説明が
出ているので、これ以上詳しくは説明しない。

中間リンク速度で動作するクロック１４８の制御下で働
くビット・カウンタ１４４が、ビットおよびサブフレー
ムをカウントする。カウンタ１４６は、サブフレームを
カウントする。カウンタ１４４および１４６の内容は、
比較機構１４７および１４９でＮｓレジスタ１２２およ
びｎレジスタ１２４と比較される。比較機構１４７の出
力１５０がサブフレーム・カウンタ１４６に供給され、
比較機構１４７によって一致が検出されるたびに、サブ
フレーム・カウンタ１４６が増分される。

比較機構１４７および１４９からの出力１５０および１
５１、スロット・テーブル１２６の出力１２８は、論理
回路１３０に供給されて、中間リンクＬ２の送信部を介
して送られる複合フレームを形成するため、「Ｐ使用可
能」信号、「Ｃ使用可能」信号および「フラグ使用可
能」信号を適正な時点で発生する。

論理回路１３０は、また有限状態機構１３２から「動
作」制御信号を受け取る。

Ｔパルス・カウンタ１５７、中間リンク・クロック１４
８、および比較機構１４９の出力１５１の制御下で働く
フラグおよびｒ送信論理制御回路１５６は、有限状態機
械１３２の出力線１３９、１４０および１４１上の信号
の制御下で、特定のパターンを特定の瞬間に中間リンク
を介して送らせる。回路１５６は、またその出力線１５
８にカウンタ・リセット信号を供給する。出力線１５
８、比較機構１４７および１４９からの出力線１５０お
よび１５１は、ＯＲ回路１５２および１５４に供給さ
れ、ＯＲ回路１５２および１５４はリセット信号をそれ
ぞれビット・カウンタ１４４およびサブフレーム・カウ
ンタ１４６に供給する。

回路１５６はまた、その出力線１６０上にｒ送信制御信
号を発生する。この信号は、論理回路１３０に供給さ
れ、ｒ残余パケット・ビットを媒体リンクを介して送ら
せる。

それぞれのフラグが、回路１５６によって出力線１６
２、１６４および１６６上に生成される。それぞれのフ
ラグは所定の時点で送らなければならない。特定の実施
例では、上記に引用した特許出願に記載されているよう
に、０１１１１１１０が通常の複合フレーム区切り文字
であり、打切りフラグ０１１１１１１１が同期を要求す
るために使用され、ＵＣＣフラグが通話ごとに回線ユー
ザを追加または削除することを受信手段に示すために使
用される。

したがって、回路１５６は、有限状態機構１３２からの
線１４１および１３９上の「動作」信号および「送信同
期要求」信号の制御の下に、０１１１１１１０フラグを
生成する。

回路１５６は、有限状態機械１３２からの「送信同期要
求」線１４０の制御の下に特定の０１１１１１１０フラ
グを発生する。

回路１５６は、サブフレーム内のユーザ・スロットを変
更するために使用される「ユーザ回線変更」パターンＵ
ＣＣを発生する。このパターンは、中間アクセス管理機
構１２０の制御の下に変更され、回路１５６はバス１２
１上で発生されるパターンを受け取るようになる。

回路１５６のフラグ出力１６２、１６４および１６６
は、ＯＲ回路１７２に供給される。

回路１５６はまた、フラグ送信制御信号を線１６８に発
生し、この信号は論理回路１３０に供給され、また遊休
パターン１１１１１１１．．がフラグ送信期間中に中間
リンクを介して送られるのを防止するために、初期設定
期間中に使用される。

回路１５６は、「次のスロット」信号を線１７０上に発
生する。この信号はスロット・テーブル１２６に供給さ
れ、ＰおよびＣ指示をスロット・テーブル１２６の出力
線１２８を介して論理１３０に供給させるために、テー
ブルを走査させる。この信号はまた、制御バス２０を介
して回線境界アダプタに送られる。

本発明によれば、回路１５６は、「Ｃａｑ有効Ｃ」およ
び「Ｃａｑ有効Ｐ」信号を線１６７および１６９上に発
生し、これらの信号はＣａｑの値に応じて、送信回線経
路２８、回線経路ＣＰ−１またはパケット経路ＰＰ−１
上のビットを中間リンクにゲートするために使用され
る。

パケット経路ＰＰ−１からのパケット・ユーザ・ビッ
ト、回線経路ＣＰ−１または送信回線経路２８からの回
線ユーザ・ビット、またはＯＲ回路１７２の出力からの
特定のパターンが、特定の瞬間に中間リンクＬ２の送信
部を介して送信されて、第１０Ａ図に示すゲート装置１
５９、ＯＲ回路１８０および１８２、ＡＮＤゲート１７
８による複合フレームを形成する。

ＡＮＤゲート１７８は、回路１３０の出力線１８８から
「フラグ使用可能」信号を受け取り、ＯＲ回路１７２の
出力端から特定のフラグ・パターンを受け取る。

ＯＲ回路１８２は、有限状態機械１３２の出力線から
「使用禁止」信号を受け取るが、「使用禁止」信号が活
動状態のとき、遊休パターン１１．．．１１１を中間リ
ンク上をＡＮＤゲート１８１（第１０Ｂ図）およびラッ
チ１８３を介して送るように、その出力端がＯＲゲート
１８０に接続されている。

ＡＮＤゲート１９４は、インバータ１９２で反転された
「動作」信号を線１４１から、またフラグ送信制御信号
を回路１５６の線１６８から受け取るが、フラグ間で、
初期設定期間中に中間リンクを介して全マーク・パター
ン１１．．．１１１を送るように、その出力端がＯＲ回
路１８２に接続されている。

ＡＮＤゲート１７４は、パケット処理手段から経路ＰＰ
−１を介して供給されるパケット・ビットをその一方の
入力端で受け取り、線１６９上の「Ｃａｑ有効Ｐ」信号
または線１８４上の「Ｐ使用可能」信号が活動状態のと
き活動状態となる信号をその他方の入力端で受け取る。
この条件付け信号は、その入力端が線１６９および１８
４に接続されているＯＲゲート１７５によって発生され
る。

回線交換ビットは、ＯＲ回路１７６を介して中間リンク
Ｌ２の送信部に送られる。回路１７６は、その一方の入
力端がＡＮＤゲート１７７の出力線に接続され、他方の
入力端がＡＮＤゲート１７９の出力線に接続されてい
る。

ＡＮＤゲート１７７は、線１６７上の「Ｃａｑ有効Ｃ」
信号と、比較機構１８７から供給される信号によって条
件付けられる。比較機構１８７は、テーブル１２６から
読み取られた値を０と比較して、境界回線アダプタ１７
−１に接続された回線ユーザにスロット番号が割り当て
られたとき、活動状態の信号をその出力線上に発生す
る。これらの条件が満たされたとき（「Ｃａｑ有効Ｃ」
が活動状態で、スロットがエンド・ユーザに割り当てら
れたとき）、送信回線経路２８上の回線交換ビットが、
ＡＮＤゲート１７７によってＯＲゲート１７６の一方の
入力端に送られる。

ＡＮＤゲート１７９は、回線スロットがエンド・ユーザ
に割り当てられていないとき、ＣＰ経路からの回線交換
ビットをリンクＬ２の送信部に送るように、線１８６上
の「Ｃ使用可能」信号と、インバータ１８５で反転され
た比較機構１８７からの出力信号によって条件付けられ
る。

ＡＮＤゲート１９８は、比較機構１８７からの出力信号
と、９ビット境界で活動状態にある、回路１９６からの
線１９９上の信号によって条件付けられる。このＡＮＤ
ゲートは、条件付けられたとき、第３Ｃ図に関連して規
定される時点にエンド・ユーザからのＣａｑビットを中
間リンクＬ２の送信部を介して送るように、経路２６か
らの「送信Ｃａｑ」をＯＲゲート１８０の１つの入力端
に供給する。

ＡＮＤゲート１７４、１７８、１９８の出力とＯＲゲー
ト１７６、１８２の出力が、ＯＲ回路１８０に供給され
る。ＯＲ回路１８０の出力は、ＡＮＤゲート１８１に供
給され、ＡＮＤゲート１８１は、たとえば、中間リンク
・クロック信号が正のとき条件付けられる。ＡＮＤゲー
ト１８１の出力はラッチ１８３をセットし、ラッチ１８
３は、中間リンク・クロック信号が負のときリセットさ
れる。したがって、ラッチ１８３はその出力線上に、Ｌ
２などの中間リンクの送信部を介して送信されるビット
を供給する。

回路１５６の詳細な実施形態について、後で第１２図を
参照しながら説明する。

第１１Ａ図および第１１Ｂ図は、アダプタ１０−２（第
１図）などの受信手段を示す。この受信手段は、ノード
・インバウンド・リンクの受信部、この例ではＬ２から
複合フレームを受け取る。

受信ノード２は、中間リンク・アクセス管理機構２００
と有限状態機械２０１を含む。受信動作に必要な「動
作」出力線２０３のみを示す。

リンク・パラメータは、受信手段から知らなければなら
ない。本発明の特定の実施例では、リンク・パラメータ
は、Ｎｃと所期のパラメータの間の相互関係を含むテー
ブルを参照することにより受信手段内で得られる。Ｎｃ
は初期設定期間中に２つのフラグの間で受け取られるビ
ットの数、すなわち、リンク速度を表す。

中間リンク・パラメータは、出力バス２０５を介してＮ
ｓレジスタ２０２、ｎレジスタ２０４およびスロット・
テーブル２０６にロードされる。

この受信手段は、ビット・カウンタ２０８とサブフレー
ム・カウンタ２１０を含む。ビット・カウンタ２０８
は、回路２１２から供給される中間リンク・クロックの
制御下で働く。比較機構２１４は、カウンタ２０８とＮ
ｓレジスタ２０２の内容を比較し、比較機構２１６は、
カウンタ２１０とｎレジスタ２０４の内容を比較して、
一致が検出されたとき活動状態となる信号を、それらの
出力線２１５および２１７上に発生する。出力線２１５
および２１７は、スロット・テーブル２０６の出力線２
２９と共に論理回路２１８に接続されている。論理回路
２１８は、出力線２２０および２２２上にそれぞれ「Ｐ
使用可能」信号および「Ｃ使用可能」信号を発生する。

「Ｃ使用可能」信号は、ＡＮＤゲート２２３の一方の入
力端に供給される。ＡＮＤゲート２２３は、回路２２８
によって線２２５上に発生された「Ｃａｑ有効Ｃ」信号
によって条件付けられる。「Ｐ使用可能」信号は、回路
２２８によって発生された「Ｃａｑ有効Ｐ」信号と共に
ＯＲ回路２２１に供給される。

ノード２のリンクＬ２の受信部上の受信ビットが、８ビ
ット・シフト・レジスタ２２７によってＡＮＤゲート２
２４および２２６に供給される。ＡＮＤゲート２２４お
よび２２６は、ＯＲゲート２２１およびＡＮＤゲート２
２３から供給される出力信号によって条件付けられる。

ＡＮＤゲート２２４の出力は、パケット経路ＰＰ−２に
供給される。

ＡＮＤゲート２２６の出力は、ＡＮＤゲート２５０およ
び２５２の一方の入力端に供給される。ＡＮＤゲート２
５０は、回線スロットがエンド・ユーザに割り当てられ
たとき条件付けられる。ＡＮＤゲート２５０の他方の入
力端は比較機構２５４の出力端に接続され、比較機構２
５４はテーブル２０６から読み取られた情報と０を比較
する。一致が認められた場合、中間リンクからの受信さ
れた交換ビットが受信回線経路２４を介して送られる。

比較機構２５４からの出力信号はインバータ２５６で反
転され、インバータ２５６の出力信号はＡＮＤゲート２
５２の一方の入力端に供給される。したがって、スロッ
トがエンド・ユーザに割り当てられるときは、中間リン
クからの受信された交換ビットが、回線経路ＣＰ−２に
送られ、ネットワークを通って移送される。

回路２２８は、線２２を介して回線境界アダプタ１６−
２に送るべき「受信Ｃａｑ情報」を発生し、９番目のビ
ット境界時間中活動状態になる信号を線２３１上に発生
する。この信号は、ＡＮＤゲート２３５の出力信号とＡ
ＮＤされ、その結果がインバータ２３３で反転され、次
にＡＮＤゲート２３７の一方の入力端およびＬ２の受信
部に供給される。ＡＮＤゲート２３７は、条件付けられ
たとき、すなわち、アダプタ１７−１に接続された回線
ユーザに割り当てられたスロットの９番目のビット境界
期間中に、スロットの９番目のビットが、受信回線経路
に送られないようにする。しかし、ＡＮＤゲート２３７
は、サブフレームのＰ部分の間、すなわち、アダプタ１
７−１に接続されていないユーザにスロットが割り当て
られるときは、条件付けられないので、この９番目のビ
ットは、状況に応じて、パケット経路ＰＰ−２または回
線経路ＣＰ−２に送られる。

受信されたビットはまた回路２２８に供給される。回路
２２８は、フラグを検出し、複合フレーム内のビットを
カウントする回路部分２２８−１を含む。通常の動作モ
ードのとき、すなわち、初期設定期間後には、回路２２
８の「ｒ受信」出力線２３０が活動化されて、論理回路
２１８の出力端で「Ｐ使用可能」信号を活動化させ、ｒ
残余ビットをＡＮＤゲート２２４を介してパケット交換
ビット処理機構に供給させる。

回路２２８はまた、送信手段から送られた回線ユーザ変
更を受信手段が考慮するように、バス２３２を介してス
ロット・テーブルに送られるＵＣＣフラグを検出し、
「受信ＵＣＣ」信号を線２３６上に発生し、さらに、通
話ごとに構成されたサブフレーム構造に応じて「Ｐ使用
可能」信号および「Ｃ使用可能」信号を活動化させるた
めにテーブル２０６の内容を走査させる「次のスロッ
ト」信号を線２３７上に発生する。「次のスロット」信
号は、バス２０を介して回線境界アダプタに供給され、
このアダプタ内のスロット・テーブル８０を走査させ
る。

回路部分２２８−１は、ＯＲ回路２４０および２４２に
供給されるカウンタ・リセット信号を線２３８上に発生
する。比較機構２１４および２１６の出力線も、ＯＲ回
路２４０および２４２に接続され、これらのＯＲ回路の
出力はカウンタ２０８および２１０のリセットを制御す
る。

シフト・レジスタ２２７の機能は、フラグの検出を回路
２２８で実施できるように、受信されたビットを遅延さ
せることである。

回路２２８は、受信されたビット中のフラグを検出し、
このフラグの検出およびビットのカウントから、回路部
分２２８−２は、同期が失われたことを検出して、「受
信同期喪失」信号および「受信同期要求」信号を線１３
５および１３４上発生する。部分２２８−２はまた全マ
ーク１１．．．１１１受信ビット・ストリームを検出し
て、「受信遊休」信号を線１３３上に発生する。これら
３つの信号は、第１０Ａ図および第１０Ｂ図に示した送
信手段に送られる。

本発明を、上記に引用した特許出願に記載された機構で
具体化する限り、初期設定処理および通話開始処理は、
上記出願に記載されるように行なわれる。

次に第１２図を参照しながら回路１５６について説明す
る。

回路１５６では、カウンタ１５７がＴ（１２５マイクロ
秒）期間をカウントし、カウンタ１５７の出力端のＴパ
ルス・カウントが、レジスタ１２４から比較機構３００
に供給されるｎ値と比較される。比較機構３００は、一
致が検出されたとき活動信号を供給し、この活動信号は
ｎＴ境界を示す。ｎＴ境界が検出されると、ラッチ３０
２がセットされる。ラッチ３０２の出力および媒体リン
ク・クロック１４８の出力が、ＡＮＤゲート３０４に供
給される。ゲート３０４の出力は、フラグ・ラッチ３０
６をセットし、したがって、ラッチ３０６は、ｎＴ境界
に続くビット・クロック時刻で活動状態となる「フラグ
送信」制御信号をその出力端１６８で発生する。ラッチ
３０２および３０６は、比較機構３１０の出力端の線３
０８上の信号によってリセットされる。

比較機構３１０は、１４８からの中間リンク・クロック
をカウントするフラグまたはスロット・ビット・カウン
タ３１２の内容を８と比較する。このカウンタは、ｎＴ
境界に続く中間リンク・クロック・パルスで、すなわ
ち、９ビット境界でリセットされる。９ビット境界は、
比較機構３１１によって検出され、比較機構３１１は、
カウンタ３１２から供給されるカウントを９と比較し、
９ビット境界で活動状態となる信号をその出力線３１３
上に供給する。

カウンタ３１２は、ＯＲゲート３１６を介してリセット
される。ＯＲゲート３１６の入力は、ＡＮＤゲート３０
４の出力および比較機構３１１の出力３１３である。比
較機構３１０の出力３０８は、ラット３０２および３０
６のリセット入力に接続され、８ビット境界でラッチを
リセットして、ラッチ３０６の出力端１６８に８ビット
・フラグ期間中活動状態になる「フラグ送信」制御信号
を供給させる。

比較機構出力線３０８および「フラグ送信」制御線１６
８は、ＡＮＤゲート３１８に供給され、したがって、Ａ
ＮＤゲート３１８は線１５８上にリセット信号を発生す
る。この信号はフラグ送信期間の終りで活動状態にな
り、したがって、カウンタ１４４および１４６（第１０
Ｂ図）は、その時点からビットおよびサブフレームのカ
ウントを開始するため、０にリセットされる。

線１６８上の「フラグ送信」信号は、フレーム・カウン
タ３２０に供給される。カウンタ３２０は、送信フレー
ム番号が偶数か奇数かを示す１ビット・カウンタであ
る。この指示が必要なのは、上記に引用した特許出願に
記載されているように、通常のフラグとＵＣＣフラグを
交互に送るためである。

ラッチ３２４は、比較機構１４９（第１０Ｂ図）が一致
を検出して線１５１上に活動信号を供給するとき検出さ
れる、ｎ個のサブフレーム境界でセットされ、フラグ期
間の開始が比較機構３００によって検出されるとリセッ
トされる。したがって、比較機構３００の出力は、ラッ
チ３２４のリセット入力端に供給され、したがって、ラ
ッチ３２４はｒ送信期間中セットされ、ｒ送信制御信号
を出力端１６０上に供給する。

ＡＮＤゲート３２６は、比較機構３１１の出力端３１３
に接続され、さらに、インバータ３２８を介して「フラ
グ送信」線１６８に、またインバータ３３０を介してラ
ッチ３２４の出力端１６０に接続される。したがって、
ゲート３２６は、「フラグ送信」制御信号および「ｒ送
信」制御信号が非活動状態のとき、９ビット境界で活動
状態の出力信号をその出力端１７０に供給する（本発明
のこの実施例では、回線スロットは９ビット、すなわ
ち、８個のＣｄビット＋１個のＣａｑビットを含む）。
したがって、ＡＮＤゲート３２６は線１７０上に「次の
スロット」制御信号を供給し、この信号はスロット・テ
ーブル１２６を走査するために使用され、またバス２０
を介して回線境界アダプタ１７−１に供給されて、この
アダプタ内のスロット・テーブル８０を走査させる。

フラグ・パターン０１１１１１１０および０１１１１１
１１はシフト・レジスタ３８８および３９０に含まれて
おり、ＵＣＣフラグはバス１２１からシフト・レジスタ
３３２にロードされる。シフト・レジスタ３３２の右端
の２ビットは１０にセットされ、その他のビットは、ユ
ーザ変更がある場合はユーザ変更を示し、ユーザ変更が
要求されていない場合は０１１１１１にセットされる。

レジスタ３８８、３９０および３３２のシフトは、ＡＮ
Ｄゲート３３４、３３６および３３８から成る論理回路
の制御下で実行される。これらのＡＮＤゲートは、線１
６８上の「フラグ送信」信号と１４８からの中間ビット
・クロック信号によって条件付けられる。

ＡＮＤゲート３３４は、その３番目の入力端３４０がＯ
Ｒゲート３４２およびＡＮＤゲート３４６によって活動
化されるとき、活動状態のシフト出力信号を発生する。
有限状態機械１３２からの「動作」線１４１が活動化さ
れ、かつ、フレーム・カウンタ３２０の出力が、たとえ
ば、奇数フレーム番号に対応する第１の値にあるとき、
ＡＮＤゲート３４６は、活動信号をＯＲゲート３４２の
一方の入力端に供給する。ＯＲゲートの他方の入力端
は、有限状態機械１３２の出力端１３９から「送信同期
パターン」信号を受け取る。

これらの条件が満たされたとき、レジスタ３８８内の通
常の０１１１１１１０フラグが線１６２上に供給され、
ＡＮＤゲート１７８（第１０図）によって媒体リンクを
介して送られる。

ＡＮＤゲート３４８が活動化されたとき、すなわち、有
限状態機会１３２からの線１４１上の「動作」信号が活
動状態におり、かつフレーム・カウンタ３２０が偶数フ
レーム番号を示すとき、ＡＮＤゲート３３８はフラグ送
信期間中に活動状態のシフト出力信号を発生する。した
がって、この期間中にＵＣＣフラグがＡＮＤゲート１７
８に供給されて、中間リンクを介して送られる。

さらに、回路１５６は比較機構３５０を含む。比較機構
３５０は、ビット・カウンタ３１２から供給される出力
信号を１と比較して、各ビット期間に活動信号を発生す
る。

この信号が、線３５２を介してＡＮＤゲート３５４およ
び３５６の一入力端に供給される。ＡＮＤゲート３５４
は、アダプタ１７−１の、第９図に示した経路２６から
の「送信Ｃａｑ情報」をその他方の入力端で受け取る。
インバータ３５８は、「送信Ｃａｑ情報」を反転し、反
転された値がＡＮＤゲート３５６の他方の入力端に供給
される。

ＡＮＤゲート３５４および３５６の出力信号は、ラッチ
３６０および３６２のセット入力に供給される。これら
のラッチは、比較機構３１１からの出力信号によって、
９ビット境界でリセットされる。

この構成では、８ビット境界に続くビット期間中「送信
Ｃａｑ情報」が１である場合、ラッチ３６０の出力線１
６７上の「Ｃａｑ有効Ｃ」信号が１になり、「送信Ｃａ
ｑ情報」が０の場合は、ラッチ３６２の出力線１６９上
の「Ｃａｑ情報Ｐ」信号が０になる。

第１０Ａ図に示した論理回路１５９と、第１２図に示し
た比較機構３１１、３５０、インバータ３５８、ＡＮＤ
ゲート３５４、３５６、およびラッチ３６０、３６２
が、ゲート手段１９−１の送信部分を構成する。

次に、第１３図を参照しながら、第１１Ａ図に示した回
路２２８の回路部分２２８−１について説明する。

回路部分２２８−１は回路４００を含み、回路４００
は、初期設定期間中、すなわち、有限状態機械２１０か
らの「動作」信号２０３が活動化されないとき、フラグ
構成を検出する。回路４００は、受信ビット・ストリー
ム内の１をカウントするカウンタ４０２を含む。中間リ
ンクからの受信ビット・ストリームはＡＮＤゲート４１
０に供給される。ＡＮＤゲート４１０は２１２からの中
間リンク・クロック信号をも受け取る。ＡＮＤゲート４
１０の出力は、カウンタ４０２に供給される。カウンタ
４０２の内容が比較機構４０４で６と比較され、受信ビ
ット・ストリーム中で６個の連続した１が見つかったと
き、比較機構４０４の出力４０６が活動化され、カウン
タ４０２がリセットされる。

比較機構４０４の出力４０６は、ＡＮＤゲート４１２に
供給される。ＡＮＤゲート４１２は、インバータ４１４
で反転された媒体リンクからのビット・ストリームと、
インバータ４１６で反転された線２０３からの「動作」
信号をも受け取る。したがって、ＡＮＤゲート４１２
は、その出力線４１８上に８ビット・フラグ検出信号を
供給し、この信号は、初期設定期間中に６個の連続した
１とそれに続く１つの０を受け取ったとき、活動化され
る。

複合フレーム・ビットの値ＮｃまたはＮｃ＋１は、初期
設定期間中に媒体ビット・カウンタ４２０、Ｎｃ／Ｎｃ
＋１レジスタ４２２、比較機構４２４およびＡＮＤゲー
ト・アセンブリ４２６を使って検出される。カウンタ４
２０は、２１２からの媒体リンク・クロック・パルスを
カウントし、線１５８のリセット信号によってリセット
される。カウンタ４２０の内容は、線４１８上の信号が
活動化されたとき、ＡＮＤゲート・アセンブリ４２６に
よってレジスタ４２２にゲートされる。したがって、レ
ジスタ４２２は、２つのフラグの間の複合フレーム・ビ
ットの数を含む。

中間リンク・アクセス管理機構は、上記に引用した特許
出願に記載された方法に従ってＮｃ／Ｎｃ＋１から計算
されたパラメータをロードし、動作可能になる。

レジスタ４２２の内容は、比較機構４２４で中間ビット
・カウンタの内容と比較される。比較機構４２４は線４
２８上に出力信号を発生し、この出力信号は、中間ビッ
ト・カウンタ４２０がレジスタ４２２に記録された値に
達したときに活動化される。この活動信号は、受信フラ
グの最初のビット０１の検出を制御するラッチ４３０を
セットする。

ラッチ４３０の出力線４３２は、ＡＮＤゲート４３４に
接続されている。ＡＮＤゲート４３４には、中間リンク
からの受信ビットと、レジスタ２２７（第１１Ｂ図）で
取られてインバータ４３６で反転された最後の受信ビッ
トも供給される。したがって、ＡＮＤゲート４３４は、
フラグの０１区切り構成を受け取ったことを示す出力信
号を線４３８上に発生する。この信号は、スロット・ビ
ット・カウンタ４４０を２に事前設定するために使用さ
れる。スロット・ビット・カウンタは、スロット・ビッ
トをカウントし、その内容が比較構成４４２で８と比較
される。一致が検出されて８ビット境界を示すとき、比
較機構４４２の出力線４４４が活動化される。カウンタ
４４０は、ＯＲゲート４４６の出力によってリセットさ
れる。ＯＲゲート４４６は、線４１８を介して８ビット
・フラグ検出信号を、また線４４４を介して８ビット境
界信号を受け取る。

ラッチ４４８は、線４３８を介して受け取ったフラグの
２ビット区切りパターンによってセットされ、線４４４
上の８ビット境界信号によってリセットされ、フラグの
０１区切りパターンの検出後の６ビット期間中はセット
されたままである。

ラッチ４４８の出力線４５０は、ＡＮＤゲート４５２に
接続されている。ＡＮＤゲート４５２は、また比較機構
４４２の出力線４４４を受け取る。したがって、フラグ
検出期間中にＡＮＤゲート４５２の出力信号が活動化さ
れて、線２３８上にカウンタ・リセット信号を供給す
る。

ラッチ４５４は線２３８上の信号によってセットされ、
線４４４上の８ビット境界信号によってリセットされ、
線２３４を介して第１１Ａ図の論理回路２１８に「フラ
グ／ＵＣＣ期間」信号を供給する。「フラグ／ＵＣＣ期
間」信号は、フラグの最後のビットに続く８ビット期間
に活動化される。この信号は、第１１Ａ図のシフト・レ
ジスタ２２７によって導入された受信ビット・ストリー
ムの遅延を補償するために必要である。

フラグの０１区切り構成に続く６ビット期間中に、受信
ビットはＡＮＤゲート４５８を介してレジスタ４５６中
でシフトされる。ＡＮＤゲート４５８の入力端は、中間
リンクとラッチ４４８の出力線４５０に接続される。Ｕ
ＣＣレジスタ４５６の出力バス２３２は、中間リンク・
アクセス管理機構２００に供給され、スロット・テーブ
ル２０６を更新するために使用される。

ラッチ４４８の出力端４５０は、線２３６上に受信ＵＣ
Ｃ信号を発生し、この信号は論理回路２１８に供給され
る。

比較機構４７０がスロット・ビット・カウンタの出力端
に接続され、このカウンタの内容を９と比較して、その
出力線２３１上に９ビット境界信号を供給する。ＡＮＤ
ゲート４６０は、線２３１を介して９ビット境界信号
を、また線４５０を介してインバータ４６２で反転され
たフラグ検出期間信号を線２３０を介してインバータ４
６６で反転されたｒ受信信号を受け取り、その出力線２
３７上に「次のスロット」信号を供給する。この「次の
スロット」信号は、スロット・テーブル２０６を走査す
るために使用され、さらに、スロット・テーブル８０
（第８図）を走査するためにバス２０を介して回線境界
アダプタ１６−２に供給される。

本発明によれば、回路２２８はＡＮＤゲート４７２を含
む。ＡＮＤゲート４７２は、第１の入力端で線２３１か
ら９ビット境界信号を受け取り、第２の入力端で受信ビ
ットを受け取って、９ビット境界で受け取ったビットが
１に等しいとき活動状態になる信号をその出力線４７４
上に発生する。

ＡＮＤゲート４７２の出力線は、ラッチ４７６のセット
入力端と、インバータ４７８の入力線に接続されてい
る。インバータ４７８の出力は、ラッチ４８０のセット
入力端に供給される。ラッチ４７６および４８０は、８
ビット境界で活動状態になる比較機構４４２からの出力
信号によってリセットされる。したがって、ラッチ４７
６は「Ｃａｑ有効Ｃ」信号を線２２５上に供給し、ラッ
チ４８０は「Ｃａｑ有効Ｐ」信号を線２２９上に供給す
る。

第１１Ａ図に示した論理回路と、比較機構４７０、ＡＮ
Ｄゲート４７２、インバータ４７８、ラッチ４８０およ
び４７６（第１３図）が、ゲート手段１８−２の受信部
分を構成する。

Ｆ．発明の効果 帯域幅の利用効率を高めることができる。

【図面の簡単な説明】

第１図は、本発明による機構を組み込んだ通信ネットワ
ークのノードの概略構成図である。 第２図は、本発明を実現するために使用できるフレーム
の一形式の説明図である。 第３Ａ図、第３Ｂ図、第３Ｃ図は、対応する修飾ビット
を備えた回線スロットの説明図である。 第４図は、１つのリンク・アダプタとその関連する回線
境界アダプタの概略構成図である。 第５図は、ＳＤＬＣ端末と一緒に使用される第３図のイ
ンターフェース回路３０の概略構成図である。 第６図は、インターフェース回路３０のさらに詳細な構
成図である。 第７図は音声端末と一緒に使用されるインターフェース
回路３２の構成図である。 第８図は回線境界アダプタの受信部分の構成図である。 第９図は回線境界アダプタの送信部分の構成図である。 第１０図は、第１０Ａ図および第１０Ｂ図の接続のしか
たを示す説明図である。 第１０Ａ図および第１０Ｂ図は、第３図のリンク・アダ
プタの送信部分の構成図である。 第１１図は、第１１Ａ図および第１１Ｂ図の接続のしか
たを示す説明図である。 第１１Ａ図および第１１Ｂ図は、第１図のリンク・アダ
プタの受信部分の構成図である。 第１２図は第１０Ｂ図の回路１５６の構成図である。 第１３図は第１１Ａ図の回路２２８の構成図である。 １０（１０−１、１０−２）、１１（１１−１、１１−
２）……リンク・アダプタ、１６（１６−１、１６−
２）、１７（１７−１、１７−２）……回線境界アダプ
タ、１８（１８−１、１８−２）、１９（１９−１、１
９−２）……Ｃａｑゲート手段、１４（１４−１、１４
−２）……パケット処理手段、３０、３２……インター
フェース回路、８０、９２……ユーザ・スロット割振り
テーブル、８１、９４……ユーザ復号回路。

フロントページの続き (56)参考文献 特開 昭50−151414（ＪＰ，Ａ) 特開 昭54−29504（ＪＰ，Ａ) 特開 昭58−201449（ＪＰ，Ａ) 特開 昭59−23658（ＪＰ，Ａ) 特開 昭57−83961（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】リンクを介して接続された複数のノードを
   有する通信ネットワークにおいて、呼びに応じて境界回
   線ユーザに割り当てられる回線スロット及びパケット交
   換トラフィックに割り当てられる残りの部分を含むフレ
   ームにより、非文字コード化情報及び文字コード化情報
   を交換するための通信装置であって、 境界回線ユーザに接続されているノードが、 前記回線スロットを検査して、上記回線スロットが境界
   回線ユーザに割り当てられていることを示す第１の値、
   又は、上記回線スロットが一時的に空いていて、パケッ
   ト交換トラフィックに割り当てることができることを示
   す第２の値に、修飾ビットを設定し、該修飾ビットを修
   飾対象の上記回線スロットに対応づけて転送する転送手
   段と、 受信された修飾ビットが上記第１の値のとき、受信ビッ
   トに基づいて境界回線ユーザ・ビット・ストリームを再
   構成し、受信された修飾ビットが上記第２の値のとき、
   遊休ビット・パターンに応答する受信手段と、 上記回線スロットの境界回線ユーザへの割り当て関係情
   報を記憶するスロットテーブル手段と、 上記スロットテーブル手段から読み取った情報に応答し
   て境界回線ユーザに回線スロットが割り当てられている
   ときには上記リンクへ上記転送手段からのデータビット
   と修飾ビットとを送る第１のゲート手段と、 上記境界回線ユーザに割り当てられた上記スロットの期
   間に上記リンクから受信したデータビットと対応する修
   飾ビットとを上記受信手段へ送る第２のゲート手段と、 を備えていることを特徴とする通信装置。