KR20010008516A - 고집적 반도체장치의 게이트전극 제조방법 - Google Patents

Abstract

반도체장치의 게이트전극 제조방법에 대해 개시되어 있다. 본 발명의 제조방법은 게이트전극 반도체기판 상부에 게이트절연막과 도프트 폴리실리콘막과 텅스텐실리사이드막을 순차적으로 적층하며, 텅스텐실리사이드막 상부에 스트레스 완화 및 비반사 역할을 하는 반사방지막을 형성하며, 반사방지막 상부에 절연체의 하드마스크막을 형성하며, 게이트 마스크를 이용한 사진 및 식각 공정을 실시하여 적층된 하드마스크막과 반사방지막과 텅스텐실리사이드막 및 도프트 폴리실리콘막을 셀프 얼라인하도록 패터닝하여 게이트전극을 형성한다. 이에 따라, 본 발명은 텅스텐 실리사이드막과 하드마스크 사이에 버퍼용 절연막 기능을 대신할 수 있는 반사방지막을 추가 형성함으로써 상기 반사방지막에 의해 하드마스크와 텅스텐실리사이드의 열적 스트레스를 완화하여 텅스텐실리사이드와 하드마스크의 들뜸 현상을 방지한다.

Description

고집적 반도체장치의 게이트전극 제조방법{Method of forming gate electrode in high integrated semiconductor device}

본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히 고집적 반도체장치의 게이트전극 제조방법에 관한 것이다.

반도체장치의 고집적화로 소자의 크기가 축소됨에 따라 전기저항이 낮은 전기 배선재료를 요구하고 있으며, 이에 반도체장치의 워드라인 또한 고융점 저저항의 금속 실리사이드막을 사용하여 배선의 저항특성을 낮추고 있다.

한편, 반도체 집적회로가 고집적화됨에 따라 소자사이의 미스얼라인 마진(mis-align margin)이 점점 줄어들고 있다. 더욱이, 반도체 메모리셀과 같이 디자인 룰(design rule)에 여유가 없고 같은 형태의 패턴이 반복되는 경우, 콘택홀을 자기정렬(self-align) 방식으로 형성함으로써 메모리셀의 면적을 축소시키는 방법이 연구개발되었다. 이는 주변구조물의 단차를 이용하여 콘택홀을 형성하는 것으로, 주변구조물의 높이, 콘택홀이 형성될 절연물질의 두께 및 식각방법등에 의해 다양한 크기의 콘택홀을 마스크 사용없이 얻을 수 있기 때문에 고집적화에 의해 미소화되는 반도체장치의 실현에 적합한 방법이다.

또한, 텅스텐실리사이드(WSix)가 적용되고 있는 워드라인 또는 기타 디바이스도 고직접 반도체장치의 게이트전극의 패터닝시 상술한 셀프 얼라인(self aligne) 콘택 제조 공정을 이용함에 있어서, 하부 구조물의 식각을 방지하면서 상부 디바이스 형성에 필요한 물질을 삽입하는 목적으로 Si₃N₄이나 SiON 등의 질화물질을 이용하여 하드마스크를 형성하고 있다.

도 1은 종래기술에 의한 고집적 반도체장치에서 하드 마스크를 이용한 텅스텐실리사이드의 게이트전극 구조를 설명하기 위한 단면도이다.

이를 참조하면, 종래의 게이트전극의 제조 공정은 필드 산화막(12)이 형성된 실리콘기판(10)의 게이트절연막(14) 상부면에 도프트 폴리실리콘막(16)/ 텅스텐실리사이드막(18)/ 버퍼용 절연막(20)/ 하드마스크막(22)을 순차적으로 적층한 후에 게이트 마스크를 이용한 사진 및 식각 공정으로 셀프얼라인 형태로 패터닝되어 있는 구조를 갖는다.

상기와 같은 게이트전극은 텅스텐실리사이드막(18)과 하드마스크인 실리콘질화막(22) 사이에 버퍼용 절연막을 포함하는데 그 이유는 후속 열공정시 상기 하드마스크(22)와 텅스텐실리사이드막(18)사이의 접착력이 약하기 때문에 두 막 사이가 벌어지는 리프팅현상이 일어나는 것을 방지하기 위함이다.

그러나, 버퍼 절연막(20)은 대개 화학기상증착 공정으로 증착된 산화막을 사용하므로 후속 게이트전극 패터닝 공정시 다수의 식각액에 의해 다른 물질보다 심하게 식각되어 홈(A)을 형성하게 된다. 이러한 홈(A)은 이후 실시되는 층간 절연막 공정시 증착 물질에서 보이드(void)를 유발함으로써 제조 공정의 수율을 저하시킨다.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 텅스텐 실리사이드막과 하드마스크 사이에 버퍼용 절연막 기능을 대신할 수 있는 반사방지막을 형성함으로써 상기 반사방지막에 의해 하드마스크와 텅스텐실리사이드의 열적 스트레스를 완화하여 게이트 전극의 제조 수율을 높일 수 있는 고집적 반도체장치의 게이트전극 제조방법을 제공하는데 있다.

도 1은 종래기술에 의한 고집적 반도체장치에서 하드 마스크를 이용한 텅스텐실리사이드의 게이트전극 구조를 설명하기 위한 단면도,

도 2는 본 발명에 따른 하드 마스크를 이용한 반도체장치의 게이트전극 제조 방법을 설명하기 위한 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

100: 실리콘 기판 102: 소자분리막

104: 게이트 절연막 106: 도트프 폴리실리콘막

108: 텅스텐실리사이드막 110: 반사방지막

112: 하드마스크

상기 목적을 달성하기 위하여 본 발명은 하드마스크를 사용한 반도체장치의 게이트전극 제조 방법에 있어서, 반도체기판 상부에 게이트절연막과 도프트 폴리실리콘막과 텅스텐실리사이드막을 순차적으로 적층하는 단계와, 텅스텐실리사이드막 상부에 스트레스 완화 및 비반사 역할을 하는 반사방지막을 형성하는 단계와, 반사방지막 상부에 절연체의 하드마스크막을 형성하는 단계와, 게이트 마스크를 이용한 사진 및 식각 공정을 실시하여 적층된 하드마스크막과 반사방지막과 텅스텐실리사이드막 및 도프트 폴리실리콘막을 셀프 얼라인하도록 패터닝하여 게이트전극의 패턴을 형성하는 단계를 포함한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.

도 2는 본 발명에 따른 하드 마스크를 이용한 반도체장치의 게이트전극 제조 방법을 설명하기 위한 단면도로서, 이를 참조하면 본 발명의 게이트전극 제조 방법은 다음과 같다.

우선, 반도체기판으로서 실리콘기판(100)에 소자의 활성 영역과 분리영역을 정의하기 위한 필드 산화막(102)을 형성한다. 그리고, 기판(100) 전면에 게이트절연막(104)을 60Å 정도의 두께로 형성하고, 그 위에 화학기상증착법으로 도프트 폴리실리콘막(106)을 500∼1000Å의 두께로 형성한다. 이때, 도프트 폴리실리콘(106)의 증착은 반응기체로서 사이렌(SiH₄)을 이용하며 도펀트로는 PH₃가스를 이용한다. 이어서, 상기 도프트 폴리실리콘막(106) 상부에 불화 텅스텐(WF₆)과 사일렌(SiH₄) 가스를 사용한 화학 기상증착법으로 텅스텐실리사이드(WSix)(108)을 500∼1500Å의 두께로 증착한다.

그 다음, 상기 텅스텐실리사이드막(108) 상부에 이후 형성될 하드마스크와 텅스텐실리사이드막 사이의 스트레스 완화의 역할을 하면서 게이트전극 패터닝 공정시 효율을 높이기 위한 비반사 코팅(Anti Reflecting Coating) 역할을 하는 반사방지막(110)을 300∼600Å의 두께로 형성한다. 여기서, 반사방지막(110)은 산화질화막(oxy-nitirde)을 사용한다. 이때, 산화질화막의 증착 공정은 플라즈마 인헨스드 화학기상증착 공정(plasma enhanced chemical vapor deposition)을 실시하며 500℃이하의 온도에서 실시한다.

그 다음, 반사방지막(110) 상부에 셀프 얼라인 콘택 공정시 식각 장벽(etch barrier) 역할을 하는 절연체의 하드마스크막(112)을 형성한다. 여기서, 하드마스크(112)의 물질은 질화막을 이용하며, 이때의 공정은 플라즈마 인헨스드 화학기상증착 공정을 이용하며 500℃이하의 온도에서 1200∼2000Å로 증착한다.

이어서, 게이트 마스크를 이용한 사진 및 플라즈마 건식식각 공정을 실시하여 적층된 하드마스크막(112)과 반사방지막(110)과 텅스텐실리사이드막(108) 및 도프트 폴리실리콘막(106)을 셀프 얼라인하도록 패터닝하여 게이트전극(G)의 패턴을 형성한다.

한편, 상기와 같은 게이트전극 제조 공정에 있어서, 하드마스크 공정을 진행하기에 앞서 반사방지막(110)이 형성된 기판에 파티클 감소를 위해 피란하(piranha) + NH₄OH, H₂O₂, DI의 혼합용액인 SC-1을 이용한 세정공정을 실시한다. 혹은 파티클 감소 및 상기 게이트 마스크 공정시 사용되는 포토레지스트의 접착을 위해서 상술한 세정 공정을 실시하기 전에 O₂플라즈마 처리를 실시할 수도 있다.

상술한 바와 같이, 본 발명은 텅스텐실리사이드막과 하드 마스크 사이에 버퍼용 절연막을 생략하고 그 대신에 하드 마스크 상부에 통상적으로 형성되는 반사방지막을 상기 텅스텐실리사이드막과 하드 마스크 사이에 형성해준다.

이에 따라, 본 발명의 게이트전극은 이후 고온 열공정을 실시하더라도 상기 반사방지막에 의해서 하드 마스크막와 텅스텐실리사이드막의 접착성이 양호해져 고온 열공정으로 인한 하드 마스크의 들뜸 현상을 방지한다.

또한, 본 발명은 게이트전극 패터닝 공정시 식각율 때문에 버퍼 절연막을 사용할 때보다 게이트전극의 측면 형태가 균일하게 되어 이후 실시될 층간 절연막 공정시 증착 물질에서 보이드(void)의 생성을 방지할 수 있는 이점이 있다.

Claims (5)

1. 하드마스크를 사용한 반도체장치의 게이트전극 제조 방법에 있어서,

   반도체기판 상부에 게이트절연막과 도프트 폴리실리콘막과 텅스텐실리사이드막을 순차적으로 적층하는 단계;

   상기 텅스텐실리사이드막 상부에 스트레스 완화 및 비반사 역할을 하는 반사방지막을 형성하는 단계;

   상기 반사방지막 상부에 절연체의 하드마스크막을 형성하는 단계; 및

   게이트 마스크를 이용한 사진 및 식각 공정을 실시하여 상기 적층된 하드마스크막과 반사방지막과 텅스텐실리사이드막 및 도프트 폴리실리콘막을 셀프 얼라인하도록 패터닝하여 게이트전극의 패턴을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 고집적 반도체장치의 게이트전극 제조방법.
2. 제 1항에 있어서, 상기 반사방지막은 산화질화막인 것을 특징으로 하는 고집적 반도체장치의 게이트전극 제조방법.
3. 제 2항에 있어서, 상기 산화질화막의 형성은 플라즈마 인헨스드 화학기상증착 공정을 이용하여 500℃이하의 온도에서 300∼600Å의 두께로 증착하는 것을 특징으로 하는 고집적 반도체장치의 게이트전극 제조방법.
4. 제 1항에 있어서, 상기 반사방지막을 형성한 후에, 세정 공정 또는 O₂플라즈마 처리를 추가 실시하는 것을 특징으로 하는 고집적 반도체장치의 게이트전극 제조방법.
5. 제 1항에 있어서, 상기 하드마스크막의 형성은 플라즈마 인헨스드 화학기상증착 공정을 이용하여 질화물질을 500℃이하의 온도에서 1200∼2000Å의 두께로 증착하는 것을 특징으로 하는 고집적 반도체장치의 게이트전극 제조방법.