KR20010007125A - Ic 소켓첨부 dut 보드 - Google Patents
Ic 소켓첨부 dut 보드 Download PDFInfo
- Publication number
- KR20010007125A KR20010007125A KR1020000028648A KR20000028648A KR20010007125A KR 20010007125 A KR20010007125 A KR 20010007125A KR 1020000028648 A KR1020000028648 A KR 1020000028648A KR 20000028648 A KR20000028648 A KR 20000028648A KR 20010007125 A KR20010007125 A KR 20010007125A
- Authority
- KR
- South Korea
- Prior art keywords
- socket
- board
- dut board
- housing
- contact
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Connecting Device With Holders (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
IC 소켓(1)첨부 DUT 보드(4)는 IC에 각각 접촉하는 컨택트(2A,2A,2A···)와 IC 소켓(1)의 본체를 설치하는 동안에 컨택트(2A,2A,2A···)의 근처에 배치되는 바이패스 콘덴서(5,6)를 구비한다. 상기 IC 소켓본체(1)를 설치하는 DUT 보드로서, 상기 IC 소켓(1)은 하우징(2B), IC의 단자에 각각 접촉하고 하우징(2B)에 유지되는 컨택트(2A,2A,2A···) 및 상기 하우징(2B)에서 형성되고 상기 DUT 보드 (4)와 접하는 면측에 개구하는 오목부(11,12)를 구비한다. 바이패스 콘덴서(5,6)는 하우징(2B)에 형성된 오목부(11,12)를 수용한 DUT 보드(4)인 프린트기판(4)에 배치된다. IC의 전원핀에 통상 사용하는 바이패스콘덴서(5,6)를 컨택트(2A,2A,2A···)인 프린트기판(4)과 동일면에 설치할 수 있고, 고주파용 IC 소켓이 제공된 DUT 보드가 실현된다.
Description
본 발명은 예컨대, BGA(Bal1 Grid Array)형 IC의 특성을 시험하는 반도체집적회로시험장치에 사용되는 IC소켓첨부 DUT(Device Under Test) 보드에 관한 것이다.
도 2는 종래의 IC 소켓첨부 DUT 보드의 구성을 나타내는 것으로, 도면중, 1은 IC소켓, 2A,2A,2A···는 컨택트, 2B는 하우징, 3은 위치 결정핀, 4는 프린트기판, 7,8은 바이패스 콘덴서이다.
각 컨택트(2A)는 양끝단이 신축하고, 한 끝단이 도시하지 않은 IC의 단자에 압접하여, 다른 끝단이 프린트기판(4)의 패턴에 압접한다.
통상, IC 소켓(1)은 IC의 단자에 접촉하는 컨택트(2A,2A,2A···)가 하우징(2B)에 의해 유지되어 있고, 컨택트(2A,2A,2A···)의 바로 옆에는, 전원핀에 필요한 바이패스 콘덴서(7,8)를 배치하는 것이 곤란하다.
이 때문에, 종래는, 하우징(2B)의 주변에 바이패스 콘덴서(7,8)를 배치하거나, 또는, IC 소켓(1)을 설치하고 있는 프린트기판(4)의 IC 소켓(1)설치면과는 반대의 뒤편에 바이패스 콘덴서(7,8)를 배치하고 있다.
그러나, 종래와 같이, 바이패스 콘덴서(7,8)를 IC 소켓(1)의 주변에 배치한 경우, 바이패스 콘덴서(7,8)와 전원핀 사이의 거리가 멀어지기 때문에, 프린트기판 (4)의 패턴의 인덕턴스에 의해 바이패스 콘덴서(7,8)의 바이패스효과가 저하된다.
또한, 도 2에 도시한 바와 같이, 바이패스 콘덴서(7,8)를 프린트기판(4)의 뒤편[IC 소켓(1)을 설치하고 있는 프린트기판(4)의 설치면과는 반대」에 설치할 때, 프린트기판(4)의 두께는 통상 2∼3 mm정도이며, 프린트기판(4)을 관통하는 스루홀(through hole)의 인덕턴스치도 몇 개의 나노헨리(nanohenry)이며, 이것도 바이패스 콘덴서(7,8)의 바이패스 효과를 저하시키고 있다는 문제가 있다.
본 발명의 목적은 IC과 접촉하는 컨택트를 가지는 IC 소켓을 DUT 보드에 설치하는 경우에 있어서, 컨택트에 가까이, 또한, IC 소켓과 동일면에 바이패스 콘덴서를 배치할 수 있는 IC 소켓첨부 DUT 보드를 제공하는 것에 있다.
도 1은 본 발명을 적용한 일 예로서의 IC 소켓첨부 DUT 보드의 구성을 나타내는 주요부종단면도,
도 2는 종래의 IC 소켓첨부 DUT 보드의 구성을 나타내는 주요부종단면도이다.
<도면의 주요부분에 대한 부호의 설명>
1 : IC 소켓 2A : 컨택트
2B : 하우징 3 : 위치결정핀
4 : 프린트기판 5,6 : 바이패스콘덴서
11,12 : 오목부
이상의 과제를 해결하기 위하여 발명의 제 1 형태에 의하면, IC 소켓(1)을 설치하는 DUT 보드로서, 예컨대, 도 1에 나타낸 바와 같이, 상기 IC 소켓(1)은 하우징(2B), IC의 단자에 각각 접촉하고 하우징(2B)에 유지되는 컨택트(2A,2A,2A···) 및 상기 하우징(2B)에서 형성되고 DUT 보드로서 프린트기판(4)과 접하는 면측에 개구하는 오목부(11,12)를 구비하는 것을 특징으로 하고 있다.
이와 같이, 본 발명의 제 1 형태에 의하면, IC의 단자에 각각 접촉하는 컨택트(2A,2A,2A···)를 유지하는 하우징(2B)에, IC 소켓을 설치하는 프린트기판과 접하는 면측에 개구하는 오목부(11,12)를 형성한 IC 소켓첨부 DUT 보드이므로, IC 소켓이 프린트기판과 접하는 면측에 개구한 오목부(11,12)에, IC의 전원핀에 통상 사용하는 바이패스 콘덴서(5,6)를 수납하고, 컨택트(2A,2A,2A···)와 동일면에 바이패스 콘덴서(5,6)를 설치할 수 있다.
즉, 바이패스 콘덴서(5,6)를 프린트기판(4)의 부뚜막원용 스루홀에 의한 인덕턴스가 없는 곳에 설치할 수 있다.
이에 따라, IC 테스터로 피측정 IC(DUT)의 고속시험할 때에, IC의 전원핀의 인덕턴스를 최대한 억제하면서 테스트할 수 있게 되기 때문에, 보다 고정밀도로 측정할 수 있다.
또한, 고속동작하는 IC를 본 발명의 IC 소켓첨부 DUT 보드로 시험하는 경우, 전원노이즈를 최대한 억제할 수 있다.
본 발명의 제 2 형태에 의하면, 제 1 형태에 의한 IC 소켓첨부 DUT 보드이며, 프린트기판(4)에 설치하는 바이패스 콘덴서(5,6)를 하우징(2B)에 형성된 오목부(11,12)에 수용하는 것을 특징으로 한다.
본 발명의 제 2 형태에 의하면, 프린트기판(4)에 장치하는 바이패스 콘덴서를, 본 발명의 제 1 형태의 하우징의 오목부에 수용하였기 때문에, 컨택트 (2A,2A,2A···)로서 프린트기판(4)과 동일면에 바이패스 콘덴서를 설치할 수 있다.
본 발명의 제 3 형태에 의하면 IC 소켓(1)을 설치하는 DUT 보드로서, 상기 IC 소켓(1)은 하우징(2B), IC의 단자에 각각 접촉하고 하우징(2B)에 유지되는 컨택트(2A,2A,2A···)를 구비하고, DUT 보드로서, 프린트기판(4)은 IC 소켓(1)과 접하는 프린트기판(4)면상에 배치된 바이패스 콘덴서(5,6)를 구비하는 것을 특징으로 하고 있다.
본 발명의 제 3 형태에 의하면, IC의 단자에 각각 접촉하는 컨택트(2A,2A,2A···)를 유지하는 하우징(2B)을 갖는 IC 소켓(1)과 접하는 프린트기판면상에 바이패스 콘덴서(5,6)를 배치한 IC 소켓첨부 DUT 보드이기 때문에, 컨택트(2A,2A,2A···)와 같은 프린트기판(4)과 동일면에 바이패스 콘덴서를 설치할 수 있다.
즉, 바이패스 콘덴서(5,6)를 프린트기판(4)의 전원용 스루홀에 의한 인덕턴스가 없는 곳에 설치할 수 있다.
이에 따라, IC 테스터로 피측정 IC(DUT)의 고속시험할 때에, IC의 전원핀의 인덕턴스를 최대한 억제하면서 테스트할 수 있기 때문에, 보다 고정밀도로 측정할 수 있다.
또한, 고속동작하는 IC를, 본 발명의 IC 소켓부착 DUT 보드로 시험하는 경우, 전원노이즈를 최대한 억제할 수 있다.
본 발명의 제 4 형태에 의하면, 본 발명의 제 3 형태에 의한 IC 소켓첨부 DUT 보드이며, IC 소켓(1)의 하우징(2B)에 바이패스 콘덴서(5,6)를 수용하는 오목부(11,12)를 형성하는 것을 특징으로 한다.
본 발명의 제 4 형태에 의하면, 본 발명의 제 3 형태의 바이패스 콘덴서(5,6)를 수용하는 오목부(11,12)를 IC 소켓(1)의 하우징(2B)에 형성할하였기 때문에, 컨택트와 동일면에 바이패스 콘덴서를 설치할 수 있다.
본 발명의 제 5 형태에 의하면, 본 발명의 제 1, 2, 3 또는 4에 기재된 IC 소켓첨부 DUT 보드로서, DUT 보드는 위치결정핀(3)을 입설하고, 그 위치결정핀(3)으로 IC 소켓(1)이 위치결정된 것을 특징으로 한다.
(실시형태)
이하에, 본 발명에 관한 IC 소켓첨부 DUT 보드의 실시형태예를 도 1에 따라서 설명한다.
도 1은 본 발명을 적용한 일례로서의 IC 소켓첨부 DUT 보드의 구성을 나타내는 주요부종단면도이며, 도면중, 1은 IC소켓, 2A는 컨택트, 2B는 하우징, 3은 위치결정핀, 4는 프린트기판, 5,6은 바이패스 콘덴서, 11,12는 오목부이다.
이 DUT 보드는 BGA형 IC을 대상으로 하는 고주파용 IC 소켓부착의 것이다. IC 소켓(1)의 하우징(2B)에, DUT 보드인 프린트기판(4)과 접하는 면측에 개구하는 복수의 오목부(11,12)를 형성하고, 그 한쪽의 오목부(11)에 바이패스 콘덴서(5)를 수용함과 동시에, 다른 쪽의 오목부(12)에도 바이패스 콘덴서(6)를 수용한 것이다.
즉, IC 소켓(1)의 하우징(2B)에는, 그 중앙부에 유지한 컨택트(2A,2A,2A···)와 주변부에 관통한 복수의 위치결정핀(3,3)과의 사이에 있어, 도1에서 아래면측에 개구하는 2개의 오목부(11,12)를 형성해 놓는다.
또한, 프린트기판(4)의 도시윗면에는, 그 중앙부와 주변부에 기설한 도시한 2개의 위치결정핀(3,3)과의 사이에 있어서, 도시한 2개의 바이패스 콘덴서(5,6)를 설치해 놓는다. 그리고, IC 소켓(1)에 위치결정핀(3,3)을 삽입하고, IC 소켓(1)을 프린트기판(4)상에 맞붙일 때에, 프린트기판(4,4) 상의 바이패스 콘덴서(5,6)를 IC 소켓(1)의 하우징(2B)에 형성된 2개의 오목부(11,12)에 수용한다.
이상과 같이, 본 발명의 DUT 보드에 의하면, 도시하지 않은 피측정 IC을 IC 소켓(1)을 통해 프린트기판(4)에 설치하는 경우에 있어서, 바이패스 콘덴서(5,6)를 컨택트(2A,2A,2A···)에 가까이, 또한, IC 소켓(1)과 동일면에 배치한 구성이다.
즉, 바이패스 콘덴서(5,6)를 프린트기판(4)의 종래와 같이 전원용 스루홀에 의한 인덕턴스가 없는 곳에 설치할 수 있다.
이 결과, IC 테스터로 피측정 IC의 고속시험할 때에, IC의 전원핀의 인덕턴스를 최대한 억제하면서 테스트할 수 있기 때문에, 보다 고정밀도로 측정할 수 있게 된다.
또한, 고속동작하는 IC를, IC 소켓첨부 DUT 보드로 시험하는 경우, 전원노이즈를 최대한 억제할 수 있다는 이점을 얻을 수 있다.
또, 이상의 실시형태예에 있어서는, 고주파용 IC 소켓첨부 DUT 보드로 하였으나, 본 발명은 측정주파수에 한정되는 것이 아니라, 통상의 IC 소켓첨부 DUT 보드로서도 이용할 수 있다.
또한, 오목부의 형상이나 크기 등도 임의의 것이며, 1장의 DUT 보드에 복수의 IC 소켓을 설치배치하는 것 이외에, 구체적인 세부구조 등에 관해서도 적당히 변경가능한 것은 물론이다.
이상과 같이, 본 발명의 제 1 형태에 관한 IC 소켓첨부 DUT 보드에 의하면, IC 소켓의 본체가 되는 하우징에, 프린트기판과 접하는 면측에 개구하는 오목부를 형성하고, 상기 오목부에 바이패스 콘덴서를 수납하여, 컨택트와 동일면에 바이패스 콘덴서를 설치할 수 있다. 즉, 바이패스 콘덴서를 프린트기판의 스루홀에 의한 인덕턴스가 없는 곳에 설치할 수 있다.
따라서, IC 테스터로 피측정 IC의 고속시험할 때에 있어서, IC의 전원핀의 인덕턴스를 최대한 억제하면서 테스트할 수 있기 때문에, 보다 고정밀도로 측정할 수 있다.
또한, 고속동작하는 IC를, 본 발명의 IC 소켓첨부 DUT 보드로 시험하는 경우에 있어서, 전원노이즈를 최대한 억제할 수 있다.
본 발명의 제 2 형태의 IC 소켓첨부 DUT 보드에 의하면, DUT 보드에 설치하는 바이패스 콘덴서를 하우징에 형성된 오목부에 수용하기 때문에, 컨택트와 동일면에 바이패스 콘덴서를 설치하고, 본 발명의 제 1 형태에 의해 얻어진 효과를 발휘할 수 있다.
또한, 본 발명의 제 3 형태의 IC 소켓첨부 DUT 보드에 의하면, IC 소켓과 접하는 프린트기판의 면상에 바이패스 콘덴서를 배치하였기 때문에, 프린트기판의 전원용 스루홀에 의한 인덕턴스가 없는 곳에 바이패스 콘덴서를 설치할 수 있다.
따라서, IC 테스터로 피측정 IC의 고속시험할 때에 있어서, IC의 전원핀의 인덕턴스를 최대한 억제하면서 테스트할 수 있기 때문에, 보다 고정밀도로 측정할 수 있다.
또한, 고속동작하는 IC를, 본 발명의 IC 소켓첨부 DUT 보드로 시험하는 경우에 있어서, 전원노이즈를 최대한 억제할 수 있다.
본 발명의 제 4 형태의 IC 소켓첨부 DUT 보드에 의하면, IC 소켓의 하우징에 바이패스 콘덴서를 수용하는 오목부를 형성하였기 때문에, 컨택트와 동일면에 바이패스 콘덴서를 설치하고, 본 발명의 제 1 형태에 의하여 얻어지는 효과를 발휘할 수 있다.
Claims (5)
- IC 소켓(1)을 설치하는 DUT 보드로서,상기 IC 소켓(1)은 하우징(2B);IC의 단자에 각각 접촉하고 하우징(2B)에 유지되는 컨택트(2A,2A,2A···); 및상기 하우징(2B)에서 형성되고 상기 DUT 보드와 접하는 면측에 개구하는 오목부(11,12)를 구비하는 것을 특징으로 하는 IC 소켓첨부 DUT 보드.
- 제 1 항에 있어서, 상기 DUT 보드(4)는 하우징(2B)에 형성된 오목부(11,12)에 수용되고 거기에 배치되는 바이패스 콘덴서(5,6)를 구비하는 것을 특징으로 하는 IC 소켓첨부 DUT 보드.
- IC 소켓(1)을 설치하는 DUT 보드로서, 상기 IC 소켓(1)은 하우징(2B) 및 IC의 단자에 각각 접촉하고 하우징(2B)에 유지되는 컨택트(2A,2A,2A···)를 구비하며;상기 DUT 보드(4)는 IC 소켓(1)과 접하는 면상에 바이패스 콘덴서(5,6)를 배치하는 것을 특징으로 하는 IC 소켓첨부 DUT 보드.
- 제 3 항에 있어서, IC 소켓(1)의 하우징(2B)에 바이패스 콘덴서(5,6)를 수용하는 오목부(11,12)를 형성하는 것을 특징으로 하는 IC 소켓첨부 DUT 보드.
- 제 1, 2, 3 항 또는 제 4 항에 있어서, 상기 DUT 보드(4)는 입설하고, 위치결정핀(3)으로 IC 소켓(1)이 위치결정되는 것을 특징으로 하는 IC 소켓첨부 DUT 보드.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP186068 | 1999-06-30 | ||
JP11186068A JP2001013209A (ja) | 1999-06-30 | 1999-06-30 | Icソケット付きdutボード |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010007125A true KR20010007125A (ko) | 2001-01-26 |
KR100499196B1 KR100499196B1 (ko) | 2005-07-01 |
Family
ID=16181838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0028648A KR100499196B1 (ko) | 1999-06-30 | 2000-05-26 | Ic 소켓첨부 dut 보드 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2001013209A (ko) |
KR (1) | KR100499196B1 (ko) |
DE (1) | DE10030209A1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120012512A (ko) * | 2010-08-02 | 2012-02-10 | 삼성전자주식회사 | 테스트 소켓과 이를 포함하는 테스트 장치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58148510A (ja) * | 1982-03-01 | 1983-09-03 | Toyo Commun Equip Co Ltd | 印刷基板上に於けるリ−ド端子の形成方法 |
US5661882A (en) * | 1995-06-30 | 1997-09-02 | Ferro Corporation | Method of integrating electronic components into electronic circuit structures made using LTCC tape |
JP2842378B2 (ja) * | 1996-05-31 | 1999-01-06 | 日本電気株式会社 | 電子回路基板の高密度実装構造 |
JP3322575B2 (ja) * | 1996-07-31 | 2002-09-09 | 太陽誘電株式会社 | ハイブリッドモジュールとその製造方法 |
JPH11121897A (ja) * | 1997-10-14 | 1999-04-30 | Fujitsu Ltd | 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造 |
-
1999
- 1999-06-30 JP JP11186068A patent/JP2001013209A/ja not_active Withdrawn
-
2000
- 2000-05-26 KR KR10-2000-0028648A patent/KR100499196B1/ko not_active IP Right Cessation
- 2000-06-21 DE DE2000130209 patent/DE10030209A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP2001013209A (ja) | 2001-01-19 |
KR100499196B1 (ko) | 2005-07-01 |
DE10030209A1 (de) | 2001-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6005403A (en) | Flexible electrical test fixture for integrated circuits on prototype and production printed circuit boards | |
US6489791B1 (en) | Build off self-test (Bost) testing method | |
JP2003107105A (ja) | プローブカード | |
US7256594B2 (en) | Method and apparatus for testing semiconductor devices using the back side of a circuit board | |
US6064214A (en) | Perimeter trace probe for plastic ball grid arrays | |
US20020043983A1 (en) | Chip-testing socket using surface mount techinology | |
JP3531644B2 (ja) | 半導体ソケットおよび該ソケットのプローブ交換方法 | |
KR100499196B1 (ko) | Ic 소켓첨부 dut 보드 | |
JP3164542B2 (ja) | プローブ及びそれを用いたプローブカード | |
TWI325500B (en) | Integrated circuit testing apparatus | |
KR100368898B1 (ko) | 전자소자를테스트하는방법및장치 | |
JPH0566243A (ja) | Lsi評価用治具 | |
JP3048842U (ja) | プロービングカード | |
KR100844486B1 (ko) | 반도체 칩 테스트 소켓 | |
KR950009876Y1 (ko) | 반도체 테스트 장비의 테스트 보드장치 | |
JP2008014733A (ja) | 半導体装置の検査装置 | |
JPH10116864A (ja) | ウェーハ検査装置 | |
KR100389227B1 (ko) | 평면 실장형 반도체 장치용 검사장치 및 그 검사방법 | |
KR0117115Y1 (ko) | 웨이퍼 테스트용 프로브 카드 | |
KR20030068629A (ko) | 테스트 보드 어셈블리 | |
KR200148755Y1 (ko) | 아이씨 소켓 | |
KR100320022B1 (ko) | 반도체 칩 테스트 장치 | |
JPH0645718A (ja) | 印刷配線基板 | |
JP2003294808A (ja) | Bgaタイプicの測定用位置決め機能付icソケット | |
KR100190930B1 (ko) | 베어 다이의 테스트 지그 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100610 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |