KR20010006878A - 배선 형성 방법 및 배선 형성 장치 및 배선 및 집적 회로 - Google Patents

배선 형성 방법 및 배선 형성 장치 및 배선 및 집적 회로 Download PDF

Info

Publication number
KR20010006878A
KR20010006878A KR1020000015674A KR20000015674A KR20010006878A KR 20010006878 A KR20010006878 A KR 20010006878A KR 1020000015674 A KR1020000015674 A KR 1020000015674A KR 20000015674 A KR20000015674 A KR 20000015674A KR 20010006878 A KR20010006878 A KR 20010006878A
Authority
KR
South Korea
Prior art keywords
wiring
film
insulator
hole
surface treatment
Prior art date
Application number
KR1020000015674A
Other languages
English (en)
Other versions
KR100397444B1 (ko
Inventor
오바다까유끼
Original Assignee
고미야 히로요시
가부시끼가이샤 한도따이 센단 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고미야 히로요시, 가부시끼가이샤 한도따이 센단 테크놀로지스 filed Critical 고미야 히로요시
Publication of KR20010006878A publication Critical patent/KR20010006878A/ko
Application granted granted Critical
Publication of KR100397444B1 publication Critical patent/KR100397444B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 절연체에 형성된 구멍(이하, 접속 구멍이라 함)에 도전성이 있는 재료를 충분히 매립하여 보이드의 발생을 방지하는 배선 형성 방법의 제공을 과제로 한다.
접속 구멍 형성 공정과 세정 공정을 경유함으로써 형성된 접속 구멍 표면에 표면 처리 공정(S1)으로 화학 친화력을 갖는 물질(활성점)을 흡착시킨다. 다음에, 전자 공여성 막형성 공정(S2)에 있어서, 활성점을 핵으로 전자를 공여하는 성질을 갖는 물질을 퇴적시켜 막을 형성한다. 그리고, 매립 공정(S3)으로 배선 재료를 매립한다.

Description

배선 형성 방법 및 배선 형성 장치 및 배선 및 집적 회로{METHOD AND APPARATUS FOR WIRING, WIRE, AND INTEGRATED CIRCUIT}
본 발명은 배선 형성 방법 및 배선 형성 장치 및 배선 및 집적 회로에 관한 것으로, 특히 매립을 충분히 행함으로써 보이드(공극)의 발생 및 단선을 방지하는 배선 형성 방법 및 배선 형성 장치 및 배선 및 배선을 갖는 집적 회로에 관한 것이다.
최근, 반도체 장치의 고집적화는 현저하며, 미크론으로부터 나노미터 레벨의 설계 룰이 적용되기 시작하고 있다(예를 들어, The National Technology Roadmap for Semiconductors Technology Needs, SIA, 1997판). 또한, 배선을 다층으로 배치하여 집적화를 꾀하는 다층 배선 구조가 채용되고 있다. 이들 절연체를 거쳐서 층형으로 배치된 배선간의 전기 접속은 절연체에 설치된 구멍(이하, 접속 구멍이라 함)에 도전성이 있는 배선 재료를 매립함으로써 행해진다. 이것은 매립 배선이라 불리운다(이하, 수직 배선이라고도 함). 또, 접속 구멍에는 컨택트 홀과 비어 홀도 포함된다.
이 매립 배선을 형성하기 위해서는 주로 물리 증착법(PVD법, physical vapor deposition)이나 화학 증착법(CVD법, chemical vapor deposition) 등에 의한 금속성막 기술이 사용된다. PVD법은 대략적으로 말하면 다음과 같은 방법이다. 우선, 아르곤 가스 등을 플라즈마로 하여 전압을 인가함으로써 가속시킨다. 그리고, 매립하고 싶은 타겟 재료에 충돌시킨다. 그러면, 타겟 재료의 원자가 튀어나오고 그것을 접속 구멍에 흡착시킴으로써 매립하는 방법이다. 또한, CVD법은 간단히 말하면 원료를 가스 상태로 공급하여 기초막의 표면에 있어서의 화학 반응에 의해 박막을 퇴적시키는 방법이다.
최근 장치의 고집적화를 실현하기 위해 장치의 미세화가 행해지는 동시에, 미세화된 장치의 성능을 최대한으로 인출하기 위해 배선의 미세화 및 배선의 다층화가 진행되고 있다. 이 배선에 대한 미세화의 정도는 세로 방향의 미세화보다도 가로 방향의 미세화가 진행되고 있다. 따라서, 종래의 접속 구멍과 비교하여 깊이와 직경의 비(종횡비)가 변화한다. 즉, 미세화와 동시에 종횡비가 커진다. 예를 들어 4G 비트 DRAM에서는 최대 6 내지 8에 도달한다.
이와 같은 종횡비가 큰 접속 구멍에 대해 종래와 같이 PVD법이나 CVD법을 이용하면 접속 구멍에 배선 재료를 충분히 매립할 수 없다는 문제가 발생한다. 여기에서, 불충분한 접속 구멍의 매립으로 인해 생긴 보이드를 도7에 도시한다. 도7에 있어서, 접속 구멍(10)은 절연체(C)를 거쳐서 배선 A와 배선 B를 전기 접속하기 위해 형성된 구멍이다. 따라서, 접속 구멍(10)에는 배선 재료(101)를 간극없이 매립하는 것이 바람직하다. 그러나, 종래와 같은 매립 방법에서는 매립을 충분히 행할 수 없어 보이드(102)가 발생하고, 배선 저항의 증가나 심한 경우에는 단선이 발생한다는 문제가 발생한다. 이 문제가 발생하는 것은 매립의 초기 단계에서 형성하는 금속 박막이 접속 구멍(10)의 측면에서 불균일하게 형성되기 때문이다. 더욱 심한 경우는 접속 구멍(10)의 측면에 매립 초기 단계에서 형성하는 금속 박막이 형성되지 않는다.
여기에서, 배선 재료를 접속 구멍(10)에 간극없이 매립할 수 있는지의 여부는 접속 구멍(10)의 표면과 매립하는 배선 재료의 원자 혹은 분자와의「습윤」성에 지배된다. 이로 인해, 일반적으로 습윤성이 좋은 표면을 형성하는 표면 개질이 행해진다. 배선 재료로 이루어지는 매우 얇은 금속 박막을 형성하여 이것을 초기 성장 표면으로 이용하는 방법도 표면 개질과 동일하며, 이 경우 이 금속 박막을 습윤층이라 부른다. 즉, 습윤층은 그 후의 배선 재료의 매립을 충분히 행하기 위해 형성되는 것이다. 상술한「습윤」은 고체 표면의 화학 친화력에 의해 결정된다.
그런데,「습윤」성이 좋은 습윤층이 접속 구멍(10)의 측면에서 불균일하게 형성되면, 그 후 충분한 매립을 행할 수 없어 보이드(102)가 발생해 버린다. 왜냐 하면, PVD법의 경우는 기하학적 이유로부터 충분한 매립을 할 수 없기 때문이다. 또, 불균일하게 형성된 습윤층에 대해 그 후 CVD법을 이용하면 습윤층의 불균일함에 따라서 성막 속도에 차이가 발생한다. 왜냐 하면, 습윤층의 표면 밀도에 성막 속도가 상대적으로 비례하기 때문이다. 이로 인해 성막 속도가 빠른 영역에 배선 재료가 퇴적함으로써 접속 구멍(10)이 막혀 버리고, 접속 구멍 내부에 원료가 공급되지 않게 된다. 따라서, 충분히 매립을 행할 수 없다.
이상과 같이, 종래의 매립 기술에서는 접속 구멍에 충분히 배선 재료를 매립할 수 없다. 이로 인해 보이드가 생겨 배선 저항의 증가나 심한 경우에는 단선이 발생한다는 문제가 있다.
본 발명은 상기한 종래 기술의 결점을 제거하기 위해 이루어진 것으로서, 그 목적으로 하는 바는 균일한 초기 성장 표면(습윤층)을 형성하여 배선 재료의 매립을 충분히 행함으로써, 보이드의 발생에 의한 배선 저항의 증가나 단선을 방지하는 데 있다.
또한, 보이드의 발생에 의한 배선 저항의 증가나 단선을 방지함으로써, 배선의 도전성에 대한 신뢰성 향상을 꾀하는 데 있다.
또 다른 목적은 고집적화된 반도체 장치의 집적 회로로서의 성능을 충분히 인출하기 위해, 신뢰성이 있는 매립 배선(수직 배선)을 제공하는 데 있다.
도1은 실시 형태에 있어서의 배선 형성 방법을 흐름도로 나타낸 도면.
도2는 실시 형태에 있어서의 배선 형성 과정을 나타낸 단부면도.
도3은 실시 형태를 변형한 배선 형성 방법을 흐름도로 나타낸 도면.
도4는 실시예에 있어서의 배선 형성 장치의 구성을 나타낸 도면.
도5는 실시예에 있어서 NH2가 절연체 표면에 흡착한 상태를 도시한 도면.
도6은 실시예에 있어서 SiH3가 절연체 표면에 흡착한 상태를 도시한 도면.
도7은 접속 구멍에 발생하는 보이드를 간단하게 나타낸 단부면도.
＜도면의 주요 부분에 대한 부호의 설명＞
S1 : 접속 구멍 형성 공정
S101 : 절연막 형성 공정
S102 : 포토 리소그래피 공정
S2 : 세정 공정
S201 : 제거 공정
S202 : 수분 이탈 공정
S3 : 표면 처리 공정
S30 : 흡착 공정
S301 : 가열 공정
S302 : 원료 공급 공정
S4 : 전자 공여성 막형성 공정
S5 : 매립 공정
S501 : 습윤층 형성 공정
S502 : 본격적인 매립을 행하는 공정
S503 : 가열 또는 가압 처리를 행하는 공정
S31 : 접속 구멍 형성 공정
S32 : 세정 공정
S33 : 표면 처리 공정
S34 : 매립 공정
1 : 표면 처리부
2 : 전자 공여성 막 형성부
3 : 매립 처리부
10 : 접속 구멍
101 : 배선 재료
102 : 보이드
본 발명의 주된 목적은 접속 구멍의 표면에 걸쳐 균일한 초기 성장 표면(습윤층)을 형성하는 것이다. 그런데, 초기 성장 표면을 균일하게 형성하기 위해서는 초기 성장 표면을 형성하는 기초가 균일해야만 한다. 따라서, 균일한 초기 성장 표면을 형성한다는 것은 전공정에서 균일한 기초를 형성할 필요가 있다. 본 발명은 거기에 주목한 것이다.
즉, 본 발명에 관한 배선 형성 방법은 절연체에 형성된 구멍의 표면에 대해 화학 친화력을 부여하는 표면 처리를 하는 표면 처리 공정과, 상기 표면 처리된 구멍에 대해 배선 재료의 매립을 하는 매립 공정을 구비하는 것을 특징으로 한다.
또한, 상기 배선 형성 방법은 상기 표면 처리 공정과 상기 매립 공정 사이에 상기 표면 처리를 한 구멍에 대해 막을 형성하는 막형성 공정을 더 구비하는 것을 특징으로 한다.
상기 매립 공정은 원료가 되는 물질로부터 화학 반응에 의해 생성되는 상기 배선 재료를 매립하는 공정을 갖는 동시에, 상기 막형성 공정은 상기 원료가 되는 물질 사이에서 전자 교환을 수반하는 막을 형성하는 공정을 구비하는 것을 특징으로 한다.
상기 매립 공정은 원료가 되는 물질로부터 화학 반응에 의해 생성되는 상기 배선 재료를 매립하는 공정을 갖는 동시에, 상기 막형성 공정은 상기 원료가 되는 물질로부터 매립하는 상기 배선 재료에의 화학 반응을 촉진시키는 촉매 작용이 있는 막을 형성하는 공정을 구비하는 것을 특징으로 한다.
상기 표면 처리 공정은 상기 절연체의 표면에 화학 흡착을 수반하는 물질을 확산시키고, 흡착시키는 흡착 공정을 구비하는 것을 특징으로 한다.
상기 흡착 공정은 이하에 도시한 물질 중, 어느 한 물질을 상기 구멍의 표면에 흡착시키는 공정을 구비하는 것을 특징으로 한다.
(a) 수소 원자 또는 수소 분자.
(b) B(붕소), C(탄소), N(질소), P(인), Si(규소), Ge(게르마늄), As(비소), Mg(마그네슘), Ta(탄탈), Nb(니오븀), W(텅스텐), Ni(니켈), Cu(동), Ag(은), Au(금)의 수소화물, 유기 화합물, 또는 착체(錯體) 화합물.
(c) B, C, N, P, Si, Ge, As, Mg, Ta, Nb, W, Ni, Cu, Ag, Au의 2원자 분자의 수소화물, 유기 화합물, 착체 화합물.
(d) B, C, N, P, Si, Ge, As, Mg, Ta, Nb, W, Ni, Cu, Ag, Au 원자의 할로겐화물, 또는 B, C, N, P, Si, Ge, As, Mg, Ta, Nb, W, Ni, Cu, Ag, Au의 2원자 분자의 할로겐화물.
(e) 환형 수소화물.
(f) 유기 화합물.
(g) 착체 화합물.
상기 흡착 공정은 상기 절연체에 흡착시키는 물질의 밀도를 1E 12개/(평방 ㎝) 이상으로 하는 것을 특징으로 한다.
또, 본 발명에 관한 배선 형성 장치는 절연체에 형성된 구멍의 표면에 대해 화학 친화력을 부여하는 표면 처리를 하는 표면 처리부와, 상기 표면 처리된 구멍에 대해 배선 재료의 매립을 하는 매립 처리부를 구비하는 것을 특징으로 한다.
상기 배선 형성 장치는, 또한 상기 표면 처리부와 상기 매립 처리부 사이에 상기 표면 처리를 한 구멍에 대해 막을 형성하는 막형성부를 구비하는 것을 특징으로 한다.
상기 매립 처리부는 원료가 되는 물질로부터 화학 반응에 의해 생성되는 상기 배선 재료를 매립하는 동시에, 상기 막형성부는 상기 원료가 되는 물질 사이에서 전자 교환을 수반하는 막을 형성하는 것을 특징으로 한다.
상기 매립 처리부는 원료가 되는 물질로부터 화학 반응에 의해 생성되는 상기 배선 재료를 매립하는 동시에, 상기 막형성부는 상기 원료가 되는 물질로부터 매립하는 상기 배선 재료에의 화학 반응을 촉진시키는 촉매 작용이 있는 막을 형성하는 것을 특징으로 한다.
상기 표면 처리부는 상기 절연체의 표면에 화학 흡착하는 물질을 상기 구멍의 표면에 확산시키고, 흡착시키는 것을 특징으로 한다.
상기 표면 처리부는 이하에 도시한 물질 중, 어느 한 물질을 상기 구멍의 표면에 흡착시키는 것을 특징으로 한다.
(a) 수소 원자 또는 수소 분자.
(b) B(붕소), C(탄소), N(질소), P(인), Si(규소), Ge(게르마늄), As(비소), Mg(마그네슘), Ta(탄탈), Nb(니오븀), W(텅스텐), Ni(니켈), Cu(동), Ag(은), Au(금)의 수소화물, 유기 화합물, 또는 착체 화합물.
(c) B, C, N, P, Si, Ge, As, Mg, Ta, Nb, W, Ni, Cu, Ag, Au의 2원자 분자의 수소화물, 유기 화합물, 착체 화합물.
(d) B, C, N, P, Si, Ge, As, Mg, Ta, Nb, W, Ni, Cu, Ag, Au 원자의 할로겐화물, 또는 B, C, N, P, Si, Ge, As, Mg, Ta, Nb, W, Ni, Cu, Ag, Au의 2원자 분자의 할로겐화물.
(e) 환상 수소화물.
(f) 유기 화합물.
(g) 착체 화합물.
상기 표면 처리부는 상기 절연체에 흡착시키는 물질의 밀도를 1E 12개/(평방㎝)이상으로 하는 것을 특징으로 한다.
또한, 본 발명에 관한 배선은 표면에 대해 화학 친화력을 부여하는 처리를 한 구멍을 갖는 절연체와, 상기 구멍에 매립된 배선 재료를 구비하는 것을 특징으로 한다.
상기 배선은, 또한 상기 구멍과 상기 배선 재료 사이에 막을 갖는 것을 특징으로 한다.
또한, 본 발명에 관한 집적 회로는 복수의 반도체 장치와, 상기 복수의 반도체 장치를 전기 접속하는, 절연체를 거쳐서 층형으로 배치되는 배선과, 상기 절연체를 거쳐서 층형으로 배치되는 배선을 전기 접속하는 수직 배선을 구비하는 집적 회로에 있어서, 표면에 대해 화학 친화력을 부여하는 처리를 한 구멍을 갖는 절연체와, 상기 구멍에 매립된 배선 재료를 갖는 수직 배선을 구비하는 것을 특징으로 한다.
이하, 일예로서 집적 회로(이하, IC라 함)의 제조 공정에서의 본 발명에 관한 실시 형태를 설명한다.
IC를 웨이퍼 상에 제조하는 공정(웨이퍼 프로세스)는 크게 나누면「전」공정과「후」공정으로 나눌 수 있다. 「전」공정은 웨이퍼 상에 IC 소자를 제조하는 공정이다. 한편, 「후」공정은 웨이퍼 상의 IC 소자와 IC 소자를 전기적으로 배선 접속하는 공정이다. 본 발명은「후」공정에 있어서 실시되는 것이다.
도1에 도시한 바와 같이, 본 발명에 관한 실시 형태는 접속 구멍 형성 공정(S1)과 세정 공정(S2)을 행한 후에 조립된다. 즉, 접속 구멍 형성 공정(S1)은 절연막(절연체로 이루어지는 막)에 접속 구멍을 형성하기 위해 필요한 공정이다. 다음에, 세정 공정(S2)은 접속 구멍 형성 후의 먼지나 불순물 등의 웨이퍼 상의 오염물을 제거하는 공정이다.
접속 구멍 형성 공정(S1)은 웨이퍼 표면 상에 절연막을 형성하는 절연막 형성 공정(S101)과, 절연막 형성 공정(S101)으로 형성된 절연층에 포토 리소그래피 기술에 의해 접속 구멍을 형성하는 포토 리소그래피 공정(S102)을 갖는다.
세정 공정(S2)은 수율을 향상시키기 위해 먼지나 불순물 등의 오염물을 제거하는 제거 공정(S201)을 갖는다. 그 후, 배선 공정[표면 처리 공정(S3), 전자 공여성 막형성 공정(S4), 매립 공정(S5)]에 있어서의 산화를 방지하기 위해 아닐링(수분 이탈) 공정(S202)을 갖는다.
세정 공정(S2) 종료후, 본 발명에 관한 실시 형태는 도1에 도시한 바와 같이 접속 구멍 표면에 화학 친화력을 부여하는 표면 처리 공정(S3)을 갖는다. 화학 친화력이라 함은 물질이 어떤 물질과 화학 반응을 일으키는 정도를 말한다. 따라서, 본 명세서에서는 외톨이(不對) 전자를 갖는 물질이나 이온화한 물질이 외톨이 전자를 갖지 않는 물질이나 이온화하고 있지 않은 물질보다도 화학 반응을 일으키기 쉽다는 의미에서 화학 친화력이라는 말을 이용한다. 상술한 외톨이 전자라 함은 하나의 원자(분자) 궤도가 1개의 전자만으로 점유되고 있을 때의 그 전자를 말한다. 보통, 원자(분자)궤도는 스핀의 방향이 반대인 두개의 전자가 점유할 수 있다. 따라서, 외톨이 전자를 갖는 물질은 원자(분자) 궤도에 또 하나의 전자를 점유하는 것이 가능하다. 환언하면, 화학 반응을 일으키기 쉬운 상태로서 화학 친화력이 큰 상태라 할 수 있다. 또한, 상술한 이온화에는 분자를 구성하는 원자의 전기 음성도가 다르기 때문에 공유 전자쌍이 전기 음성도가 큰 원자에 들러 붙음으로써, 분자가 극성을 갖게 되는 경우도 포함한다.
표면 처리 공정(S3)은 도1에 도시한 바와 같이 물질을 절연체 표면에 흡착시키는 흡착 공정(S30)을 갖는다. 이 흡착 공정(S30)은 우선, 접속 구멍을 갖는 절연체를 가열하는 가열 공정(S301)을 갖는다. 이 가열 공정(S301)은 이 후 공급하는 물질을 해리(解離)시키기 위해 필요한 공정이다. 여기에서, 해리라 함은 하나의 분자가 그 분자를 구성하고 있는 원자 혹은 원자단으로 분해하는 것을 말한다.
다음에, 흡착 공정(S30)은 접속 구멍 표면의 절연체와 화학 흡착시키는 물질의 원료가 되는 물질을 공급하여 확산시키는 원료 공급 공정(S302)을 갖는다. 그리고, 원료 공급 공정(S302)에 의해 확산된 원료는 가열 공정(S301)으로 가열된 절연체 표면에 접촉함으로써 해리하여 절연체와 화학 흡착한다. 여기에서, 화학 흡착이라 함은 고체 표면에 원자(분자)가 부착한 때, 접속 구멍 표면의 원자(분자)와 부착한 원자(분자) 사이에서 전자 교환을 하거나, 혹은 혼성 궤도를 형성하여 화학 결합을 형성하는 흡착을 말한다. 이와 같이 표면 처리 공정(S3)을 구성함으로써, 접속 구멍 표면에 원료를 화학 흡착시킬 수 있다. 즉, 흡착한 물질이 접속 구멍 표면의 물질에 전자를 부여함으로써 이온화한 물질 또는 외톨이 전자를 갖는 물질이 된다. 또한, 반대의 현상, 즉 접속 구멍 표면의 물질로부터 흡착한 물질에 전자를 부여함으로써 흡착한 물질이 이온화한 물질 또는 외톨이 전자를 갖는 물질이 된다. 이하, 이 이온화한 물질 또는 외톨이 전자를 갖는 물질을 활성점이라고도 한다. 이와 같이 하여, 접속 구멍 표면에 화학 친화력을 부여할 수 있다.
또, 후술하는 전자 공여성 막형성 공정(S4)에 의해 형성되는 전자 공여성 막이나, 매립 공정으로 형성되는 습윤층을 균일하게 형성하기 위해서는 표면 처리 공정(S3)에서 흡착시키는 물질(활성점)의 밀도를 1평방㎝당 10의 12승개 이상으로 하는 것이 바람직하다. 여기에서, 보통 고체 표면의 원자 밀도는 1평방㎝당 10의 15승개 정도이다. 따라서, 환언하면 접속 구멍 표면의 원자 밀도에 대해 그 천분의 일 이상의 밀도가 되도록 흡착시키는 것이 바람직하다.
상술한 표면 처리 공정(S3)은 이온화한 물질 또는 외톨이 전자를 갖는 물질(활성점)을 화학 흡착시킴으로써, 접속 구멍 표면에 화학 친화력을 부여하는 것을 목적으로 하고 있다. 즉, 상기 목적을 달성할 수 있으면 가열 공정(S301)을 사용하지 않아도 좋다. 예를 들어 고주파를 인가함으로써 흡착시키고 싶은 물질을 플라즈마화하여 접속 구멍 표면에 공급해도 좋다. 따라서, 상기한 해리에는 하나의 분자가 그것을 구성하고 있는 원자 또는 원자단의 이온으로 분해하는 것도 포함된다.
다음에, 원료 공급 공정(S302)으로 공급하는 원료는 접속 구멍 표면의 절연체와 화학 흡착함으로써 이온화 또는 외톨이 전자를 갖는 물질이 되는 것이 바람직하다. 이와 같은 관점으로부터, 원료는 이하에 서술하는 물질이 바람직하다.
(a) 수소 원자 또는 수소 분자.
(b) B(붕소), C(탄소), N(질소), P(인), Si(규소), Ge(게르마늄), As(비소), Mg(마그네슘), Ta(탄탈), Nb(니오븀), W(텅스텐), Ni(니켈), Cu(동), Ag(은), Au(금)의 수소화물, 유기 화합물, 또는 착체 화합물.
(c) B, C, N, P, Si, Ge, As, Mg, Ta, Nb, W, Ni, Cu, Ag, Au의 2원자 분자의 수소화물, 유기 화합물, 착체 화합물.
(d) B, C, N, P, Si, Ge, As, Mg, Ta, Nb, W, Ni, Cu, Ag, Au 원자의 할로겐화물, 또는 B, C, N, P, Si, Ge, As, Mg, Ta, Nb, W, Ni, Cu, Ag, Au의 2원자 분자의 할로겐화물.
(e) 환상 수소화물.
(f) 유기 화합물.
(g) 착체 화합물.
상기 (a)에 표시한 수소 원자는 원자 궤도에 하나의 전자만을 갖는다. 즉 외톨이 전자를 갖고 있으므로, 접속 구멍 표면에 화학 흡착하기 쉽다. 또한, 수소의 전기 음성도는 실리콘 원자(Si)나 산소 원자(0)에 비해 작다. 이로 인해, 화학 흡착한 수소 원자는 극성을 띠게(이온화하게) 되어 접속 구멍 표면에 화학 친화력을 부여할 수 있다.
상기 (b), (c), (e)에 표시한 수소화물도 수소의 전기 음성도쪽이 작으면, 수소측이 플러스의 전기를 띠는 것이 된다. 또한, 수소화물의 분자 궤도를 점유하는 두개 전자 중 하나가 절연체를 구성하는 원자와 결합하기 위해 사용되고, 나머지 하나가 외톨이 전자가 되는 경우도 있다. 따라서, 접속 구멍 표면에 화학 친화력을 부여할 수 있다.
상기 (d)의 경우도 마찬가지이다. 우선, 할로겐이라 함은 주기표의 7B에 속하는 불소, 염소, 브롬, 요오드, 아스타틴의 5 원소의 총칭이다. 이 할로겐은 최외각의 가전자수가 7개이며 최대수인 8개에 하나 모자란다. 최외각의 가전자수가 최대인 원자는 안정되므로, 할로겐은 다른 원자로부터 전자를 받아 들이기 쉽다. 즉, B(붕소) 등에 비해 전기 음성도가 크다. 따라서, 상기 (d)의 할로겐화물은 구조에 의해 극성을 갖는 것이 된다. 이로 인해, 접속 구멍 표면에 화학 친화력을 부여할 수 있다.
다음에, 본 발명에 관한 실시 형태는 도1에 도시한 바와 같이 전자 공여성 막형성 공정(S4)을 갖는다. 이 전자 공여성 막형성 공정(S4)은 배선 재료(예를 들어 동이나 알루미늄)를 갖는 화합물에 전자를 공여하는 성질(이하, 전자 공여성라 함)이 있는 막을 형성하는 공정이다. 즉, 표면 처리 공정(S3)에 의해 흡착시킨 물질을 핵으로 하여 전자 공여성이 있는 막을 형성하는 공정이다. 이 막은 후술하는 습윤층 형성 공정(S501)에서 사용되는 CVD법의 원료에 대해 전자를 부여하여 CVD 원료에 불균등화 반응을 일으키게 하는 성질을 갖는 것이다. 즉, 전자 공여성 막형성 공정(S4)은 상기 성질을 갖는 막을 형성함으로써 습윤층 형성 공정(S501)에서 행해지는 배선 재료의 형성을 하기 쉽게 하기 위한 공정이다.
그리고, CVD법은 기초가 균일한 것을 전제로 하지만, 상기 표면 처리 공정(S3)에 의해 화학 친화력을 갖는 물질(활성점)이 충분히 제공되고 있으므로, 전자 공여성 막형성 공정(S4)으로 막(기초)을 균일하게 형성할 수 있다.
상술한 CVD법에서 이용하는 불균등화 반응이라 함은, 한 종류의 물질이 2분자 혹은 그 이상으로 서로 산화·환원 그 밖의 반응을 한 결과, 2종류 이상의 물질을 발생하는 것을 말한다. 예를 들어 산화·환원 반응으로 설명한다. 동(Cu)에는 1가의 플러스 이온인 Cu+와 2가의 플러스 이온인 Cu2+가 있다. 이 때, 한 종류의 Cu+사이에서 전자 교환을 하면, 한쪽이 산화되어 Cu2+가 되고, 다른 한쪽이 환원되어 Cu가 되는 반응이다. 산화라 함은 전자를 잃는 반응이며, 환원이라 함은 전자를 얻는 반응이다. 따라서, 불균등화 반응을 하는 위해서는 최저 2가의 이온이 될 필요가 있다.
전자 공여성 막형성 공정(S4)에서 형성하는 막은 2가 이상으로 이온화하고, 또한 매립 공정(S5)에서 행하는 CVD 원료에 대해 전자를 부여함으로써 CVD 원료에 불균등화 반응을 일으키게 하는 성질을 갖는다. 구체적으로는, Mg(마그네슘), Al(알루미늄), P(인), S(유황), Ti(티탄), V(바나듐), Cr(크롬), Mn(망간), Co(코발트), Ni(니켈), Cu(동), Nb(니오븀), Mo(몰리브덴), Ag(은), Hg(수은), Ta(탄탈), W(텅스텐), Pt(플래튬), Au(금), 또는 이들 원자와 Si(규소)의 화합물, 이들 원자와 B(붕소)의 화합물, 이들 원자와 N(질소)의 화합물이 있다.
또, 상술한 바와 같이 전자 공여성 막형성 공정(S4)으로 형성하는 막은 매립 공정(S5)으로 행하는 CVD 원료에 대해 전자를 부여함으로써, CVD 원료에 불균등화 반응을 일으키게 하는 성질을 갖고 있다. 그러나, 요는 매립 공정(S5)으로 행하는 CVD 원료에 대해 불균등화 반응을 일으키면 좋다. 따라서, 전자를 공여하는 성질의 막을 형성하는 전자 공여성 막형성 공정(S4) 대신에 불균등화 반응의 활성화 에너지를 저하시키는 촉매 작용을 갖는 막을 형성하는 것이라도 좋다.
다음에, 본 발명에 관한 실시 형태는 도1에 도시한 바와 같이 매립 공정(S5)을 갖는다. 이 매립 공정(S5)은 접속 구멍에 도전성이 있는 배선 재료를 매립하기위한 공정이다. 매립 공정(S5)은 우선, 습윤성이 좋은 초기 성장 표면(습윤층)을 형성하는 습윤층 형성 공정(S501)을 갖는다. 그 후, CVD법, PVD법, 도금법 등에 의해 배선 재료의 매립을 행하는 공정(S502)을 갖는다.
그리고, 배선 재료의 매립을 행한 후, 일반적으로 매립 재료에 대해 가열 처리나 가압 처리를 행하는 공정(S503)을 갖는다. 매립한 배선 재료에는 일반적으로 전위 등에 의한 내부 왜곡이 존재한다. 이와 같은 상태는 에너지가 높기 때문에, 내부 왜곡이 없는 상태로 완화된다. 이 완화 과정에 있어서는 전기 전도율 등의 막질도 변화한다. 따라서, 안정된 전기 전도율을 얻기 위해 빠르게 내부 왜곡이 없는 상태로 완화시킬 필요가 있다. 완화는 실온 정도의 온도에서도 발생하지만, 실온 정도의 온도에서는 완화하기 위해 많은 시간이 걸린다. 한편, 가열이나 가압을 하면 단시간에 완화한다. 즉, 내부 왜곡을 단시간에 완화시키기 위해, 상술한 가열 처리나 가압 처리를 행하는 것이다.
본 발명에 관한 실시 형태는 상기한 바와 같이 구성되어 있으며, 이하에 그 동작 및 작용에 대해 설명한다.
도2의 (a)에 도시한 바와 같이, 웨이퍼 표면 상에 산화막을 기상 성장시켜 층간 절연막을 형성한다. 다음에, 형성한 절연막에 대해 도2의 (b)에 도시한 바와 같이 포토 리소그래피 기술을 이용하여 접속 구멍을 형성한다[접속 구멍 형성 공정(S1)]. 그 후, 도2의 (c)에 도시한 바와 같이 접속 구멍을 형성함으로써 발생한 먼지나 불순물을 세정하여 가열함으로써 수분을 제거한다[세정 공정(S2)].
다음에, 도2의 (d)에 도시한 바와 같이 접속 구멍을 갖는 절연체를 가열하여 접속 구멍 표면의 절연체와 화학 흡착시키는 물질의 원료 가스를 절연체 표면에 확산시킨다. 원료 가스가 가열된 접속 구멍 표면에 접촉하면 가열된 절연체로부터 에너지를 부여하게 되므로, 화학 결합이 끊어져 분해한다. 이 분해한 물질은 도2의 (e)에 도시한 바와 같이 접속 구멍 표면의 원자에 화학 흡착하여 활성점이 된다[표면 처리 공정(S3)].
그리고, 전자 공여성이 있는 물질로 이루어지는 막을 CVD법에 의해 형성한다. 즉, 도2의 (f)에 도시한 바와 같이 절연체 표면을 가열하여 원료 가스를 공급한다. 그러면, 원료 가스가 분해하여 화학 반응에 의해 전자 공여성이 있는 물질이 생성된다. 그리고, 도2의 (g)에 도시한 바와 같이, 이 전자 공여성이 있는 물질은 화학 친화력이 있는 활성점을 핵으로 하여 성장한다. 이 활성점은 충분히 제공되고 있으므로, 균일한 막을 형성할 수 있다[전자 공여성 막형성 공정S4)].
다음에, CVD법을 이용하여 습윤층을 형성한다. 즉, 도2의 (h)에 도시한 바와 같이 절연체 표면을 가열하여 배선 재료를 불균등화 반응에 의해 생성하는 원료를 공급한다. 원료가 접속 구멍 표면에 접촉하면 전자 공여성 막으로부터 전자를 수취하여 불균등화 반응이 일으킨다. 그러면, 불균등화 반응에 의해 생성된 배선 재료가 전자 공여성 막의 표면에 형성된다. 그 후, 도2의 (i)에 도시한 바와 같이 PVD법, CVD법, 도금법 등에 의해 매립을 행한다. 그리고, 매립을 행한 후, 원자 결함을 없애기 위해 도2의 (j)에 도시한 가열 처리 혹은 가압 처리를 행한다[매립 공정 (S5)].
상술한 실시 형태에서는 전자 공여성 막형성 공정(S4)을 갖고 있다. 이 공정이 필요한 이유는 그 후 매립하는 배선 재료에 대해「습윤」성이 좋은 막을 형성하는 동시에, 전자를 공여함으로써 불균등화 반응을 일으키기 위해서 이다. 또한, 전자 공여성 막형성 공정(S4)을 행하지 않고 매립 공정(S5)을 행하면 절연체와 배선 재료가 화학 반응을 일으켜 전기 전도성이 없는 산화물이 생성되고, 배선의 저항 증가를 초래하기 때문이다. 즉, 전자 공여성 막형성 공정(S4)으로 막을 형성함으로써 배선 재료와 절연체의 화학 반응을 직접 발생시키지 않기 때문이다.
그러나, 본 발명에서는 절연체 표면에 막형성의 핵이 되는 활성점을 형성하는 표면 처리 공정(S3)을 갖는다. 따라서, 활성점이 충분히 형성되어 배선 재료와 절연체의 화학 반응을 막을 수 있는 경우, 전자 공여성 막형성 공정(S4)을 행하지 않아도 좋다. 즉, 도3에 도시한 바와 같이 구성하는 것도 가능하다.
도3에서는 접속 구멍 형성 공정(S31)과 세정 공정(S32)을 경유함으로써 형성된 접속 구멍 표면에 표면 처리 공정(S33)으로 활성점을 형성하고, 상기 표면에 화학 친화력을 부여한다. 그리고, 전자 공여성 막형성 공정은 행하지 않고 매립 공정(S34)을 행함으로써 매립 배선(수직 배선)을 형성하는 것이다.
또한, 도1에 도시한 매립 공정(S5)으로 행한 습윤층 형성 공정(S501)은 반드시 필수는 아니며, 바로 본격적인 매립을 행해도 좋다. 또한, 가열 처리 또는 가압 처리를 행하는 공정(S503)도 필수는 아니다. 즉, 완화에 따른 전기 전도율의 변화가 문제가 되지 않으면 행하지 않아도 좋다.
이하에, 본 발명에 관한 실시예를 Cu(동) 또는 Al(알루미늄)을 매립하는 경우를 예로 들어 설명한다. 도4에 도시한 바와 같이 본 발명에 관한 배선 형성 장치는 표면 처리부(1)와 전자 공여성 막 형성부(2)와 매립 처리부(3)를 구비하고 있다. 각 부는 가열 및 압력을 변화시킬 수 있다.
도4에 도시한 화살표는 배선을 형성하는 웨이퍼가 반송되는 경로를 나타내고 있다. 즉, 층간 절연막(Si02)에 접속 구멍을 형성하여 수분 이탈을 행한 웨이퍼가 도4에 도시한「IN」으로부터 반입되고, 배선 형성이 행해진 후「OUT」으로부터 반출되는 것을 나타내고 있다.
층간 절연막에 접속 구멍을 형성하여 수분 이탈을 행한 웨이퍼를 도4에 도시한 표면 처리부(1)에 반입한다. 표면 처리부(1)에서는 웨이퍼를 실온으로부터 400℃까지 가열하여 웨이퍼 표면에 도5에 도시한 하이드라진(N2H4)을 공급한다. 그리고, 하이드라진이 가열된 접속 구멍 표면에 접촉하면 화학식 1에 나타난 바와 같이 질소 사이의 공유 결합이 끊어져 외톨이 전자를 갖는 NH2분자로 분해한다.
N2H4→ 2NH2
이 NH2분자는 화학 친화력을 갖기 때문에, 도5에 도시한 바와 같이 Si02표면에 화학 흡착한다. 여기에서 질소(N)는 수소(H)에 비해 전기 음성도가 크기 때문에 N - H 결합의 전자는 질소(N)에 끌려진다. 또한, NH2분자의 구조는 하이드라진과 같은 대칭성은 없다. 따라서, 흡착한 NH2분자는 극성을 갖는다. 즉, 화학 친화력을 갖는다. 이와 같이 하여 화학 친화력을 부여한 접속 구멍 표면을 형성할 수 있다.
다음에, 전자 공여성 막 형성부(2)에서는 CVD법에 의해 TaN을 성막한다. 즉, 0.lTorr 내지 10Torr의 압력하에서 상기 표면 처리를 한 웨이퍼를 실온으로부터 300℃ 내지 500℃ 정도까지 가열한다. 그리고, 펜타에톡시드[Ta(0C2H5)5]와 암모니아(NH3)를 공급한다. 그러면, 접속 구멍 표면에 있어서 화학식 2에 나타난 반응에 의해 전자 공여성을 갖는 TaN이 생성된다.
3Ta(0C2H5)5+ 5NH3→ 3TaN + 15C2H50H + N2
TaN은 금속의 성질을 갖는다. 따라서, 전자 공여성이 있으므로 극성을 갖는 NH2분자 중에서 플러스의 극성을 갖는 수소에 흡착하기 쉽다. 이로 인해 NH2분자(활성점)을 핵으로 하여 TaN으로 이루어지는 막이 균일하게 형성된다. 또, TaN은 막 두께 5㎚ 정도 성막한다.
그리고, 매립 처리부(3)에서는 전자 공여성 막 형성부(2)로 TaN을 성막한 웨이퍼에 배선 재료인 Cu(동)를 CVD법에 의해 매립한다. 우선, 0.lTorr 내지 10Torr의 압력하에서 웨이퍼를 실온으로부터 150℃ 내지 400℃ 정도까지 가열한다. 그리고, 원료인 헥사플루오로 아세틸아세토네이토 트리메틸 베닐실릴 쿠퍼 (I)[hexafluoro acetylacetonato trimethyl venylsilyl copper (I)][이하, Cu(tmvs, hfac)라 함]을 공급한다. 그러면, 접속 구멍 표면에 있어서 화학식 3에 나타난 불균등화 반응에 의해 Cu가 생성된다.
2Cu(tmvs)(hfac) → Cu + Cu(hfac)2+ 2 tmvs
여기에서, 접속 구멍의 직경이 예를 들어 150㎚ 정도 이하이면, 상술한 CVD법에 의해 매립하면 좋다. 한편, 접속 구멍의 직경이 150㎚ 이상으로 큰 경우는 상술한 CVD법으로 Cu를 20㎚ 형성한 후, PVD법 또는 도금법으로 Cu를 접속 구멍에 매립한다. 이것은 장치 구성이나 성막 속도로 인한 비용 성능을 고려한 것이다. 그리고, Cu의 매립후, 10 분간 400℃ 이하의 열처리를 행한다.
다음에, Al(알루미늄)을 매립하는 경우를 설명한다. 층간 절연막에 접속 구멍을 형성하여 수분 이탈을 행한 웨이퍼를 도4에 도시한 표면 처리부(1)에 반입한다. 표면 처리부(1)에서는 웨이퍼를 실온으로부터 400℃까지 가열하여 웨이퍼 표면에 도6에 도시한 디실란(Si2H6)을 공급한다. 그리고, 디실란이 가열된 접속 구멍 표면에 접촉하면 화학식 4에 나타난 바와 같이 규소 사이의 공유 결합이 끊어져 외톨이 전자를 갖는 SiH3분자로 분해한다.
Si2H6→ 2SiH3
이 SiH3분자는 화학 친화력을 갖기 때문에, 도6에 도시한 바와 같이 SiO2표면에 화학 흡착한다. 여기에서 규소(Si)는 수소(H)에 비해 전기 음성도가 크기 때문에 Si - H 결합의 전자는 규소(Si)에 끌려진다. 또한, SiH3분자의 구조는 디실란과 같은 대칭성은 없다. 따라서, 흡착한 SiH3분자는 극성을 갖는다. 즉, 화학 친화력을 갖는다. 이와 같이 하여 화학 친화력을 부여한 접속 구멍 표면을 형성할 수 있다.
다음에, 전자 공여성 막 형성부(2)에서는 CVD법에 의해 TiN을 성막한다. 즉, 0.lTorr 내지 10Torr의 압력하에서 상기 표면 처리를 한 웨이퍼를 실온으로부터 300℃ 내지 550℃ 정도까지 가열한다. 그리고, 4염화 티탄(TiC14)과 암모니아(NH3)를 공급한다. 그러면, 접속 구멍 표면에 있어서 화학식 5에 나타낸 반응에 의해 전자 공여성을 갖는 TiN이 생성된다.
6TiCl4+ 8NH3→ 6TiN + 24HCl + N2
TiN은 금속의 성질을 갖는다. 따라서, 전자 공여성이 있으므로 극성을 갖는 SiH3분자 중에서 플러스의 극성을 갖는 수소에 흡착하기 쉽다. 이로 인해, SiH3분자(활성점)를 핵으로 하여 TiN으로 이루어지는 막이 균일하게 형성된다. 또, TiN은 막 두께 10㎚ 정도 성막한다.
그리고, 매립 처리부(3)에서는 전자 공여성 막 형성부(2)로 TiN을 성막한 웨이퍼에 배선 재료인 Al(알루미늄)을 CVD법에 의해 매립한다. 우선, 0.lTorr 내지 10Torr의 압력하에서 웨이퍼를 실온으로부터 150℃ 내지 400℃ 정도까지 가열한다. 그리고, 원료인 HAl(CH3)과 수소 가스를 공급한다. 그러면, 접속 구멍 표면에 있어서 화학식 6에 나타낸 불균등화 반응에 의해 Al이 생성된다.
2HAl(CH3)2+ H2→ 2Al + 4CH4
여기에서, 접속 구멍의 직경이 예를 들어 150㎚ 정도 이하이면, 상술한 CVD법으로 매립하면 좋다. 한편, 접속 구멍의 직경이 150㎚ 이상으로 큰 경우는 상술한 CVD법으로 Al을 20㎚ 형성한 후, PVD법 또는 도금법으로 Al을 접속 구멍에 매립한다. 이것은 장치 구성이나 성막 속도로 인한 비용 성능을 고려한 것이다. 그리고, Al의 매립 후, 10 분간 400℃ 이하의 열 처리를 행한다.
또, 예를 들어 전기 전도율 등의 막질의 요청으로부터, 동이나 알루미늄 등의 단일체가 아닌 동과 알루미늄의 혼합물을 접속 구멍에 매립하는 배선 재료로 하고 싶은 경우도 있다. 여기에서, 예를 들어 HAl(CH3)과 Cu(tmvs, hfac)의 전압에 대한 Cu(tmvs, hfac)의 분압이 10% 이하가 되도록 Cu(tmvs, hfac)를 첨가하면, Al의 원자수에 관한 Cu 원자수의 비율이 2.5 내지 10% 정도의 배선 재료를 형성할 수 있다.
상술한 실시예에서는 표면 처리부(1)와 전자 공여성 막 형성부(2)와 매립 처리부(3)를 일체화하여 배선 형성 장치로 했다. 그러나, 각 부마다 하나의 장치를 구성하고 그것을 연결해 배선 형성 장치로 해도 좋다.
본 발명은 상기와 같이 절연체에 형성된 구멍의 표면에 화학 친화력을 부여함으로써, 균일한 초기 성장 표면을 형성할 수 있고, 배선 재료의 매립을 충분히 행할 수 있는 효과를 얻을 수 있다. 즉, 배선 재료의 매립을 충분히 행할 수 있으므로, 보이드의 발생에 의한 배선 저항의 증가나 단선을 방지할 수 있는 효과를 얻을 수 있다.
그리고, 본 발명은 보이드의 발생에 의한 배선의 저항 증가나 단선을 방지함으로써, 배선의 도전성에 관한 신뢰성 향상을 꾀할 수 있는 효과를 얻을 수 있다.
또한, 본 발명은 신뢰성이 있는 매립 배선(수직 배선)을 제공함으로써 다층 배선의 신뢰성 향상을 꾀할 수 있다. 이로 인해, 이 다층 배선을 이용함으로써 고집적화된 반도체 장치의 집적 회로로서의 성능을 충분히 인출할 수 있는 효과를 얻을 수 있다.

Claims (17)

  1. 절연체에 형성된 구멍의 표면에 대해 화학 친화력을 부여하는 표면 처리를 하는 표면 처리 공정과,
    상기 표면 처리된 구멍에 대해 배선 재료의 매립을 하는 매립 공정을 구비하는 것을 특징으로 하는 배선 형성 방법.
  2. 제1항에 있어서, 상기 배선 형성 방법은 또한 상기 표면 처리 공정과 상기 매립 공정 사이에 상기 표면 처리를 한 구멍에 대해 막을 형성하는 막형성 공정을 구비하는 것을 특징으로 하는 배선 형성 방법.
  3. 제2항에 있어서, 상기 매립 공정은 원료가 되는 물질로부터 화학 반응에 의해 생성되는 상기 배선 재료를 매립하는 공정을 갖는 동시에,
    상기 막형성 공정은 상기 원료가 되는 물질 사이에서 전자 교환을 수반하는 막을 형성하는 공정을 구비하는 것을 특징으로 하는 배선 형성 방법.
  4. 제2항에 있어서, 상기 매립 공정은 원료가 되는 물질로부터 화학 반응에 의해 생성되는 상기 배선 재료를 매립하는 공정을 갖는 동시에,
    상기 막형성 공정은 상기 원료가 되는 물질로부터 매립하는 상기 배선 재료에의 화학 반응을 촉진시키는 촉매 작용이 있는 막을 형성하는 공정을 구비하는 것을 특징으로 하는 배선 형성 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 표면 처리 공정은 상기 절연체의 표면에 화학 흡착을 수반하는 물질을 확산시키고, 흡착시키는 흡착 공정을 구비하는 것을 특징으로 하는 배선 형성 방법.
  6. 제5항에 있어서, 상기 흡착 공정은 이하에 나타낸 물질 중 어느 한 물질을 상기 구멍의 표면에 흡착시키는 공정을 구비하는 것을 특징으로 하는 배선 형성 방법.
    (a) 수소 원자 또는 수소 분자.
    (b) B(붕소), C(탄소), N(질소), P(인), Si(규소), Ge(게르마늄), As(비소), Mg(마그네슘), Ta(탄탈), Nb(니오븀), W(텅스텐), Ni(니켈), Cu(동), Ag(은), Au(금)의 수소화물, 유기 화합물, 또는 착체 화합물.
    (c) B, C, N, P, Si, Ge, As, Mg, Ta, Nb, W, Ni, Cu, Ag, Au의 2원자 분자의 수소화물, 유기 화합물, 착체 화합물.
    (d) B, C, N, P, Si, Ge, As, Mg, Ta, Nb, W, Ni, Cu, Ag, Au 원자의 할로겐화물, 또는 B, C, N, P, Si, Ge, As, Mg, Ta, Nb, W, Ni, Cu, Ag, Au의 이원자 분자의 할로겐화물.
    (e) 환형 수소화물.
    (f) 유기 화합물.
    (g) 착체 화합물.
  7. 제5항 또는 제6항에 있어서, 상기 흡착 공정은 상기 절연체에 흡착시키는 물질의 밀도를 1E 12개/(평방㎝) 이상으로 하는 것을 특징으로 하는 배선 형성 방법.
  8. 절연체에 형성된 구멍의 표면에 대해 화학 친화력을 부여하는 표면 처리를 하는 표면 처리부와,
    상기 표면 처리된 구멍에 대해 배선 재료의 매립을 하는 매립 처리부를 구비하는 것을 특징으로 하는 배선 형성 장치.
  9. 제8항에 있어서, 상기 배선 형성 장치는 또한 상기 표면 처리부와 상기 매립 처리부 사이에 상기 표면 처리를 한 구멍에 대해 막을 형성하는 막형성부를 구비하는 것을 특징으로 하는 배선 형성 장치.
  10. 제9항에 있어서, 상기 매립 처리부는 원료가 되는 물질로부터 화학 반응에 의해 생성되는 상기 배선 재료를 매립하는 동시에,
    상기 막형성부는 상기 원료가 되는 물질 사이에서 전자 교환을 수반하는 막을 형성하는 것을 특징으로 하는 배선 형성 장치.
  11. 제9항에 있어서, 상기 매립 처리부는 원료가 되는 물질로부터 화학 반응에 의해 생성되는 상기 배선 재료를 매립하는 동시에,
    상기 막형성부는 상기 원료가 되는 물질로부터 매립하는 상기 배선 재료에의 화학 반응을 촉진시키는 촉매 작용이 있는 막을 형성하는 것을 특징으로 하는 배선 형성 장치.
  12. 제8항 내지 제11항 중 어느 한 항에 있어서, 상기 표면 처리부는 상기 절연체의 표면에 화학 흡착을 수반하는 물질을 확산시키고, 흡착시키는 것을 특징으로 하는 배선 형성 장치.
  13. 제12항에 있어서, 상기 표면 처리부는 이하에 나타낸 물질 중 어느 한 물질을 상기 구멍의 표면에 흡착시키는 것을 특징으로 하는 배선 형성 장치.
    (a) 수소 원자 또는 수소 분자.
    (b) B(붕소), C(탄소), N(질소), P(인), Si(규소), Ge(게르마늄), As(비소), Mg(마그네슘), Ta(탄탈), Nb(니오븀), W(텅스텐), Ni(니켈), Cu(동), Ag(은), Au(금)의 수소화물, 유기 화합물, 또는 착체 화합물.
    (c) B, C, N, P, Si, Ge, As, Mg, Ta, Nb, W, Ni, Cu, Ag, Au의 2원자 분자의 수소화물, 유기 화합물, 착체 화합물.
    (d) B, C, N, P, Si, Ge, As, Mg, Ta, Nb, W, Ni, Cu, Ag, Au 원자의 할로겐화물, 또는 B, C, N, P, Si, Ge, As, Mg, Ta, Nb, W, Ni, Cu, Ag, Au의 2원자 분자의 할로겐화물.
    (e) 환형 수소화물.
    (f) 유기 화합물.
    (g) 착체 화합물.
  14. 제12항 또는 제13항에 있어서, 상기 표면 처리부는 상기 절연체에 흡착시키는 물질의 밀도를 1E 12개/(평방㎝) 이상으로 하는 것을 특징으로 하는 배선 형성 장치.
  15. 표면에 대해 화학 친화력을 부여하는 처리를 한 구멍을 갖는 절연체와,
    상기 구멍에 매립된 배선 재료를 구비하는 것을 특징으로 하는 배선.
  16. 제15항에 있어서, 상기 배선은 또한 상기 구멍과 상기 배선 재료 사이에 막을 갖는 것을 특징으로 하는 배선.
  17. 복수의 반도체 장치와,
    상기 복수의 반도체 장치를 전기 접속하는, 절연체를 거쳐서 층형으로 배치되는 배선과,
    상기 절연체를 거쳐서 층형으로 배치되는 배선을 전기 접속하는 수직 배선을 구비하는 집적 회로에 있어서,
    표면에 대해 화학 친화력을 부여하는 처리를 한 구멍을 갖는 절연체와,
    상기 구멍에 매립된 배선 재료를 갖는 수직 배선을 구비하는 것을 특징으로 하는 집적 회로.
KR10-2000-0015674A 1999-06-03 2000-03-28 배선 형성 방법 및 배선 형성 장치 및 배선 및 집적 회로 KR100397444B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15588799A JP3403357B2 (ja) 1999-06-03 1999-06-03 配線形成方法及び配線形成装置
JP99-155887 1999-06-03

Publications (2)

Publication Number Publication Date
KR20010006878A true KR20010006878A (ko) 2001-01-26
KR100397444B1 KR100397444B1 (ko) 2003-09-13

Family

ID=15615685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0015674A KR100397444B1 (ko) 1999-06-03 2000-03-28 배선 형성 방법 및 배선 형성 장치 및 배선 및 집적 회로

Country Status (3)

Country Link
US (1) US6355545B1 (ko)
JP (1) JP3403357B2 (ko)
KR (1) KR100397444B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522014B1 (en) * 2000-09-27 2003-02-18 International Business Machines Corporation Fabrication of a metalized blind via
WO2002086965A1 (en) * 2001-04-19 2002-10-31 Stmicroelectronics S.R.L. Contact structure for an integrated semiconductor device
JP4781571B2 (ja) * 2001-07-31 2011-09-28 エルピーダメモリ株式会社 半導体装置の製造方法
US7279379B2 (en) * 2004-04-26 2007-10-09 Micron Technology, Inc. Methods of forming memory arrays; and methods of forming contacts to bitlines
JP4236201B2 (ja) 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
WO2008126268A1 (ja) * 2007-03-30 2008-10-23 Fujitsu Microelectronics Limited 半導体装置
JP2011216862A (ja) * 2010-03-16 2011-10-27 Tokyo Electron Ltd 成膜方法及び成膜装置
ES2634244T3 (es) 2010-10-27 2017-09-27 3M Innovative Properties Company Composiciones dentales que comprenden resina semicristalina y carga de nanoagregados
KR20140135709A (ko) * 2012-02-22 2014-11-26 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 기억 매체 및 반도체 장치
US12051586B2 (en) 2019-12-09 2024-07-30 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216224A (ja) 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
US4902645A (en) 1987-08-24 1990-02-20 Fujitsu Limited Method of selectively forming a silicon-containing metal layer
US5232872A (en) 1989-05-09 1993-08-03 Fujitsu Limited Method for manufacturing semiconductor device
JP2506451B2 (ja) 1989-08-18 1996-06-12 富士通株式会社 化学気相成長装置及び化学気相成長法
US5066612A (en) 1990-01-05 1991-11-19 Fujitsu Limited Method of forming wiring of a semiconductor device
US5478780A (en) * 1990-03-30 1995-12-26 Siemens Aktiengesellschaft Method and apparatus for producing conductive layers or structures for VLSI circuits
JPH04196418A (ja) 1990-11-28 1992-07-16 Fujitsu Ltd 半導体装置の製造方法
US5393565A (en) 1992-06-08 1995-02-28 Fujitsu Limited Method for deposition of a refractory metal nitride and method for formation of a conductive film containing a refractory metal nitride
JP3158264B2 (ja) 1993-08-11 2001-04-23 東京エレクトロン株式会社 ガス処理装置
JPH08213343A (ja) 1995-01-31 1996-08-20 Sony Corp 半導体装置およびその製造方法
KR970052931A (ko) 1995-12-11 1997-07-29 김광호 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법
US6077571A (en) * 1995-12-19 2000-06-20 The Research Foundation Of State University Of New York Conformal pure and doped aluminum coatings and a methodology and apparatus for their preparation
JPH09205070A (ja) 1996-01-25 1997-08-05 Sony Corp プラズマｃｖｄ方法、およびこれにより形成された金属膜を有する半導体装置
JPH113888A (ja) * 1997-05-28 1999-01-06 Texas Instr Inc <Ti> 集積回路誘電体及び方法
JPH11217672A (ja) 1998-01-30 1999-08-10 Sony Corp 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法

Also Published As

Publication number Publication date
JP2000349149A (ja) 2000-12-15
US6355545B1 (en) 2002-03-12
KR100397444B1 (ko) 2003-09-13
US20020022365A1 (en) 2002-02-21
JP3403357B2 (ja) 2003-05-06

Similar Documents

Publication Publication Date Title
JP4043785B2 (ja) 集積回路のメタライゼーションスキームにおけるバリア層のボトムレス堆積方法
TWI333234B (en) Integration of ald/cvd barriers with porous low k materials
KR101096031B1 (ko) 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법
TWI459508B (zh) 用於互連的界面覆蓋層
US6605549B2 (en) Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
JP5076452B2 (ja) 半導体装置の製造方法
TWI393186B (zh) 用以安排金屬沈積用之基板表面的方法及整合之系統
JP2008532271A (ja) 原子層堆積のための表面のプラズマ前処理
US7799681B2 (en) Method for forming a ruthenium metal cap layer
KR20070045986A (ko) 낮은 Ｋ 금속간 유전체 및 에칭 스톱과의 통합을 위한무전해 Ｃｏ 합금막 상에서의 산화를 환원시키고 접착력을강화시키는 방법
US20140127902A1 (en) Method of providing stable and adhesive interface between fluorine based low k material and metal barrier layer
CN101263591A (zh) 半导体器件结构以及制造具有此结构的半导体器件的方法
US20110057316A1 (en) Copper wiring line of semiconductor device and method for forming the same
KR100397444B1 (ko) 배선 형성 방법 및 배선 형성 장치 및 배선 및 집적 회로
WO2007020684A1 (ja) 半導体集積回路装置およびその製造方法
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
JP3668222B2 (ja) 半導体装置の製造方法
KR20040059431A (ko) 반도체 소자의 티타늄 실리사이드 콘택 형성 방법
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
JP2006287022A (ja) 半導体装置とその製造方法
US20030068887A1 (en) Electroless plating process, and embedded wire and forming process thereof
JP2006024668A (ja) 半導体装置の製造方法
US20110081503A1 (en) Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
JP3226498B2 (ja) 半導体装置およびその製造方法
US20240213093A1 (en) Catalyst-enhanced chemical vapor deposition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee