KR20010004378A - 반도체메모리소자 제조방법 - Google Patents
반도체메모리소자 제조방법 Download PDFInfo
- Publication number
- KR20010004378A KR20010004378A KR1019990025009A KR19990025009A KR20010004378A KR 20010004378 A KR20010004378 A KR 20010004378A KR 1019990025009 A KR1019990025009 A KR 1019990025009A KR 19990025009 A KR19990025009 A KR 19990025009A KR 20010004378 A KR20010004378 A KR 20010004378A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- etching
- tungsten silicide
- tion
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 33
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 33
- 229910010282 TiON Inorganic materials 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000007789 gas Substances 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 238000005546 reactive sputtering Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000007423 decrease Effects 0.000 abstract description 2
- 229920000642 polymer Polymers 0.000 description 6
- 229910003077 Ti−O Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 CD(Critical Dimension)의 균일도와 공정을 단순화를 통해 소자의 생산성 및 수율을 증대시킬 수 있는 반도체메모리소자 제조방법을 제공하는데 그 목적이 있는 것으로, 이를 위한 본 발명은, 텅스텐실리사이드 배선 형성을 위한 반도체소자 제조방법에 있어서, 소정공정이 완료된 구조물의 기판 상에 텅스텐실리사이드막을 형성하는 단계: 상기 텅스텐실리사이드막 상에 TiON막을 형성하는 단계: 상기 TiON막 상에 배선형성을 위한 마스크로서 포토레지스트패턴을 형성하는 단계; 상기 포토레지스트패턴을 마스크로하여 Cl2베이스 가스로 상기 TiON막을 식각하는 단계; 및 Cl2및 O2베이스 가스로 상기 TiON막 식각에 의해 드러나는 상기 텅스텐실리사이드막을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 반도체메모리소자 제조방법에 관한 것으로, 특히 고집적 DRAM(Dynamic Random access memory)의 게이트전극 등에 적용되는 텅스텐 실리사이드 배선 형성방법에 관한 것이다.
현재 반도체메모리소자는 크게 리드/라이트(read/write) 메모리와 리드전용메모리(ROM)로 구분할 수 있다. 특히 리드/라이트 메모리중 DRAM은 1개의 트랜지스터(transistor)와 1개의 커패시터(capacitor)로 1개의 단위 셀(cell)이 구성되어 집적도에서 가장 앞서고 있는 소자로서, 고집적화의 진전으로 메모리의 용량이 4배씩 증가되어 현재 64Mb(mega bit) DRAM 양산이 한창 진행중이며, 양산시 생산성 및 수율을 증대시키기 위한 연구가 꾸준히 진행되고 있다.
한편, DRAM의 집적도가 높아질수록 셀(cell)의 면적은 적어지게 되며, 이에 상응하는 게이트전극(워드라인)의 요구선폭도 매우 감소하여, 폴리실리콘과 텅스텐실리사이드(WSix)를 적층하여 게이트전극 물질로 적용하고 있다. 아울러 폴리실리콘에 비해서 텅스텐실리사이드막은 포토레지스트와의 식각선택비가 적어서 게이트전극 패터닝을 위한 식각시 마스킹이 충분히 이루어지도록 하기 위하여, 그리고 후속 공정에서 비트라인을 자기정렬방식으로 콘택시키기 위하여, 텅스텐실리사이드상에 마스크 절연막을 적용하고 있으며, 종래에는 이 마스크 절연막으로 USG(Si-C-H-O 계열)를 적용하고 있다.
도1a 내지 도1c는 종래기술에 따른 게이트전극 형성 공정을 보여주는 단면도이다.
도1a는 소정의 하부층(11) 상에 폴리실리콘막(12), 텅스텐실리사이드막(13) 및 USG막(14)을 차례로 적층 형성하고, 게이트전극 마스크인 포토레지스트패턴(15)을 형성한 상태이다.
이어서, 도1b는 상기 포토레지스트패턴(15)을 마스크로하여 상기 USG막(14)을 식각한 상태로서, USG막의 식각은 C-F 계열 가스를 사용하여 MERIE(Magnetically Enhanced Reactive Ion Etching) 장비에서 수행하여야 하는바, 그 이유는 USG막 식각시 F계열 가스만으로는 물리적 식각 특성이 약하여 식각에 어려움이 있고 S-F 계열 기스는 CD(Critical Dimension) 및 프로파일(profile) 측면에 문제가 있기 때문이다. 그런데, C-F 계열 가스로 USG막의 식각시 포토레지스트와의 반응에 의해 패턴된 USG막(14)의 측벽에는 폴리머(polymer)(16)가 형성된다.
이어서, 도1c는 포토레지스트패턴(15)를 제거하고, 패턴된 USG막(14)을 식각베리어로하여 Cl2및 Cl2/O2베이스(based) 가스의 TCP(Transformer Coupled Plasma) 장비에서 텅스텐실리사이드막(13)과 폴리실리콘막(12)을 식각한 상태이다.
상술한 바와같은 종래기술은 다음과 같은 문제점이 있다.
C-F 계열 가스로 USG막 식각시 발생되는 폴리머는 패턴 밀도(pattern density)에 따라 조밀한 곳(예컨대 셀 지역)의 패턴은 CD 변화가 작지만 그렇지 않은 지역(예컨대 주변회로지역)의 패턴(통상 "isolated pattern"일 부른다)은 폴리머에 이해 CD 차이가 발생하여 소자특성에 악영향을 미치고 있다. 또한 하부층인 텅스텐실리사이드막 식각시에도 폴리머에 의한 CD 변화가 심한 관계로 포토레지스트패턴을 제거하고 USG막을 마스크로하여 식각을 실시하고 있는 실정이다. 이러한 이유로 인하여 CD 문제와 공정 스텝의 복잡함을 해결해야 하는 과제가 발생된다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, CD(Critical Dimension)의 균일도와 공정을 단순화를 통해 소자의 생산성 및 수율을 증대시킬 수 있는 반도체메모리소자 제조방법을 제공하는데 그 목적이 있다.
도1a 내지 도1c는 종래기술에 따른 게이트전극 형성 공정을 나타내는 단면도,
도2a 내지 도2c는 본 발명의 일실시예에 따른 게이트전극 형성 공정을 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 하부층 12 : 폴리실리콘막
13 : 텅스텐실리사이드막 14 : USG막
15 : 포토레지스트패턴 20 : TiON막
상기 목적을 달성하기 위하여 본 발명은, 텅스텐실리사이드 배선 형성을 위한 반도체소자 제조방법에 있어서, 소정공정이 완료된 구조물의 기판 상에 텅스텐실리사이드막을 형성하는 단계: 상기 텅스텐실리사이드막 상에 TiON막을 형성하는 단계: 상기 TiON막 상에 배선형성을 위한 마스크로서 포토레지스트패턴을 형성하는 단계; 상기 포토레지스트패턴을 마스크로하여 Cl2베이스 가스로 상기 TiON막을 식각하는 단계; 및 Cl2및 O2베이스 가스로 상기 TiON막 식각에 의해 드러나는 상기 텅스텐실리사이드막을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 실시예는 게이트전극 형성 공정을 나타내는 것으로, 본 발명은 이에 한정되지 않고, 텅스텐실리사이드를 배선으로 사용하는 기타 다른 공정에도 적용되어 동일한 작용효과를 얻을 수 있을 것이다.
도2a 내지 도2b는 본 발명의 일실시예에 따른 반도체메모리소자의 게이트전극 형성 공정을 나타내는 단면도이다.
먼저, 도2a는 소정의 하부층(11) 상에 폴리실리콘막(12), 텅스텐실리사이드막(13) 및 마스크절연막으로서 TiON막(20)을 차례로 적층 형성하고, 게이트전극 마스크인 포토레지스트패턴(15)을 형성한 상태이다.
이어서, 도1b는 상기 포토레지스트패턴(15)을 마스크로하여 상기 TiON막(20)을 식각한 상태이고, 도1c는 상기 포토레지스트패턴(15)를 제거하지 않고 바로 ECR (Electron Cyclotron Resonance)장비에서 인시튜(In-Situ)로 Cl2/O2베이스 가스를 사용하여 텅스텐실리사이드막(13)과 폴리실리콘막(12)을 식각한 상태이다.
상기 실시예에서 TiON막의 형성은 Ar/N2/O2혼합(mixing) 가스로 Ti 타겟(taget)에 반응성 스퍼터링(Reactivve sputtering)을 실시하여 형성하고, TiON 식각은, 약 1mT의 압력 500-600W 정도의 마이크로웨이브(microwave), 50-60W정도의 RF 바이어스 파워(bias power), 20-30sccm 정도의 Cl2가스를 사용한다.
또한, 텅스텐실리사이드막 식각시에는, 약 1mT의 압력, 1400-1800W 정도의 마이크로웨이브, 40-50W 정도의 RF 바이어스 파워, 20-30sccm 정도의 Cl2, 10-20sccm 정도의 O2를 사용한다.
그리고, 폴리실리콘 및 과도식각(over ethc)시 텅스텐실리사이드와 거의 동일한 조건에서 실시하며 O2가스를 1-2sccm 정도 줄여서 진행하는 것이 바람직하다.
이와 같이, 본 발명은 하드 마스크로 USG(Si-C-H-O계열) 대신 TiON을 적용하고, Cl2베이스 가스의 ECR 식각장비를 사용하므로, 약 1mT의 낮은 압력에서 식각을 실시할 수 있어 이온의 직진성이 증대되어 패턴의 수직 프로파일을 형성할 수 있고, Cl2베이스 가스로 식각을 실시함으로서 C-F 계열을 적용한 USG에 비해 폴리머 발생도 상대적으로 감소함으로서 하드 마스크 식각 후 패턴 밀도에 따른 CD(Critical Dimesion)변화를 줄일 수 있다. 아울러, Cl2로 TiON 식각 후 Cl2/O2베이스 가스로 텅스텐실리사이드 및 폴리실리콘을 식각하면 TiON이 포토레지스트가 제거되더라도 식각선택비가 좋아서(USG와 거의 동일) 마스크 역할을 충분히 할 수 있게 된다. 왜냐하면 Ti-O 본드(bond)의 결합에너지(binding energy)가 매우 높아서 텅스텐실리사이드 및 폴리실리콘 식각시 Cl2에 첨가된 O2가 Ti-O 본드(bond)를 형성함으로서 선택비를 향상시키기 때문이다. 또한 포토레지스트 제거를 하드 마스크 식각 후 진행하지 않고 바로 인시튜로 진행하여도 패턴 밀도에 따른 CD 변화도 기존의 USG를 적용한 것보다 감소하기 때문에(폴리머 형성이 상대적으로 작음) 공정 스텝을 줄일 뿐만 아니라 소자특성에도 신뢰성을 증가시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 텅스텐실리사이드 배선 형성시 그 상부에 형성된 하드 마스크로서 TiON을 적용하며, 패턴 밀도에 따른 CD변화를 줄일 수 있고 종래보다 공정 스텝을 줄여 양산성 증대 및 소자 특성을 향상시킬 수 있다.
Claims (10)
- 텅스텐실리사이드 배선 형성을 위한 반도체소자 제조방법에 있어서,소정공정이 완료된 구조물의 기판 상에 텅스텐실리사이드막을 형성하는 단계:상기 텅스텐실리사이드막 상에 TiON막을 형성하는 단계:상기 TiON막 상에 배선형성을 위한 마스크로서 포토레지스트패턴을 형성하는 단계;상기 포토레지스트패턴을 마스크로하여 Cl2베이스 가스로 상기 TiON막을 식각하는 단계; 및Cl2및 O2베이스 가스로 상기 TiON막 식각에 의해 드러나는 상기 텅스텐실리사이드막을 식각하는 단계를 포함하여 이루어진 반도체소자 제조방법.
- 제1항에 있어서,상기 TiON막의 형성은, Ar/N2/O2혼합 가스로 Ti 타겟을 반응성 스퍼터링하여 형성하는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서,상기 TiON막의 식각과 상기 텅스텐실리사이드막의 식각을 인-시튜로 진행하는 것을 특징으로 하는 반도체소자 제조방법.
- 제3항에 있어서,상기 TiON막의 식각은, 1mT에 근접한 압력, 500-600W의 마이크로웨이브, 50-60W의 RF 바이어스 파워, 20-30sccm 정도의 Cl2를 사용하여 ECR 장비에서 수행하는 것을 특징으로 하는 반도체소자 제조방법.
- 제4항에 있어서,상기 텅스텐실리사이드막의 식각은, 1mT에 근접한 압력, 1400-1800W의 마이크로웨이브, 40-50W의 RF 바이어스 파워, 20-30sccm의 Cl2, 10-20sccm의 O2를 사용하여 상기 ECR 장비에서 수행하는 것을 특징으로 하는 반도체소자 제조방법.
- 반도체메모리소자의 게이트전극 형성방법에 있어서,소정공정이 완료된 구조물의 기판 상에 폴리실리콘막과 텅스텐실리사이드막을 적층 형성하는 단계;상기 텅스텐실리사이드막 상에 TiON막을 형성하는 단계:상기 TiON막 상에 게이트전극 패턴 형성을 위한 마스크로서 포토레지스트패턴을 형성하는 단계;상기 포토레지스트패턴을 마스크로하여 Cl2베이스 가스로 상기 TiON막을 식각하는 단계; 및Cl2및 O2베이스 가스로 상기 TiON막 식각에 의해 드러나는 상기 텅스텐실리사이드막과 그 하부의 상기 폴리실리콘막을 식각하는 단계를 포함하여 이루어진 반도체소자 제조방법.
- 제6항에 있어서,상기 TiON막의 형성은, Ar/N2/O2혼합 가스로 Ti 타겟을 반응성 스퍼터링하여 형성하는 것을 특징으로 하는 반도체소자 제조방법.
- 제7항에 있어서,상기 TiON막의 식각과 상기 텅스텐실리사이드막의 식각을 인-시튜로 진행하는 것을 특징으로 하는 반도체소자 제조방법.
- 제8항에 있어서,상기 TiON막의 식각은, 1mT에 근접한 압력, 500-600W의 마이크로웨이브, 50-60W의 RF 바이어스 파워, 20-30sccm 정도의 Cl2를 사용하여 ECR 장비에서 수행하는 것을 특징으로 하는 반도체소자 제조방법.
- 제9항에 있어서,상기 텅스텐실리사이드막의 식각은, 1mT에 근접한 압력, 1400-1800W의 마이크로웨이브, 40-50W의 RF 바이어스 파워, 20-30sccm의 Cl2, 10-20sccm의 O2를 사용하여 상기 ECR 장비에서 수행하는 것을 특징으로 하는 반도체소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025009A KR20010004378A (ko) | 1999-06-28 | 1999-06-28 | 반도체메모리소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025009A KR20010004378A (ko) | 1999-06-28 | 1999-06-28 | 반도체메모리소자 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010004378A true KR20010004378A (ko) | 2001-01-15 |
Family
ID=19596491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025009A KR20010004378A (ko) | 1999-06-28 | 1999-06-28 | 반도체메모리소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010004378A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101133495B1 (ko) * | 2005-12-28 | 2012-04-10 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서의 제조 방법 |
-
1999
- 1999-06-28 KR KR1019990025009A patent/KR20010004378A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101133495B1 (ko) * | 2005-12-28 | 2012-04-10 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362073B2 (en) | Method for forming semiconductor device having low parasite capacitance using air gap and self-aligned contact plug | |
| US6716766B2 (en) | Process variation resistant self aligned contact etch | |
| KR100375218B1 (ko) | 반사 방지막 및 자기정렬 콘택 기술을 사용하는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자 | |
| US6227211B1 (en) | Uniformity improvement of high aspect ratio contact by stop layer | |
| KR100512904B1 (ko) | 반도체소자의 제조방법 | |
| US6083845A (en) | Etching method | |
| KR100403328B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR20010004378A (ko) | 반도체메모리소자 제조방법 | |
| KR100376986B1 (ko) | 반도체소자의 제조방법 | |
| CN114242788A (zh) | 一种埋栅晶体管及其制造方法、半导体存储器件 | |
| KR100341583B1 (ko) | 콘택 저항 감소를 위한 반도체소자 제조방법 | |
| KR100440076B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR100431818B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR20030041550A (ko) | 반도체소자의 제조 방법 | |
| KR100400298B1 (ko) | 반도체소자의 자기정렬적인 콘택방법 | |
| KR20010058545A (ko) | 반도체 소자 제조를 위한 자기정렬콘택 식각 방법 | |
| KR100195837B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR100440782B1 (ko) | 반도체소자의 폴리실리콘 배선 형성방법 | |
| KR100272491B1 (ko) | 식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법 | |
| KR19990005143A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100252901B1 (ko) | 반도체소자 제조방법 | |
| KR20020058436A (ko) | 반도체소자의 콘택홀 형성 방법 | |
| KR20040031954A (ko) | 반도체소자의 제조방법 | |
| KR20080060344A (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR20020025351A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |