KR20010002215A - 반도체 메모리장치 - Google Patents
반도체 메모리장치 Download PDFInfo
- Publication number
- KR20010002215A KR20010002215A KR1019990021906A KR19990021906A KR20010002215A KR 20010002215 A KR20010002215 A KR 20010002215A KR 1019990021906 A KR1019990021906 A KR 1019990021906A KR 19990021906 A KR19990021906 A KR 19990021906A KR 20010002215 A KR20010002215 A KR 20010002215A
- Authority
- KR
- South Korea
- Prior art keywords
- vddclp
- vssa
- power lines
- vdl
- mat
- Prior art date
Links
Classifications
-
- D—TEXTILES; PAPER
- D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
- D06C—FINISHING, DRESSING, TENTERING OR STRETCHING TEXTILE FABRICS
- D06C23/00—Making patterns or designs on fabrics
- D06C23/02—Making patterns or designs on fabrics by singeing, teasing, shearing, etching or brushing
-
- D—TEXTILES; PAPER
- D03—WEAVING
- D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
- D03D27/00—Woven pile fabrics
-
- D—TEXTILES; PAPER
- D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
- D06C—FINISHING, DRESSING, TENTERING OR STRETCHING TEXTILE FABRICS
- D06C11/00—Teasing, napping or otherwise roughening or raising pile of textile fabrics
Landscapes
- Engineering & Computer Science (AREA)
- Textile Engineering (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리장치에 관한 것으로, 종래에는 주변회로에 파워라인을 연결하는 것에 한계를 가지게 되어 전체적으로 고르게 메쉬(Mesh) 되기 어려운 문제점이 있었다. 따라서, 본 발명은 메모리어레이매트(128K Mat Array)와 서브워드라인드라이버(SWD) 위에 24개의 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)을 좌우방향으로 배치하고, 또한 센스앰프내의 상하방향으로 30개의 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)들을 서로 교차되도록 배치하여 서브워드라인드라이버(SWD)와 센스앰프(S/A)내에서 수직으로 교차하는 파워라인(VDDCLP,VSSA,VSS,VDL)을 콘택한 반도체 메모리장치에 있어서, 안정된 파워가 공급되도록 상기 메모리어레이매트(128K Mat Array) 위에서 다수의 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)을 교차시켜 그 교차된 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)들을 콘택하여 구성함으로써 메모리어레이매트위에서 파워라인을 교차시켜 동일한 파워를 콘택하여 연결하므로 면적의 부가적인 증가없이 안정된 파워를 공급할 수 있고, 또한 콘택시에 병렬저항이 생겨 저항이 줄어들어 파워의 흐름을 원활하게 하는 효과가 있다.
Description
본 발명은 반도체 메모리장치에 관한 것으로, 특히 메모리어레이매트 위에서 서로 교차되는 동일한 파워들을 콘택하여 파워라인의 저항을 줄이고 파워의 공급을 원활하게 하도록 한 반도체 메모리장치에 관한 것이다.
도1은 종래 반도체 메모리장치의 파워결선을 보인 회로도로서, 이에 도시된 바와같이 센스앰프(S/A)및 메모리어레이매트위로 각기 수직방향으로 파워라인 (VDDCLP, VSSA)을 배치하여, 서브워드라인드라이버(SWD)와 센스앰프(S/A)에서 수직으로 교차하는 파워라인(VDDCLP,VSSA)을 콘택하여 구성하는데, 즉, 메모리어레이매트(128K Mat)위에 수직방향으로 양쪽 에지라인을 포함하여 34개가 파워라인(VBLR,VPP,VSS)으로 가능한데, 8개의 워드라인구동제어라인(FX)을 에지양쪽에 4개씩 사용하고, 파워라인(VDLT)을 양쪽에지라인에 1개씩 사용하여 24개의 파워라인(VSSA,VDDCLP,VPP)을 각각 8개씩 배치하며, 여기서 상기 센스앰프(S/A)내에 수직방향으로 배치된 파워라인(VDDCLP,VSSA)을 수평방향으로 배치된 파워라인(VDDCLP,VSSA)과 연결하여 배치한다.
그리고, 수평방향으로 총31개의 라인을 파워라인(VSS,VPP,VBLR,VDDCLP,VSSA)으로 사용하여 파워라인(VSS,VPP,VBLR)은 4개씩 배치하고, 파워라인(VDDCLP) 10개,파워라인(VSS) 9개로 파워라인을 추가하여 배치하며, 이것을 서브워드라인드라이버 (SWD)와 센스앰프(S/A)에서 연결하여 파워 메쉬하는 효과를 증가시킨다.
다시말해서, 메모리 어레이매트(128K Mat)내에서 파워라인(VDDCLP,VSSA)을 교차시키고, 이 교차시킨 파워라인(VDDCLP,VSSA)들은 메모리어레이매트(128K Mat) 주변블록에서 파워라인(VDDCLP,VSSA)을 콘택하여 메쉬드파워라인을 형성하는데, 즉 센스앰프(S/A)와 서브워드라인드라이버(SWD) 내에서 교차되는 파워라인(VDDCLP,VSSA)을 콘택하여 메쉬드파워라인을 형성한다.
그러나, 상기와 같은 종래기술은 주변회로에 파워라인을 연결하는 것에 한계를 가지게 되어 전체적으로 고르게 메쉬(Mesh) 되기 어려운 문제점이 있었다.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 메모리어레이매트 위에서 서로 교차되는 동일한 파워들을 콘택하여 파워라인의 저항을 줄이고 파워의 공급을 원활하게 하도록 한 반도체 메모리장치를 제공함에 그 목적이 있다.
도1은 종래 반도체 메모리장치의 파워결선을 보인 회로도.
도2는 본 발명 반도체 메모리장치의 파워결선을 보인 회로도.
*****도면의 주요부분에 대한 부호의 설명*****
S/A:센스앰프 SWD:서브워드라인드라이버
상기와 같은 목적을 달성하기 위한 본 발명은 메모리어레이매트(128K Mat Array)와 서브워드라인드라이버(SWD) 위에 24개의 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)을 좌우방향으로 배치하고, 또한 센스앰프내의 상하방향으로 30개의 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)들을 서로 교차되도록 배치하여 서브워드라인드라이버(SWD)와 센스앰프(S/A)내에서 수직으로 교차하는 파워라인(VDDCLP,VSSA,VSS,VDL)을 콘택한 반도체 메모리장치에 있어서, 안정된 파워가 공급되도록 상기 메모리어레이매트(128K Mat Array) 위에서 다수의 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)을 교차시켜 그 교차된 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)들을 콘택하여 구성한 것을 특징으로 한다.
이하, 본 발명에 의한 반도체 메모리장치에 대한 작용및 효과를 첨부한 도면을 참조하여 상세히 설명한다.
도2는 본 발명 반도체 메모리장치에 대한 파워결선을 보인 예시도로서, 이에 도시한 바와같이 일반적인 구성은 종래와 동일하며, 다만, 안정된 파워가 공급되도록 상기 메모리어레이매트(128K Mat Array)위에서 다수의 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)을 교차시켜 그 교차된 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)들을 콘택하여 구성한 것이 다르다.
즉, 메모리어레이매트(128K Mat Array)와 서브워드라인드라이버(SWD) 위에 24개의 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)을 좌우방향으로 배치하고, 또한 센스앰프내의 상하방향으로 30개의 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)들을 배치하여 서로 교차되도록 한다.
이후, 상기 메모리어레이매트(128K Mat Array)위에서 서로 교차되는 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)들은 콘택하여 안정적인 파워가 원활하게 공급되도록 한다.
여기서, 주변회로(서브워드라인드라이버와 센스앰프)에 영향을 많이 미치는 상기 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)들을 좀더 많은 수로 배치하여 원활한 파워공급의 효과를 향상시킬 수 있다.
이때, 상기 서브워드드라이버(SWD)와 센스앰프(S/A)내에서 교차되는 파워라인 (VDDCLP,VSSA,VSS,VDL)들은 종래와 마찬가지로 콘택된 상태를 유지시킨다.
다시 말하면, 본 발명은 메모리어레이매트(128K Mat Array)위에서 교차되는 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)들을 그 위에서 콘택하여 연결하여 부가적인 면적의 증가없으며, 또한 저항이 줄어들어 파워의 흐름을 원활하게 공급할 수 있다.
이상에서 상세히 설명한 바와같이 본 발명은 메모리어레이매트위에서 파워라인을 교차시켜 동일한 파워를 콘택하여 연결하므로 면적의 부가적인 증가없이 안정된 파워를 공급할 수 있고, 또한 콘택시에 병렬저항이 생겨 저항이 줄어들어 파워의 흐름을 원활하게 하는 효과가 있다.
Claims (1)
- 메모리어레이매트(128K Mat Array)와 서브워드라인드라이버(SWD) 위에 24개의 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)을 좌우방향으로 배치하고, 또한 센스앰프내의 상하방향으로 30개의 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP ,VDL)들을 서로 교차되도록 배치하여 서브워드라인드라이버(SWD)와 센스앰프(S/A)내에서 수직으로 교차하는 파워라인(VDDCLP,VSSA,VSS,VDL)을 콘택한 반도체 메모리장치에 있어서, 안정된 파워가 공급되도록 상기 메모리어레이매트(128K Mat Array) 위에서 다수의 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)을 교차시켜 그 교차된 파워라인(VBLR,VSSI, VPP, VPLT ,VSSA,VDDCLP,VDL)들을 콘택하여 구성한 것을 특징으로 하는 반도체 메모리장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990021906A KR100319627B1 (ko) | 1999-06-12 | 1999-06-12 | 반도체 메모리장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990021906A KR100319627B1 (ko) | 1999-06-12 | 1999-06-12 | 반도체 메모리장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010002215A true KR20010002215A (ko) | 2001-01-15 |
KR100319627B1 KR100319627B1 (ko) | 2002-01-05 |
Family
ID=19591889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990021906A KR100319627B1 (ko) | 1999-06-12 | 1999-06-12 | 반도체 메모리장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100319627B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100885920B1 (ko) * | 2006-11-10 | 2009-02-26 | 삼성전자주식회사 | 반도체 장치의 파워라인 배치 구조 |
US7808804B2 (en) | 2006-11-10 | 2010-10-05 | Samsung Electronics Co., Ltd. | Power line layout |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227171A (ja) | 2007-03-13 | 2008-09-25 | Toshiba Corp | 不揮発性半導体メモリ |
-
1999
- 1999-06-12 KR KR1019990021906A patent/KR100319627B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100885920B1 (ko) * | 2006-11-10 | 2009-02-26 | 삼성전자주식회사 | 반도체 장치의 파워라인 배치 구조 |
US7808804B2 (en) | 2006-11-10 | 2010-10-05 | Samsung Electronics Co., Ltd. | Power line layout |
Also Published As
Publication number | Publication date |
---|---|
KR100319627B1 (ko) | 2002-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960025729A (ko) | 반도체 기억 장치 | |
JPH02163960A (ja) | 半導体装置 | |
JP2000077623A5 (ko) | ||
KR20160112780A (ko) | 반도체 소자 | |
KR970051163A (ko) | 반도체 메모리장치 | |
KR100319627B1 (ko) | 반도체 메모리장치 | |
JP2801905B2 (ja) | 半導体メモリ装置 | |
JP2007095977A (ja) | 半導体装置 | |
KR102610208B1 (ko) | 컬럼 디코더를 갖는 반도체 장치 | |
JPH03133174A (ja) | 半導体記憶装置 | |
JPH0576174B2 (ko) | ||
KR100420089B1 (ko) | 세그먼트 방식의 워드선 구성을 포함하는 반도체 기억 장치 | |
JPS63126263A (ja) | 半導体集積回路装置 | |
JPH04287360A (ja) | 半導体記憶装置 | |
JP3556388B2 (ja) | 半導体メモリ装置 | |
KR100520190B1 (ko) | 메모리 셀 어레이 | |
KR970008173A (ko) | 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치 | |
JPH0391189A (ja) | 半導体記憶装置 | |
KR100289623B1 (ko) | 반도체 메모리 장치 | |
KR20010002121A (ko) | 반도체 메모리장치 | |
JPH0397193A (ja) | 半導体記憶装置 | |
KR100296963B1 (ko) | 다층 에스오아이 기판에 형성된 메모리 디바이스 구조 | |
JPH09331040A (ja) | 半導体集積回路 | |
JPS60247943A (ja) | 半導体集積回路装置 | |
JPH0669454A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |