KR20010002128A - 반도체소자의 식각장벽층 형성방법 - Google Patents
반도체소자의 식각장벽층 형성방법 Download PDFInfo
- Publication number
- KR20010002128A KR20010002128A KR1019990021768A KR19990021768A KR20010002128A KR 20010002128 A KR20010002128 A KR 20010002128A KR 1019990021768 A KR1019990021768 A KR 1019990021768A KR 19990021768 A KR19990021768 A KR 19990021768A KR 20010002128 A KR20010002128 A KR 20010002128A
- Authority
- KR
- South Korea
- Prior art keywords
- barrier layer
- semiconductor substrate
- forming
- layer
- silicon nitride
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 49
- 230000004888 barrier function Effects 0.000 title claims abstract description 34
- 239000010410 layer Substances 0.000 claims abstract description 73
- 238000005530 etching Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 238000001465 metallisation Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000002955 isolation Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 식각장벽층 형성방법에 관한 것으로,
상측과 측벽에 실리콘질화막이 구비된 도전층을 반도체기판 상부에 형성하고 상기 반도체기판 상부에 식각장벽층인 실리콘산화질화막을 형성한 다음, 전체표면상부에 상측 및 측벽에 실리콘질화막이 구비되는 다른 도전층이 형성된 층간절연막을 형성하고 상기 도전층, 다른 도전층 및 반도체기판 상부의 식각장벽층을 노출시키는 금속배선 제1콘택식각공정을 실시한 다음, 상기 노출된 식각장벽층을 식각하여 반도체기판을 노출시키는 금속배선 제2콘택식각공정으로 금속배선 콘택홀을 형성하는 공정으로 반도체기판의 손상을 최소화하여 콘택공정시 유발될 수 있는 접합누설전류의 증가를 최소화시킬 수 있는 기술이다.
Description
본 발명은 반도체소자의 식각장벽층 형성방법에 관한 것으로, 특히 반도체소자의 제조공정중 금속배선을 반도체기판에 접속시켜야 하는 제1금속배선 콘택홀 형성공정시 기판이 손상되는 현상을 최소화시킬 수 있도록 하는 기술에 관한 것이다.
일반적인 반소체 메모리 소자인 디램은, 하나의 캐패시터와 하나의 트랜지스터로 형성되는 셀부와 이들을 구동시키는 주변회로부로 구성된다.
그리고, 상기 주변회로부를 구성하는 구조물은 셀부에 형성되는 구조물 형성공정시 형성되되, 셀부와 다르게 디자인된 룰에 의하여 형성된다.
일반적으로 셀부는 반도체기판의 활성영역을 정의하는 소자분리막, 워드라인, 비트라인, 캐패시터 및 금속배선들이 구비되고, 주변회로부에는 이들을 구동시킬 수 있도록 구성된 구조물을 형성하고 있으며, 이들을 상기 금속배선들과 연결하여 셀부를 구동시킬 수 있도록 함으로써 디램을 형성한다.
도시되지않았으나,
종래기술을 상세히 설명하면 다음과 같다.
먼저, 반도체소자의 활성영역을 정의하는 소자분리막을 형성한다.
그리고, 반도체기판 상부에 게이트산화막, 게이트전극용 도전체, 마스크 절연막을 적층하고 이를 패터닝하여 게이트전극을 형성한다. 이때, 상기 마스크 절연막은 실리콘질화막으로 형성한다.
그리고, 상기 게이트전극 측벽에 절연막 스페이서를 형성하여 게이트전극의 절연특성을 향상시킨다. 이때, 상기 절연막 스페이서는 실리콘 질화막으로 형성한다.
그 다음, 전체표면상부를 평탄화시키는 하부절연층을 형성한다.
여기서, 상기 하부절연층은 게이트전극이 형성된 반도체기판 상부에 유동성이 우수한 절연물질로 평탄화시키고 반도체기판의 예정된 부분에 접속되는 비트라인과 캐패시터를 형성한 다음, 그 상부를 평탄화시켜 형성한 것이다.
그 다음, 상기 반도체기판을 노출시키는 금속배선 콘택공정을 실시한다.
이때, 콘택홀의 깊이가 25000 Å 이상이라 할때 과도식각 타겟을 5000 Å 이상으로 하여 콘택식각공정을 실시함으로써 반도체기판을 손상시키고 그에 따른 반도체소자의 누설전류를 증가시키는 현상이 유발된다.
특히, 금속배선 콘택공정은 반도체소자의 주변회로부에서 워드라인, 비트라인, 캐패시터 및 반도체기판에 콘택을 형성하는 공정으로서, 워드라인이나 비트라인 상부에 존재하는 실리콘질화막의 식각공정시 과도식각공정으로 인하여 반도체기판의 손실이 더욱 커지는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 워드라인을 형성하고 전체표면상부에 실리콘질화막과 식각선택비 차이를 갖는 실리콘산화질화막을 일정두께 형성함으로써 금속콘택공정중 실리콘질화막의 식각공정시 기판이 손상되는 현상을 방지하며 콘택공정시 수반되는 과도식각공정에도 반도체기판의 손상을 방지하는 반도체소자의 식각장벽층 형성방법을 제공하는데 그 목적이 있다.
도 1 은 본 발명의 실시예에 따른 반도체소자의 식각장벽층 형성방법을 도시한 단면도.
〈 도면의 주요부분에 대한 부호의 설명 〉
1 : 게이트전극용 도전체 2 : 마스크절연막
3 : 절연막 스페이서 4 : 식각장벽층
5 : 층간절연막 6 : 금속배선 콘택홀
10 : 반도체기판
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 식각장벽층 형성방법은,
금속배선의 콘택식각공정시 반도체기판의 손상을 방지하는 반도체소자의 식각장벽층 형성방법에 있어서,
상측과 측벽에 실리콘질화막이 구비된 제1도전층을 반도체기판 상부에 형성하는 공정과,
상기 반도체기판 상부에 식각장벽층인 실리콘산화질화막을 형성하는 공정과,
전체표면상부에 제1층간절연막을 형성하는 공정과,
상측 및 측벽에 실리콘질화막이 구비되는 제2도전층을 형성하는 공정과,
전체표면상부에 제2층간절연막을 형성하는 공정과,
상기 실리콘질화막과 식각장벽층인 실리콘산화질화막의 식각선택비 차이를 이용하여 제1 콘택식각공정을 실시하여 상기 제1,2도전층와 상기 반도체기판 상부의 식각장벽층인 식각장벽층을 노출시키는 공정과,
상기 식각장벽층인 실리콘산화질화막을 반도체기판을 노출시키는 제2콘택식각공정으로 금속배선 콘택홀을 형성하는 공정을 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1 은 본 발명의 실시예에 따른 반도체소자의 식각장벽층 형성방법을 도시한 단면도이다.
먼저, 반도체기판(10) 상부에 활성영역을 정의하는 소자분리막(도시안됨)을 형성하고 상기 활성영역을 포함한 전체표면상부에 게이트전극용 도전체(1)와 마스크절연막(2)을 각각 일정두께 형성한다.
이때, 상기 게이트전극용 도전체는 다결정실리콘막으로 형성하고 상기 마스크절연막은 실리콘질화막으로 형성한다.
그 다음, 상기 마스크절연막과 게이트전극용 도전체를 게이트전극 마스크를 이용한 식각공정으로 식각하여 게이트전극을 형성한다.
그리고, 상기 게이트전극 측벽에 절연막 스페이서(3)를 형성한다. 이때, 상기 절연막 스페이서(3)는 실리콘질화막을 전체표며상부에 형성하고 이를 일정두께 이방성식각하여 형성한다.
그 다음, 전체표면상부에 식각장벽층인 실리콘산화질화막(4)을 10 ∼ 120 Å 두께로 형성한다.
그리고, 후속공정으로 그 상부에 층간절연막(5)을 형성한다.
이때, 상기 층간절연막(5)은 상기 게이트전극을 형성하고 그 상부를 평탄화시키는 제1층간절연막을 형성하고 상기 제1층간절연막을 통하여 상기 반도체기판(10)의 예정된 부분에 접속되는 비트라인을 형성한다. 그리고, 상기 비트라인이 형성된 반도체기판 상부에 제2층간절연막을 형성하고 상기 제2층간절연막을 통하여 상기 반도체기판에 접속되는 캐패시터를 형성한 다음, 그 상부를 평탄화시키는 제3층간절연막을 형성하여 형성한다.
그리고, 상기 반도체기판(10)의 예정된 부분을 노출시키는 금속배선 콘택홀(6)을 형성한다.
이때, 상기 금속배선 콘택공정은 셀부에 형성된 구조물을 구동시키기 위한 주변회로가 형성되는 주변회로부의 반도체기판, 제1도전층, 제2도전층 및 제4도전층을 노출시키는 콘택홀을 형성하는 공정을 포함한다.여기서, 상기 제1도전층은 워드라인 형성공정시 형성되고, 상기 제2도전층은 비트라인 형성공정시 형성되고, 제4도전층은 플레이트전극 형성공정시 형성된 것이다.
여기서, 상기 콘택홀 형성공정은 금속배선 콘택마스크를 이용한 식각공정으로 실시한다.
그리고, 상기 금속배선 콘택식각공정은 제1도전층과 제2도전층 상부에 형성되는 실리콘질화막과 식각장벽층(4)인 실리콘산화질화막의 식각선택비 차이를 이용하여 실시한다. 이때, 상기 콘택식각공정시 C4F8/CH2F2, C4F8/CH3F , C5F8/CH2F2또는 C5F8/CH3F 등의 가스를 이용하여 실시함으로써 5000 Å 이상의 과도식각을 실시하여도 실리콘산화질화막에 대한 실리콘질화막의 식각선택비가 50 배 정도 높아 상기 실리콘산화질화막은 상기 콘택식각공정시 손상되지않는다.
그 다음, CHF3/ CO / O2/Ar 가스를 사용한 플라즈마를 이용하여 상기 식각장벽층(4)인 실리콘산화질화막을 식각하되, 상기 식각장벽층(4)인 실리콘산화질화막과 반도체기판(10)의 식각선택비를 5 : 1 정도로 하여 실시함으로써 반도체기판의 손상을 20 Å 이하로 조정할 수 있다. (도 1)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 식각장벽층 형성방법은, 실리콘산화막이 상측에 구비되는 도전층들과 반도체기판에 금속콘택공정을 실시하는데 있어서, 반도체기판 손상되는 현상을 억제할 수 있는 금속콘택으로 예정된 부분의 반도체기판에 식각장벽층을 형성함으로써 기판의 손상으로 인한 누설전류의 증가를 억제할 수 있는 효과를 제공한다.
Claims (4)
- 금속배선의 콘택식각공정시 반도체기판의 손상을 방지하는 반도체소자의 식각장벽층 형성방법에 있어서,상측과 측벽에 실리콘질화막이 구비된 제1도전층을 반도체기판 상부에 형성하는 공정과,상기 반도체기판 상부에 식각장벽층인 실리콘산화질화막을 형성하는 공정과,전체표면상부에 제1층간절연막을 형성하는 공정과,상측 및 측벽에 실리콘질화막이 구비되는 제2도전층을 형성하는 공정과,전체표면상부에 제2층간절연막을 형성하는 공정과,상기 실리콘질화막과 식각장벽층인 실리콘산화질화막의 식각선택비 차이를 이용하여 제1 콘택식각공정을 실시하여 상기 제1,2도전층와 상기 반도체기판 상부의 식각장벽층인 식각장벽층을 노출시키는 공정과,상기 식각장벽층인 실리콘산화질화막을 반도체기판을 노출시키는 제2콘택식각공정으로 금속배선 콘택홀을 형성하는 공정을 포함하는 반도체소자의 식각장벽층 형성방법.
- 제 1 항에 있어서,상기 식각장벽층은 10 ∼ 120 Å 두께로 형성하는 것을 특징으로하는 반도체소자의 식각장벽층 형성방법.
- 제 1 항에 있어서,상기 금속배선 제1콘택식각공정은 C4F8/CH2F2, C4F8/CH3F , C5F8/CH2F2또는 C5F8/CH3F 등의 가스를 이용하여 실리콘질화막과 실리콘산화질화막의 식각선택비가 50 : 1 이 되도록 실시하는 것을 특징으로 하는 반도체소자의 식각장벽층 형성방법.
- 제 1 항에 있어서,상기 금속배선 제2콘택식각공정은 CHF3/ CO / O2/Ar 가스를 사용한 플라즈마를 이용하여 반도체기판과의 식각선택비를 5 : 1 로 하여 실시하는 것을 특징으로하는 반도체소자의 식각장벽층 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990021768A KR20010002128A (ko) | 1999-06-11 | 1999-06-11 | 반도체소자의 식각장벽층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990021768A KR20010002128A (ko) | 1999-06-11 | 1999-06-11 | 반도체소자의 식각장벽층 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010002128A true KR20010002128A (ko) | 2001-01-05 |
Family
ID=19591683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990021768A KR20010002128A (ko) | 1999-06-11 | 1999-06-11 | 반도체소자의 식각장벽층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010002128A (ko) |
-
1999
- 1999-06-11 KR KR1019990021768A patent/KR20010002128A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100450686B1 (ko) | 자기정렬 콘택플러그를 구비한 반도체 소자 및 그 제조방법 | |
| KR20030040919A (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR100261329B1 (ko) | 반도체소자의 제조방법 | |
| KR100382730B1 (ko) | 반도체 소자의 금속 컨택 구조체 및 그 형성방법 | |
| KR20040057485A (ko) | 반도체소자 제조 방법 | |
| KR20010059019A (ko) | 반도체소자의 비트라인 형성방법 | |
| KR20010002128A (ko) | 반도체소자의 식각장벽층 형성방법 | |
| KR100307968B1 (ko) | 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법 | |
| KR100440079B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR100444312B1 (ko) | 반도체소자의미세콘택형성방법 | |
| KR100469914B1 (ko) | 반도체소자의 형성방법 | |
| KR20000045437A (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR100504949B1 (ko) | 커패시터의 저장 전극 형성 방법 | |
| JPH10209402A (ja) | 半導体素子及びその製造方法 | |
| KR0141949B1 (ko) | 반도체소자의 제조방법 | |
| KR100372770B1 (ko) | 반도체소자의 자기정렬적인 콘택방법 | |
| JPH11251553A (ja) | 半導体メモリ装置のコンタクト形成方法及びその構造 | |
| KR100361765B1 (ko) | 반도체소자의 제조방법 | |
| KR20050002005A (ko) | 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법 | |
| KR20030058634A (ko) | 반도체소자의 제조방법 | |
| KR20000044673A (ko) | 반도체 메모리소자의 제조방법 | |
| KR100304967B1 (ko) | 반도체소자의 배선 및 그의 형성방법 | |
| KR20010045125A (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR20030003306A (ko) | 반도체 장치의 랜딩 플러그 제조 방법 | |
| KR20010058962A (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |