KR20000076890A

KR20000076890A - 보호 방법, 제어 회로 및 전지 유닛

Info

Publication number: KR20000076890A
Application number: KR1020000013560A
Authority: KR
Inventors: 사에키미츠오; 오쿠무라마사후미; 다나카시게오; 오자와히데키요
Original assignee: 아끼구사 나오유끼; 후지쯔 가부시끼가이샤
Priority date: 1999-03-18
Filing date: 2000-03-17
Publication date: 2000-12-26
Also published as: CN1267927A; DE10009618B4; DE10066259B4; US7276881B2; DE10009618A1; CN1267927B; US20060049804A1; JP2000270485A; US6989652B2; US6492791B1; KR100688135B1; US20030030413A1; CN101267126A; TW451508B; CN101267126B; US20020190694A1; US6885168B2; JP3380766B2

Abstract

본 발명은 전지의 과방전 및 과충전을 방지하기 위한 보호 방법, 제어 회로 및 전지 유닛에 관한 것으로, 장시간동안 전자 기기에 접속된 상태로 보존되어도 내장된 전지셀이 과방전 상태가 되지 않고, 전지 유닛의 열화 및 수명의 단축을 확실하게 방지하여, 전지 유닛의 신뢰성을 향상시킬 수 있는 보호 방법, 제어 회로 및 전지 유닛을 제공하는 것을 목적으로 한다.

셋트 단자(3)에 셋트 신호「1」를 공급하여, 플립 플롭(5)의 출력을「1」로 셋트함으로써, 방전 제어용 FET(l04)의 게이트를「1」로 하고, 전압 감시 회로(101)로부터 공급되는 방전 제어 신호에 의하지 않고 방전 제어용 FET(l04)는 오프하여 리셋 단자(4)에 리셋 신호「1」을 공급하면, 플립 플롭(5)의 출력을「0」으로 리셋하여 전압 감시 회로(101)의 방전 제어 회로(101b)의 출력에 따라 방전 제어용 FET(l04)를 스위칭 제어한다

Description

보호 방법, 제어 회로 및 전지 유닛{PROTECTION METHOD, CONTROL CIRCUIT AND BATTERY UNIT}

본 발명은 보호 방법, 제어 회로 및 전지 유닛에 관한 것으로, 특히 전지의 과방전 및 과충전을 방지하기 위한 보호 방법, 제어 회로 및 전지 유닛에 관한 것이다.

최근, 노트형의 퍼스널 컴퓨터(또는, 랩톱 컴퓨터) 등에 대표되는 휴대용 전자 기기 등의 장치에 있어서, 니켈 카드늄(NiCd) 전지나 니켈 금속 수소(NiMH) 전지 등을 대체하여, 리튬 이온(Li+) 전지 등이 사용되어왔다. Li＋전지는 NiCd 전지나 NiMH 전지 등과 비교하면, 중량이 가볍고 단위 체적당 용량이 크기 때문에, 경량화 및 장시간의 연속 사용이 요구되는 장치에 사용하기에 적합하다.

휴대용 전자 기기 등으로 사용되는 전지 유닛은 하나의 전지셀의 출력 전압의 관계로, 여러개의 전지셀을 직렬로 접속하여 구성되어 있다. 전지 유닛에서 직렬로 접속할 수 있는 전지셀의 최대수는 전지 유닛의 출력 전압과 충전시에 외부에서 공급되는 전원 전압과의 관계로 결정된다. 예컨대, NiCd 전지셀과 NiMH 전지셀 하나의 출력 전압은 1.2V이며, 충전시에 공급되는 전원 전압은 약 1.7V 이다. 일반적인 휴대용 전자 장치 등에 있어서의 전원계 부품의 내압과 AC 어댑터의 입력 전압 등을 고려하면, 전지 유닛의 출력 전압은 16.0V 정도가 가장 사용하기 쉬우므로, NiCd 전지 셀이나 NiMH 전지셀을 사용한 경우, 전지 유닛내에서 직렬로 접속할 수 있는 전지 셀의 최대수는 9개가 된다. 또, Li＋ 전지셀 하나의 출력 전압은 최대 약 4. 2V 이다. 따라서, 전지 유닛내에서 직렬로 접속할 수 있는 Li＋ 전지셀의 최대수는 3개 정도가 된다.

그런데, Li＋ 전지 유닛은 NiCd 전지 유닛이나 NiMH 전지 유닛과는 다르고, Li＋ 전지 유닛 외부에서의 단락과 내부에서의 단락에 대한 보호 기능을 구비하고 있다. 이것은, Li＋ 전지 유닛의 단위 체적당의 용량이 크기 때문에, Li 전지 유닛의 출력이 무엇인가의 이유로 단락되거나, 또는 무엇인가의 이유로 Li＋ 전지 유닛 내부에서 단락이 발생하면, 짧은 기간에 모든 에너지가 방출되어 Li＋ 전지 유닛의 열화나 수명의 단축의 가능성이 있는 때문이다. 따라서, 가령 Li＋ 전지 유닛 외부 또는 내부에서 단락 사고가 발생하여도, 방전 전류 또는 충전 전류가 일정값 이상이 되면, 퓨즈 등으로 과방전 전류 또는 과충전 전류를 차단하여, Li＋ 전지 유닛의 열화 및 수명 단축을 방지한다.

도 1은 종래의 전지 유닛의 일례의 블록 구성도이며, 도 2는 종래의 전지 유닛의 일례의 회로 구성도를 나타낸다.

도 1 및 도 2에 있어서, 전지 유닛(100)은 대략 도시한 바와 같이 접속된 전지셀(E1, E2 및 E3), 전압 감시 회로(101), 퓨즈(102), P 채널 FET(l03, 104) 및 전원 공급 단자(105, 106)로 구성된다.

전지셀(E1, E2, E3)은 직렬 접속되어 있다. 또, FET(103)은 충전 제어용 스위치로서 기능하는 충전 제어용 FET이며, FET(104)는 방전 제어용 스위치로서 기능하는 방전 제어용 FET이다.

전압 감시 회로(101)는 전지셀(E1)의 전압, 전지 셀(E2)의 전압, 전지셀(E 3)의 전압을 감시하여, 전지셀(E1, E2, E3)의 전압에 따라 FET(l03, 104)의 온오프를 제어한다.

전압 감시 회로(101)는 도 2에 나타낸 바와 같이 과충전 감시 회로(101a)와 과방전 감시 회로(101b)로 구성된다. 과충전 감시 회로(101a)는 전지셀(E1, E2, E3)의 과충전 상태를 감시하여, 과충전 상태가 되면 FET(l03)을 오프한다. 과방전 감시 회로(101b)는 전지(E1, E2, E3)의 과방전 상태를 감시하여, 과방전 상태가 되면 FET(104)를 오프한다.

과충전 감시 회로(101a)는 비교기(121, 122, 123), 기준 전원(el, e2, e3, OR) 및 게이트(124)로 구성된다.

비교기(121)는 전지셀(E1)의 전압과 기준 전원(e1)에서 발생되는 기준 전압(Vref1)을 비교하여, 전지셀(E1)의 전압이 기준 전원(e1)에서 발생되는 기준 전압(Vref1)보다 크면「1」, 전지 셀(E1)의 전압이 기준 전원(e1)에서 발생되는 기준 전압(Vref1)보다 작으면「0」을 출력한다. 비교기(122)는 전지셀(E2)의 전압과 기준 전원(e2)에서 발생되는 기준 전압(Vref1)을 비교하며, 전지셀(E2)의 전압이 기준 전원(e2)에서 발생되는 기준 전압(Vref1)보다 크면「1」, 전지셀(E2)의 전압이 기준 전원(e2)에서 발생되는 기준 전압(Vref1)보다 작으면「0」을 출력한다. 비교기(123)는 전지셀(E3)의 전압과 기준 전원(e3)에서 발생되는 기준 전압 (Vref1)을 비교하여, 전지셀(E3)의 전압이 기준 전원(e3)에서 발생되는 기준 전압 (Vref1)보다 크면「1」, 전지셀(E3)의 전압이 기준 전원(e3)에서 발생되는 기준 전압(Vref1)보다 작으면「0」을 출력한다.

비교기(121, 122, 123)의 출력은 OR 게이트(124)에 공급된다. OR 게이트(124)는 비교기(121, 122, 123)의 OR 논리를 출력하여, FET(l03)의 게이트에 공급한다. FET(l03)은 비교기(121, 122, 123)의 출력 중 어느 하나가「1」, 즉, 전지셀(E1, E2, E3) 중 어느 한쪽이 과충전 상태가 되어, OR 게이트(124)로부터 FET(l03)의 게이트에 공급되는 신호가「1」이 되면 오프하여 과충전을 방지한다.

과방전 감시 회로(101b)는 비교기(111, 112, 113), 기준 전원(el1, e12, e13) 및, OR 게이트(114)로 구성된다.

비교기(111)는 전지셀(E1)의 전압과 기준 전원(el1)에서 발생되는 기준 전압(Vref2)을 비교하여, 전지셀(E1)의 전압이 기준 전원(el1)에서 발생되는 기준 전압(Vref2)보다 크면「0」, 전지셀(E1)의 전압이 기준 전원(el1)에서 발생되는 기준 전압(Vref2)보다 작으면「1」을 출력한다. 비교기(112)는 전지셀(E2)의 전압과 기준 전원(e12)에서 발생되는 기준 전압(Vref2)을 비교하여, 전지셀(E2)의 전압이 기준 전원(e12)에서 발생되는 기준 전압(Vref2)보다 크면「0」, 전지셀(E2)의 전압이 기준 전원(e12)에서 발생되는 기준 전압(Vref2)보다 작으면「1」을 출력한다. 비교기(113)는 전지셀(E3)의 전압과 기준 전원(e3)에서 발생되는 기준 전압 (Vref2)을 비교하여, 전지셀(E3)의 전압이 기준 전원(e13)에서 발생되는 기준 전압(Vref2)보다 크면「0」, 전지셀(E3)의 전압이 기준 전원(e13)에서 발생되는 기준 전압(Vref2)보다 작으면「1」를 출력한다.

비교기(111, 112, 113)의 출력은 OR 게이트(114)에 공급된다. OR 게이트(114)는 비교기(111, 112, 113)의 OR 논리를 출력하여, FET(104)의 게이트에 공급한다. FET(l04)는 비교기(111, 112, 113)의 출력 중 어느 하나가「1」,즉, 전지셀(El, E2, E3) 중 어느 한쪽이 과방전 상태가 되어, OR 게이트(114)로부터 FET(104)의 게이트에 공급되는 신호가「1」이 되면, 오프하여 과방전을 방지한다.

또한, 퓨즈(102)는 일정값 이상의 전류가 흐르면 끊어져 전류를 차단한다. 이에 따라, 전압 감시 회로(100)에 의한 과대 전류의 차단 기능이 정상적으로 동작하지 않은 경우와, FET(l03, 104) 자체내에서 단락 등의 고장에 대비한 과대 전류의 차단 기능이 정상적으로 동작하지 않은 경우 등에, 퓨즈(102)가 끊어지는 2중의 보호 회로로 구성되어 있다.

전지 유닛(100)의 출력 단자(105, 106)는 도 1에 나타낸 바와 같이 전자 기기(120)에 접속된다. 전자 기기(130)는 전원 회로(131) 및 전자 기기 본체(132)로 구성된다.

전원 회로(131)는 전지 유닛(100)으로부터 공급되는 직류 전압을 전자 기기 본체(132)에서 이용되는 각종 직류 전압으로 변환하여, 전자 기기 본체(132)에 구동 전압으로서 공급한다.

또, 전지 유닛(100)은 전자 기기(130)에 접속된 상태로 출하된다.

그런데, 휴대형의 전자 기기(130)에서는 전지 유닛(100)이 장착된 상태 즉, 도 1에 도시된 바와 같은 접속 상태로 출하되는 것이 일반적이였다.

도 1에 도시된 바와 같이 전지 유닛(100)은 전자 기기(130)에 접속된 상태에서는 전자 기기(130)의 전원 스위치를 절단한 상태에 있어서도 전원 회로(131)에 접속된다. 전원 회로(131)는 DC-DC 컨버터 등으로 이루어지며, 출력이 단절된 상태에서도 전류를 소비한다. 또한, 전지 유닛(100)의 전압 감시 회로(101)도 작은 양이지만 항상 전류를 소비하고 있다.

이 때문에 전자 기기(130)가 출하되고 나서 장시간 경과하면, 전지 유닛(100)의 전지셀(E1, E2, E3)이 소비된다. 전지 유닛(100)은 전지셀(E1, E2, E 3)이 소비되고, 과방전 상태가 되면, FET(l04)이 오프하여, 전지셀(El, E2, E3)이 전자 기기(130)로부터 절단되지만, 또한, 장시간 방치되면, 전압 감시 회로(101)의 소비 전류에 의해 전지셀(E1, E2, E3)이 과방전 상태가 될 우려가 있는 등의 문제점이 있었다.

본 발명은 상술된 점을 감안하여 이루어진 것으로, 장시간 전자 기기에 접속된 상태로 보존되어도 내부의 전지셀이 과방전 상태로 되지 않고, 전지 유닛의 열화 및 수명 단축을 확실하게 방지하여, 전지 유닛의 신뢰성을 향상시킬 수 있는 보호 방법, 제어 회로 및 전지 유닛을 제공하는 것을 목적으로 한다.

도 1은 종래의 전지 유닛의 일례의 블록 구성도.

도 2는 종래의 전지 유닛의 일례의 전압 감시 회로의 블록 구성도.

도 3은 본 발명의 제1 실시예의 블록 구성도.

도 4는 본 발명의 제1 실시예의 전압 감시 회로의 블록 구성도.

도 5는 본 발명의 제1 실시예의 방전 제어 회로의 동작 설명도.

도 6은 본 발명의 제1 실시예의 제1 변형예의 블록 구성도.

도 7은 본 발명의 제1 실시예의 제2 변형예의 블록 구성도.

도 8은 본 발명의 제2 실시예의 전지 유닛의 블록 구성도.

도 9는 본 발명의 제3 실시예의 전지 유닛의 블록 구성도.

도 10은 본 발명의 제4 실시예의 전지 유닛의 블록 구성도.

도 11은 본 발명에 따른 전지 유닛의 외관을 나타내는 사시도.

도 12는 본 발명에 따른 전지 유닛의 커버를 제거한 상태의 사시도.

도 13은 본 발명에 따른 전지 유닛의 기판을 제거한 상태의 사시도.

〈도면의 주요부분에 대한 부호의 설명〉

1 : 전지 유닛

2 : 방전 제어 회로

3 : 셋트 단자

4 : 리셋 단자

101 : 전압 감시 회로

102 : 퓨즈

103 : 과충전 제어용 FET

104 : 과방전 제어용 FET

9, 10 : 전원 공급 단자

E1∼E3 : 전지셀

300 : 하우징

301 : 단자부

302 : 커버

302A : 창

303 : 기판

304 : IC 칩

306 : 퓨즈부

307 : 전지셀

본 발명은 전지셀의 전압을 감시하여, 전지셀 전압에 따라 전지셀과 부하의 사이에 접속된 스위치를 제어하고, 전지셀의 과방전을 보호하는 보호 방법에 있어서, 외부에서 공급되는 강제 오프 신호에 따라, 스위치를 강제 오프 상태로 유지하는 것을 특징으로 한다.

또한, 본 발명은 외부에서 공급되는 해제 신호에 따라 스위치를 강제 오프 상태에서 해제하는 것을 특징으로 한다.

또한, 본 발명은 전지셀이 강제 오프 상태로 되어 있을 때, 전지셀에 충전이 행하여진 것을 검출하여 검출이 행하여진 경우에, 스위치를 강제 오프 상태로부터 해제하는 것을 특징으로 한다.

또한, 본 발명은 전지셀이 강제 오프 상태로 되어 있을 때, 전지셀의 과충전상태를 검출하여, 검출이 행하여진 경우에 스위치를 강제 오프 상태로부터 해제하는 것을 특징으로 한다.

또한, 본 발명은 전지셀이 강제 오프 상태로 유지되어 있을 때, 전압 감시의 전압과는 다른 제2 전압 감시에 의해, 스위치를 강제 오프 상태로부터 해제하는 것을 특징으로 한다.

본 발명에 따르면, 외부에서 공급되는 강제 오프 신호에 따라, 스위치를 강제 오프 상태로 유지함으로써, 부하측에서의 미소한 전류의 소비를 방지할 수 있기 때문에, 전지셀이 장시간 충전되지 않은 상태라도 전지셀의 과방전을 방지할 수 있고, 따라서, 전지셀의 열화를 방지할 수 있다.

또한, 본 발명에 따르면 외부에서 공급되는 해제 신호에 따라 스위치를 강제 오프 상태로부터 해제함으로써, 통상적인 충방전 제어를 행할 수 있다.

또한, 본 발명에 따르면, 전지셀이 강제 오프 상태로 되어 있을 때, 전지셀에 충전이 행하여진 것을 검출하여, 검출이 행하여진 경우에 스위치를 강제 오프 상태로부터 해제함으로써, 사용시에 자동적으로 강제 오프 상태를 해제할 수 있다.

또한, 본 발명에 따르면, 전지셀이 강제 오프 상태로 되어 있을 때, 전지셀의 과충전 상태를 검출하여, 검출이 행하여진 경우에 스위치를 강제 오프 상태로부터 해제함으로써, 과충전 상태에서 방전이 억제되는 일이 없이 전지셀을 보호할 수 있다.

또한, 본 발명에 의하면, 전지셀이 강제 오프 상태로 유지되어 있을 때, 전압 감시의 전압과는 다른 제2 전압 감시에 의해, 스위치를 강제 오프 상태에서 해제함으로써, 전지셀이 과충전 상태가 되기 전에 자동적으로 강제 오프 상태를 해제할 수 있다.

도 3은 본 발명의 제1 실시예의 블록 구성도를 나타낸다. 이 도면에서, 도 1과 동일한 구성 부분에는 동일한 부호를 붙여 그 설명은 생략한다.

본 실시예의 전지 유닛(1)은 전압 감시 회로(101)와 방전 제어용 FET(l04)의 사이에 방전 제어 회로(2)를 설치한 구성으로 되어 있다.

방전 제어 회로(2)는 셋트 단자(3), 리셋 단자(4) 및 전압 감시 회로(101)의 과방전 제어 회로(101b)(도 2에 도시된 과방전 제어 회로(101b)와 동일한 것이다. 도 3에서도 전압 감시 회로(101)내에 설치되어 있다. 도 3에서는 101b는 도시하지 않는다.)와 접속되어 있다. 방전 제어 회로(2)는 셋트 단자(3)가 「1」이 되면 방전 제어 신호를「1」로 유지하여, 과방전 제어 회로(101b)에서 출력되는 방전 제어 신호에 상관없이, 방전 제어용 FET(104)를 오프가 되도록 제어하여, 리셋 단자(4)가「1」이 되면, 과방전 제어 회로(101b)에서 출력되는 방전 제어 신호가 방전 제어용 FET(104)에 공급되도록 제어한다. 도 3 내지 도 10에 도시된 FET(103)는 충전 제어용 스위치로서 기능하는 충전 제어용 FET(103)이다. 또한, 도 3 내지 도 10에 도시된 FET(104)는 방전 제어용 스위치로서 기능하는 방전 제어용 FET(104)이다. 이들 FET는 P 채널 FET이며, 게이트측의 전위가 로우이면 FET는 온이 된다.

도 4는 본 발명의 제1 실시예의 과방전 제어 회로의 회로 구성도를 나타낸다.

과방전 제어 회로(2)는 플립 플롭(FF)(5), OR 게이트(6, 7) 및 비교기(8)로 구성된다.

플립 플롭(5)은 셋트 단자에 공급되는 신호에 의해 셋트되고, 리셋 단자에 공급되는 신호에 의해 리셋된다. 플립 플롭(5)은 셋트 단자가「1」이 되면 출력에「1」이 셋트되며, 리셋 단자가「1」이 되면 출력이「0」에 리셋된다. 플립 플롭(5)의 셋트 단자에는 셋트 단자(3)가 접속되고, 플립 플롭(5)의 리셋 단자에는 OR 게이트(6)의 출력이 공급된다.

OR 게이트(6)는 리셋 단자(4)에 입력되는 리셋 신호 및 비교기(8)의 출력이 공급되어, 리셋 단자(4)에 입력되는 리셋 신호 및 비교기(8)의 출력과 OR 논리를 출력한다. 비교기(8)는 충전 제어용 FET(103)의 소스 드레인 사이의 전압을 검출하여, 소스 드레인 사이의 전압이 임계치보다 크면 하이 레벨, 소스 드레인 사이의 전압이 임계치보다 작으면 로우 레벨의 신호를 출력한다. 즉, 비교기(8)는 충전 제어 FET(103)의 소스 드레인 사이의 전압에 의해, 충전 전압이 소정 레벨 이상인 경우를 검출함으로써 충전을 검출하여 플립 플롭(5)으로 리셋한다. 즉, 충전 이전에 플립 플롭(5)이 셋트되어, 방전 제어용 FET(104)가 오프로 되어있을 때에, 비교기(8)가 충전 제어용 FET(103)로 소스 드레인 사이의 전압을 검출하여 충전을 검출하고, 검출된 경우는 플립 플롭(5)을 리셋하여 플립 플롭(5)의 출력을 로우로 하여 방전 제어용 FET(104)을 온으로 한다.

플립 플롭(5)은 셋트 단자(3)가「1」이 되면, 출력을「1」로 한다. 또한, 플립 플롭(5)은 리셋 단자(4)의 출력 또는, 컨버터 레터(8)의 출력이「1」이 되면, 출력을「0」으로 한다. 플립 플롭(5)의 출력은 OR 게이트(7)에 공급된다.

OR 게이트(7)에는 플립 플롭(5)의 출력 및 과방전 제어 회로(101b)의 출력이 공급된다. OR 게이트(7)는 플립 플롭(5)의 출력과 과방전 제어 회로(101b)의 출력과의 OR 논리를 출력한다.

OR 게이트(7)의 출력은 방전 제어용 FET(104)에 공급된다. 방전 제어용 FET(104)은 OR 게이트(7)의 출력이「1」일 때는 오프가 되며, OR 게이트(7)의 출력이「0」일때는 온된다. 즉, 방전 제어용 FET(104)은 플립 플롭(5)이 셋트의 상태에서는,「1」이 되어 오프하며, 플립 플롭(5)이 리셋의 상태로 그 출력이「0」일 때는 전압 감시 회로(101)의 과방전 제어 회로(101b)의 출력에 따라 온·오프가 제어된다.

도 5는 본 발명의 제1 실시예의 방전 제어 회로의 동작 설명도를 나타낸다. 도 5의 (A)는 단자(105)와 단자(106)의 사이의 전압, 도 5의 (B)는 셋트 단자(3)에 입력되는 셋트 신호, 도 5의 (C)는 플립 플롭(5)의 출력, 도 5의 (D)은 방전 제어용 FET(104)의 게이트 전압, 도 5의 (E)는 리셋 단자(4)에 입력되는 리셋 신호의 파형도를 나타낸다.

시간(t1)로 도 5의 (B)에 나타낸 바와 같이 셋트 단자(3)에 셋트 신호「1」을 공급하면, 도 5의 (C)에 나타낸 바와 같이 플립 플롭(5)의 출력이「1」로 셋트되며, 도 5의 (D)에 나타낸 바와 같이 방전 제어용 FET(104)의 게이트가「1」이 된다. 따라서, 방전 제어용 FET(104)은 게이트가「1」이 되면 오프 상태가 되고, 도 5의 (A)에 나타낸 바와 같이 단자(105)의 출력 전압은 0〔V〕가 된다.

즉, 방전 제어용 FET(104)의 게이트가 전압 감시 회로(101)로부터 공급되는 방전 제어 신호에 의하지 않고서「1」로 고정되기 때문에, 전지셀(E1, E2, E3)의 상태에 의하지 않고, 방전 제어용 FET(l04)는 오프한다.

다음에, 시간 t2로 도 5의 (E)에 나타낸 바와 같이 리셋 단자(4)에 리셋 신호「1」를 공급하면, 도 5의 (C)에 나타낸 바와 같이 플립 플롭(5)의 출력이「0」으로 리셋된다. 플립 플롭(5)의 출력이「0」으로 리셋되면, OR 게이트(7)의 출력은 전압 감시 회로(101)의 방전 제어 회로(101b)의 출력이 그대로 출력되게 된다.

따라서, 방전 제어용 FET(104)은 전압 감시 회로(101)의 방전 제어 회로(101b)의 출력에 따라 스위치된다. 즉, 전지셀(El, E2, E3)의 상태가 과방전 상태가 되면, 방전 제어용 FET(104)가 오프되게 된다. 또, 전지 유닛(1)은 전자 기기(11)에 장착되어 전자 기기(11)에 전원을 공급한다. 전자 기기(11)는 DC-DC 컨버터(12), 기기 본체(13), 전압 감시 회로(14), 조절기(15), 메인 스위치(16) 및 리셋용 스위치(17)로 구성된다.

DC-DC 컨버터(12)는 전지 유닛(1)의 전원 단자(105)에 접속되어, 전지 유닛(1)에서의 전압을 원하는 전압으로 변환하는 동시에, 조절기(15)에 접속되어, 조절기(15)로부터 공급되는 전압을 원하는 전압으로 변환한다.

DC-DC 컨버터(12)로 변환된 전압은 메인 스위치(16)를 통해 기기 본체(13)에 공급된다. 메인 스위치(16)가 온되면 DC-DC 컨버터(12)로 변환된 전압을 기기 본체(13)에 공급한다. 메인 스위치(16)와 리셋용 스위치(17)는 연동하고 있어, 리셋용 스위치(17)는 메인 스위치(16)가 온하면 온한다.

리셋용 스위치(17)가 온하면, 전지 유닛(1)의 리셋 단자(4)에 감시 전압이 인가된다. 즉, 리셋 단자(4)가「1」이 된다.

리셋 단자(4)가「1」이 되면, 상술한 바와 같이 방전 제어 회로(2)에 의한 방전 제어용 FET(104)의 오프 상태가 해제되어, 전압 감시 회로(101)의 감시 결과에 따라 방전 제어용 FET(104)가 스위치 제어된다.

또한, 전자 기기(11)의 출하시에는 전지 유닛(1)은 전지셀(E1, E2, E3)을 어느 정도 충전한 상태로, 셋트 단자(3)에 전압을 가하여, 셋트 단자(3)를「1」로 함으로써, 플립 플롭(2)의 출력을「1」로 고정하여, 방전 제어용 FET(l04)를 오프 상태로 고정한 후, 전자 기기(11)에 장착되어 출하된다.

전자 기기에서는 개봉후 AC 어댑터(18)를 접속하여, 메인 스위치(16)를 투입하도록 하는 지시가 있다. 따라서, 사용자가 전자 기기의 개봉후, 본 실시예에 설명한 바와 같이 AC 어댑터(18)를 접속하여, 메인 스위치(16)를 온함으로써, 리셋용 스위치(17)가 온되어, 단자(9)로부터 출력되는 감시용 전압에 의해 리셋 단자(4)가「1」이 되어, 방전 제어용 FET(104)가 온된다.

방전 제어용 FET(104)의 오프 상태가 해제되어, 전압 감시 회로(101)의 감시 결과, 즉, 전지셀(E1, E2, E3)의 충전 전압에 따라 방전 제어용 FET(104)가 스위치되어 통상의 동작 상태가 된다.

본 실시예에 따르면 출하시에 방전 방지용 FET(104)를 오프 상태로 고정함으로써, 전지셀(E1, E2, E3)과 전자 기기(11) 중에서도 동작 정지중인 소비 전력이 큰 DC-DC 컨버터(12)의 접속을 확실하게 절단할 수 있으므로, 전지 유닛(1)의 출하후, 개봉되어 사용되기까지의 시간동안 방전을 최소한으로 할 수 있다.

이 때문에, 출하후 오랫동안 사용되지 않은 경우라도, 전지 유닛(1)의 전지셀(El, E2, E3)이 과방전 상태가 되는 일이 없이 전지셀(E1, E2, E3)의 열화를 방지할 수 있다.

또한, 도 3 및 도 4에 도시된 전압 감시 회로(101) 및 방전 제어 회로(2)를 각각 하나의 IC(1칩)로 구성하여도 좋다. 그 경우는 도 3에 도시된 구성이 된다. 이 1칩화된 구성을 채용하는 경우는 전압 감시 회로(101)와 각 전지셀(E1, E2, E3) 사이의 결선을 위한 단자와 방전 회로의 신호선 등의 단자가 전압 감시 회로(101)의 IC(1칩)가 설치된다. 또한, 방전 제어 회로(2)와 FET(103, 104) 사이의 결선 등의 단자가 방전 제어 회로(2)를 IC(1칩)로 한 경우에 설치된다. 또 다시, 도 3 및 도 4로부터 인식될 수 있는 전지셀과 FET 등과 각 IC를 연결하기 위한 단자와 Reset 및 Set 신호를 위한 단자 등이 각각의 IC에 설치된다. 이들의 세부 구조는 도면에 기호를 붙이고 설명은 하지 않지만, 당업자가 용이하게 인식할 수 있는 것으로, 이들의 단자의 구성은 본 실시예의 개시에 포함된다.

또한, 도 3 및 도 4의 전압 감시 회로(101) 및 방전 제어 회로(2)를 하나의 IC로 하는 것도 가능하다. 이 경우도, 상술한 경우와 같이 각 전지셀(El, E2, E3)과 IC 사이의 결선을 위한 단자, FET(103, 104)와의 결선을 위한 단자가 상기 하나의 IC에 설치된다. 또한, 도 3 및 도 4에 도시된 전지셀이나 FET 등과 각 IC을 연결하기 위한 단자와, Reset, Set 신호를 위한 단자 등이 상기 하나의 IC에 설치된다. 이들의 세부 구조는 도면에 기호를 붙이고 설명은 하지 않지만, 당업자가 용이하게 인식할 수 있는 것으로, 이들 단자의 구성도 본 실시예의 개시에 포함된다.

또한, 더욱이, FET(104, 103)를 포함해서 전압 감시 회로(101) 및 방전 제어 회로(2)를 하나의 IC로 하는 것도 가능하다. 이 경우도 상술한 경우와 같이, 각 전지셀(E1, E2, E3)과 IC 사이의 결선을 위한 단자가 상기 하나의 IC에 설치된다. 또한, 도 3 및 도 4에 도시된 전지셀이나 Reset, Set 신호를 위한 단자가 상기 하나의 IC에 설치된다. 이들의 세부 구조는 도면에 기호를 붙이고 설명은 하지 않지만, 당업자가 용이하게 인식할 수 있는 것으로, 이들 단자의 구성도 본 실시예의 개시에 포함된다.

또한, 본 실시예에서는 전자 기기(11)의 메인 스위치(16)의 투입에 연동하여 전지 유닛(1)의 방전 제어용 FET(104)의 오프 상태를 해제했지만, AC 어댑터(18)의 접속에 의해 해제하도록 하여도 좋다.

도 6은 본 발명의 제1 실시예의 제1 변형예의 블록도를 나타낸다. 이 도면에서, 도 3과 동일한 구성 부분에는 동일한 부호를 붙여 그 설명은 생략한다.

본 변형예는 전자 기기의 구성이 도 3과는 상이하다. 본 변형예의 전자 기기(21)는 도 3의 리셋용 스위치(17)를 삭제하여, 조절기(15)의 출력을 DC-DC 컨버터(12)뿐만 아니라 전지 유닛(1)의 리셋 단자(4)에 접속하는 구성으로 하여 이루어진다.

본 변형예에서는 AC 어댑터(18)를 전자 기기(21)에 접속하면, 조절기(15)의 출력이 DC-DC 컨버터(12)뿐만 아니라, 전지 유닛(1)의 리셋 단자(4)에 공급된다. 즉, AC 어댑터(18)가 접속되는 것에 의해 전지 유닛(4)의 리셋 단자(4)가「1」이 된다.

또한, 본 변형예에서는 전지 유닛(1)의 리셋 단자(4)를「1」로 하여 방전 제어용 FET(104)의 오프 상태를 해제했지만, 전지 유닛(1)에서는 충전 제어용 FET(103)의 소스 드레인 사이의 전압을 감시하고 있으며, 충전 제어용 FET(103)의 소스 드레인 사이의 전압에 의해 방전 제어용 FET(104)의 오프 상태를 해제하도록 하여도 좋다.

도 7은 본 발명의 제1 실시예의 제2 변형예의 블록 구성도를 나타낸다. 이 도면에서, 도 3과 동일한 구성 부분에는 동일한 부호를 붙여 그 설명은 생략한다.

본 변형예는 전자 기기의 구성이 도 3의 것과는 상이하다. 본 변형예의 전자 기기(31)는 AC 어댑터(18) 또는, 전지 구동되는 통상의 전자 기기의 구성과 동일하다. 즉, 전지 유닛(1)의 리셋 단자(4)에 접속하는 단자를 갖지 않는 전자 기기이다.

본 변형예에서는 AC 어댑터(18)를 전자 기기(31)에 접속하면, AC 어댑터(18)의 출력 직류 전압이 조절기(15)에 공급된다. 조절기(15)는 AC 어댑터(18)의 출력 직류 전압을 소정의 전압으로 변환하여 DC-DC 컨버터(12)에 공급한다. 또한, 이 때, 조절기(15)의 출력 전압은 충전 전압으로서 전지 유닛(1)의 단자(105)에 공급된다.

방전 제어용 FET(104)는 도 7에 도시된 바와 같이 기생 다이오드(D104)가 단자(105)측이 애노드, 충전 제어용 FET(103)측이 캐소드가 되도록 소스 드레인 사이에 접속되어 있다.

따라서, 단자(105)에 조절기(15)로부터 충전 전압이 인가되면, 충전 제어용 FET(103)와 방전 제어용 FET(104)의 사이의 전압이 상승하며, 방전 상태는 반대 방향으로 전압이 인가된다.

방전 제어 회로(2)는 도 4에 도시된 바와 같이 비교기(8)에 의해 충전 제어용 FET(103)의 소스 드레인 사이의 전압을 감시하고 있다. 비교기(8)는 충전 제어용 FET(103)의 소스 드레인 사이의 전압이 방전시와는 역방향, 즉, 단자(105)측이 높고, 전지셀(E1, E2, E3)측이 낮아지면, 그 출력을 하이 레벨로 한다. 비교기(8)의 출력은 OR 게이트(6)를 통해 플립 플롭(5)의 리셋 단자에 접속되어 있기 때문에, 비교기(8)의 출력이 하이 레벨이 되면, 플립 플롭(5)이 리셋되어 방전 제어용 FET(104)의 오프 상태가 해제된다.

이상, 본 변형예에 도시된 바와 같이 전지 유닛(1)에 따르면, 리셋 단자(4)를「1」로 하는 회로를 갖지 않는 기존의 전자 기기(31)에도 적용할 수 있고, 상술한 바와 같이 출하후 오랫동안 사용되지 않는 경우라도, 전지 유닛(1)의 전지셀(E1, E2, E3)이 과방전 상태가 되는 일이 없이 전지셀(E1, E2, E3)의 열화를 방지할 수 있다.

도 6 및 도 7을 사용하여, 제1 실시예의 제1 변형예 및 제2 변형예를 설명했다. 도 3 및 도 4에 도시된 실시예와 동일하게, 도 6 및 도 7에 도시된 전압 감시 회로(101) 및 방전 제어 회로(2)를 각각 하나의 IC(1칩)로 구성하여도 좋다. 그 경우는 도 6 및 도 7에 도시된 구성이 된다. 이 1칩화된 구성을 채용하는 경우는 전압 감시 회로(101)와 각 전지셀(E1, E2, E3) 사이의 결선을 위한 단자와, 방전 회로와의 신호선 등의 단자가 전압 감시 회로(101)의 IC(1칩)가 설치된다. 또한, 방전 제어 회로(2)와 FET(103, 104)사이의 결선 등의 단자가 방전 제어 회로(2)를 IC(1칩)로 한 경우에 설치된다. 또한, 도 6 및 도 7에 도시된 전지셀이나 FET 등과 각 IC를 연결하기 위한 단자와 Reset, Set 신호를 위한 단자 등이 각각의 IC에 설치된다. 이들의 세부 구조는 도면에 기호를 붙이고 설명은 하지 않지만, 당업자가 용이하게 인식할 수 있는 것으로, 이들 단자의 구성도 본 실시 형태의 개시에 포함된다.

또한, 도 6 및 도 7의 전압 감시 회로(101) 및 방전 제어 회로(2)를 하나의 IC로 하는 것도 가능하다. 이 경우도, 상술한 경우와 같이, 각 전지셀(E1, E2, E3)과 IC 사이의 결선을 위한 단자와, FET(103, 104)의 결선을 위한 단자가 상기 하나의 IC에 설치된다. 또한, 도 6 및 도 7에 도시된 전지셀이나 FET 등과 각 IC를 연결하기 위한 단자와, Reset, Set 신호를 위한 단자 등이 상기 하나의 IC에 설치된다. 이들의 세부 구조는 도면에 기호를 붙이고 설명은 하지 않으나, 당업자가 용이하게 인식할 수 있는 것으로, 이들의 단자의 구성도 본 실시 형태의 개시에 포함된다.

또한, 더욱이 FET(104, 103)를 포함해서 전압 감시 회로(101) 및 방전 제어회로(2)를 하나의 IC로 하는 것도 가능하다. 이 경우도, 상술한 경우와 같이, 각 전지셀(E1, E2, E3)과 IC 사이의 결선을 위한 단자가, 하나의 IC에 설치된다. 또한, 도 6 및 도 7에 도시된 전지셀이나 Reset, Set 신호를 위한 단자가 상기 하나의 IC에 설치된다. 이들의 세부 구조는 도면에 기호를 붙이고 설명은 하지 않지만, 당업자가 용이하게 인식할 수 있는 것으로, 이들의 단자의 구성도 본 실시 형태의 개시에 포함된다.

또한, 본 실시예에서는 방전 제어 회로(2)가 리셋용 단자(4)의 전압, 또는 충전 제어용 FET(103)의 소스 드레인 사이의 전압에 따라 플립 플롭(5)을 리셋시키도록 했지만, 전압 감시 회로(101)의 충전 제어용 FET(103)을 제어하는 신호에 의해서 셋트시키거나 리셋시키는 것도 좋다.

도 8은 본 발명의 제2 실시예의 전지 유닛의 블록 구성도를 나타낸다. 동일 도면에서, 도 4와 동일 구성 부분에는 동일 부호를 붙여 그 설명은 생략한다.

본 실시예의 전지 유닛(41)은 리셋 단자(4)와 비교기(8)의 출력의 OR 논리를 취하는 2입력의 OR 게이트(6)를 리셋 단자(4)와 비교기(8)의 출력에 접속하여 전압 감시 회로(101)의 충전 제어용 FET(103)를 제어하는 방전 제어 신호의 OR 논리를 취하는 3입력의 OR 게이트(42)로 변경하는 동시에, 플립 플롭(5)의 셋트 입력을 셋트 단자(3)의 입력과 전압 감시 회로(101)의 충전 제어용 FET(103)를 제어하는 방전 제어 신호의 NOR 논리를 행하기 위한 NOR 게이트(43)를 설치하여 구성된다.

본 실시예에 따르면, 전압 감시 회로(101)에 의해 전지셀(E1, E2, E3)의 과충전 상태가 검출되어, 충전 제어용 FET(103)의 게이트에 공급되는 충전 제어 신호가「1」, 즉, 하이 레벨 상태가 되면, OR 게이트(42)의 출력이「1」이 되며, 플립 플롭(5)이 리셋되고, 방전 제어용 FET(104)가 오프 상태로부터 해제되어, 온 상태가 된다. 따라서, 전지셀(E1, E2, E3)이 과충전 상태로 플립 플롭(5)에 의해 방전 제어용 FET(104)가 오프하여, 전지셀(E1, E2, E3)의 방전을 방해하는 일은 없다.

또한, NOR 게이트(43)는 전압 감시 회로(101)의 충전 제어용 FET(103)를 제어하는 충전 제어 신호가 전지셀(E1, E2, E3)이 과충전 상태가 아닌 상태를 나타내는「0」, 즉, 「로우 레벨」의 상태로 셋트 단자(3)로부터 셋트 신호「0」,즉, 「로우 레벨」이 공급되면, 출력이「1」이 된다.

NOR 게이트(43)에 의해 과충전 상태로 플립 플롭(5)의 출력이「1」로 셋트되는 일은 없으며, 따라서, 방전 제어용 FET(104)가 오프하여, 전지셀(E1, E2, E3)의 방전을 방해하는 일도 없다.

이와 같이 본 실시예에 따르면, 전지셀(E1, E2, E3)이 과충전 상태일 때 방전 제어용 FET(104)가 오프 상태로 고정되는 일은 없어진다.

이상, 제2 실시예를 도 8을 사용하여 설명했다. 이 실시예의 경우도, 도 8에 도시된 전압 감시 회로(101)와 방전 제어 회로(2)를 각각 하나의 IC (1칩)로 구성하여도 좋다. 이 1칩화된 구성을 채용하는 경우는 전압 감시 회로(101)와 각 전지셀(E1, E2, E3)사이의 결선을 위한 단자와, 방전 회로와의 신호선 등의 단자가 전압 감시 회로(101)의 IC(1칩)가 설치된다. 또한, 방전 제어 회로(2)와 FET(103, 104)사이의 결선 등의 단자가 방전 제어 회로(2)를 IC(1칩)로 한 경우에 설치된다. 또한, 도 8에 도시되어 있는 전지셀이나 FET 등과 각 IC를 연결하기 위한 단자나 Reset, Set 신호를 위한 단자 등이 각각의 IC에 설치된다. 이들의 세부 구조는 도면에 기호를 붙이고 설명은 하지 않지만, 당업자가 용이하게 인식할 수 있는 것으로, 이들의 단자의 구성도 본 실시 형태의 개시에 포함된다.

또한, 도 8의 전압 감시 회로(101) 및 방전 제어 회로(2)를 하나의 IC로 하는 것도 가능하다. 이 경우도, 상술한 경우와 같이, 각 전지셀(E1, E2, E3)과 IC 사이의 결선을 위한 단자와, FET(103, 104)의 결선을 위한 단자가 상기 하나의 IC에 설치된다. 또한, 도 8에 도시되어 있는 전지셀이나 FET 등과 각 IC를 연결하기 위한 단자와, Reset, Set 신호를 위한 단자 등이 상기 하나의 IC에 설치된다. 이들의 세부 구조는 도면에 기호를 붙이고 설명은 하지 않지만, 당업자가 용이하게 인식할 수 있는 것으로 이들의 단자의 구성도 본 실시 형태의 개시에 포함된다.

또한, 더욱이 FET(104, 103)를 포함해서 전압 감시 회로(101) 및 방전 제어회로(2)를 하나의 IC로 하는 것도 가능하다. 이 경우도, 상술한 경우와 같이, 각 전지셀(E1, E2, E3)과 IC 사이의 결선을 위한 단자가 상기 하나의 IC에 설치된다. 또한 도 8에 도시되어 있는 전지셀이나 Reset, Set 신호를 위한 단자가 상기 하나의 IC에 설치된다. 이들의 세부 구조는 도면에 기호를 붙이고 설명은 하지 않지만, 당업자가 용이하게 인식할 수 있는 것으로, 이들 단자의 구성도 본 실시 형태의 개시에 포함된다.

또한, 본 실시예에서는 전압 감시 회로(101)의 감시 결과에 따라 전지셀 (E1, E2, E3)의 과충전 상태를 검출했지만, 별도로, 전지셀(E1, E2, E3)의 전압을 검출하여 감시 전압보다 작은 전압으로 충전 제어용 FET(103)의 상태를 오프 상태로 고정하도록 제어하여도 좋다.

도 9는 본 발명의 제3 실시예의 전지 유닛의 블록 구성도를 나타낸다. 이 도면에서, 도 8과 동일한 구성 부분에는 동일한 부호를 붙여 그 설명은 생략한다.

본 실시예의 전지 유닛(51)은 도 8에 도시된 전지 유닛(51)에 전압 검출 회로(52)를 설치하여 구성된다.

전압 검출 회로(52)는 기준 전압원(ea, eb, ec), 비교기(53, 54, 55), NAND 게이트(56), 인버터(57) 및 OR 게이트(58)로 구성되어 있다.

비교기(53)는 전지셀(E1)과 기준 전압원(ea)을 비교하여, 전지셀(E1)의 전압이 기준 전압원(ea)의 전압보다 크면 하이 레벨, 작으면 로우 레벨이 되는 신호를 출력한다. 비교기(54)는 전지셀(E2)과 기준 전압원(eb)을 비교하여, 전지셀(E2)의 전압이 기준 전압원(eb)의 전압보다 크면 하이 레벨, 작으면 로우 레벨이 되는 신호를 출력한다. 비교기(55)는 전지셀(E3)과 기준 전압원(ec)을 비교하여 전지셀(E3)의 전압이 기준 전압원(ec)의 전압보다 크면 하이 레벨, 작으면 로우 레벨이 되는 신호를 출력한다. 또한, 기준 전압원(ea, eb, ec)에서 생성되는 전압은 동일한 전압(V0)으로 설정된다.

비교기(53∼55)의 출력은 NAND 게이트(56)에 공급된다. NAND 게이트(56)는 비교기(53∼55)의 출력의 NAND 논리를 취한다. NAND 게이트(56)의 출력은 인버터(57)를 통해 OR 게이트(58)에 공급된다.

NAND 게이트(56) 및 인버터(57)는 AND 게이트를 구성하고 있으며, 비교기(53∼55)의 모든 출력이「1」이 되었을 때에, 하이 레벨이 되는 신호가 출력된다.

인버터(57)의 출력은 OR 게이트(58)에 공급된다. 또한, OR 게이트(58)에는 전압 감시 회로(101)의 전압 감시 회로(101)의 충전 제어용 FET(103)를 제어하는 방전 제어 신호가 공급된다. OR 게이트(58)는 인버터(57)의 출력과 전압 감시 회로(101)의 충전 제어용 FET(103)를 제어하는 방전 제어 신호의 OR 논리를 취한다. OR 게이트(58)의 출력은 방전 제어 회로(2)의 OR 게이트(42)에 공급된다.

이와 같이, 전지셀(E1, E2, E3)에 소정의 전압에 충전되면, 플립 플롭(5)에 자동적으로 리셋이 걸리고, 방전 제어용 FET(104)의 오프 상태를 해제할 수 있다.

본 실시예에 따르면, 전지셀(E1, E2, E3)이 소정의 레벨 이상으로 충전되면, 자동적으로 플립 플롭(5)이 리셋되어 방전 제어용 FET(l04)의 오프 상태를 해제할 수 있게 된다.

이상, 제3 실시예를 도 9를 사용하여 설명했다. 이 실시예의 경우도 도 9에 도시된 전압 감시 회로(101) 및 방전 제어 회로(2)를 각각 하나의 IC(1칩)로 구성하여도 좋다. 이 1칩화된 구성을 채용하는 경우는 전압 감시 회로(101)와 각 전지셀(E1, E2, E3)사이의 결선을 위한 단자와, 방전 회로와의 신호선 등의 단자가 전압 감시 회로(101)의 IC(1칩)가 설치된다. 또한, 방전 제어 회로(2)와 FET(103), (104) 사이의 결선 등의 단자가 방전 제어 회로(2)를 IC(1칩)로 한 경우에 설치된다. 또한, 도 9에 도시된 전지셀이나 FET 등과 각 IC를 연결하기 위한 단자나 Reset, Set 신호를 위한 단자 등이 각각의 IC에 설치된다. 이들의 세부 구조는 도면에 기호를 붙이고 설명은 하지 않지만, 당업자가 용이하게 인식할 수 있는 것으로, 이들 단자의 구성도 본 실시 형태의 개시에 포함된다.

또한, 도 9의 전압 감시 회로(101) 및 방전 제어 회로(2)를 하나의 IC로 하는 것도 가능하다. 이 경우도, 상술한 경우와 같이 각 전지셀(E1, E2, E3)과 IC 사이의 결선을 위한 단자와, FET(103, 104)의 결선을 위한 단자가 상기 하나의 IC에 설치된다. 또한, 도 9에 도시된 전지셀이나 FET 등과 각 IC를 연결하기 위한 단자와, Reset, Set 신호를 위한 단자 등이 상기 하나의 IC에 설치된다. 이들의 세부 구조는 도면에 기호를 붙이고 설명은 하지 않지만, 당업자가 용이하게 인식할 수 있는 것으로, 이들 단자의 구성도 본 실시 형태의 개시에 포함된다.

또한, 전압 검출 회로(52)도 포함시켜 전압 감시 회로(101) 및 방전 제어 회로(2)를 하나의 IC로 하는 것도 가능하다. 이 경우도, 상술한 경우와 같이 각 전지셀(E1, E2, E3)과 IC 사이의 결선을 위한 단자와, FET(103, 104)의 결선을 위한 단자가 상기 하나의 IC에 설치된다. 또한, 도 9에 도시된 전지셀과 FET 등과 각 IC를 연결하기 위한 단자와, Reset, Set 신호를 위한 단자 등이 상기 하나의 IC에 설치된다. 이들의 세부 구조는 도면에 기호를 붙이고 설명은 하지않지만, 당업자가 용이하게 인식할 수 있는 것으로, 이들 단자의 구성도 본 실시 형태의 개시에 포함된다.

또한, 더욱이, FET(104, 103)를 포함해서 전압 감시 회로(101), 방전 제어 회로(2) 및 전압 검출 회로(52)를 하나의 IC로 하는 것도 가능하다. 이 경우도 상술한 경우와 같이, 각 전지셀(E1, E2, E3)과 IC 사이의 결선을 위한 단자가 상기 하나의 IC에 설치된다. 또한, 도 9로부터 인식될 수 있는 전지셀이나 Reset, Set 신호를 위한 단자가 상기 하나의 IC에 설치된다. 이들의 세부 구조는 도면에 기호를 붙여 설명은 하지 않지만, 당업자가 용이하게 인식할 수 있는 것으로, 이들 단자의 구성도 본 실시 형태의 개시에 포함된다.

또한, 제1 내지 제3 실시예에서는 플립 플롭(5)에「1」을 유지함으로써 방전 제어용 FET(104)의 게이트 전압을「1」로 유지하여, 방전 제어용 FET(104)를 오프 상태로 고정했지만, 전압 감시 회로의 전지셀(E1, E2, E3)의 과방전 상태를 검출하기 위한 기준 전압을 전환하는 것에 의해 방전 제어 신호를「1」로 고정하여, 방전 제어용 FET(104)를 오프 상태로 고정하도록 하여도 좋다.

도 10은 본 발명의 제4 실시예의 전지 유닛의 블록 구성도를 나타낸다. 이 도면에서, 도 2와 동일한 구성 부분에는 동일한 부호를 붙여 그 설명은 생략한다.

본 실시예의 전지 유닛(61)은 방전 제어 회로(62)를 갖는다. 본 실시예의 방전 제어 회로(62)는 기준 전압원(e11, e12, e13), 스위치(63, 64, 65) 및 플립 플롭(66)으로 구성된다.

플립 플롭(66)은 셋트 단자(67) 및 리셋 단자(68)에 접속된다. 플립 플롭(66)은 셋트 단자(67)가「1」이 되면「1」을 출력하며, 리셋 단자(68)가「1」이 되면「0」을 출력한다. 플립 플롭(66)의 출력은 스위치(63, 64, 65)의 스위치 제어 신호로서 스위치(63, 64, 65)에 공급된다.

스위치(63)는 플립 플롭(66)의 출력에 따라, 비교기(111)에 공급되는 기준 전압을 과방전 상태를 검출하기 위한 기준 전압원(e2a) 또는 기준 전압원(e11)으로 전환한다. 스위치(64)는 플립 플롭(66)의 출력에 따라, 비교기(111)에 공급되는 기준 전압을 과방전 상태를 검출하기 위한 기준 전압원(e2b) 또는 기준 전압원(e12)으로 전환한다. 스위치(65)는 플립 플롭(66)의 출력에 따라 비교기(111)에 공급되는 기준 전압의 과방전 상태를 검출하기 위해 기준 전압원(e2c) 또는 기준 전압원(e13)으로 전환된다.

또한, 기준 전압원(el1, e12, e13)은 기준 전압원(e2a, e2b, e2c)과 비교하여 충분히 작고, 기준 전압원(e11, e12, e13)이 선택된 때에는 비교기(111)의 출력이 확실하게「1」이 되도록 설정되어 있다.

스위치(63, 64, 65)는 플립 플롭(66)의 출력이「0」일 때에는 기준 전압 (e2a, e2b, e2c)을 선택하고, 플립 플롭(66)의 출력이「1」일 때에는 기준 전압 (el1, e12, e13)을 선택하도록 전환된다.

따라서, 셋트 단자(67)가「1」이 되고, 플립 플롭(67)의 출력이「1」이 되면, 스위치(63, 64, 65)는 기준 전압원(el1, e12, e13)을 선택한다. 스위치(63, 64, 65)에 의해 기준 전압원(el1, e12, e13)이 선택되면, 기준 전압원(el1, e12, e13)은 기준 전압원(e2a, e2b, e2c)과 비교해서 충분히 작고, 기준 전압원(el1, e12, e13)이 선택된 때에는 비교기(111)의 출력이 확실하게「1」이 되도록 설정되어 있기 때문에, 비교기(111, 112, 113)의 출력은「1」이 된다.

비교기(111, 112, 113)의 출력이「1」이 되면, OR 게이트(114)의 출력이「1」이 된다. OR 게이트(114)의 출력은 방전 제어용 FET(104)의 게이트에 공급된다. OR 게이트(114)의 출력이「1」이 되면, 방전 제어용 FET(104)는 오프한다.

다음에, 리셋 단자(68)가「1」이 되어, 플립 플롭(67)의 출력이「0」이 되면, 스위치(63, 64, 65)는 기준 전압원(e2a, e2b, e2c)을 선택한다. 스위치(63, 64, 65)에 의해 기준 전압원(e2a, e2b, e2c)이 선택되면, 비교기(111, 112, 113)의 출력은 전지셀(E1, E2, E3)이 과방전 상태이면,「1」이 되어, 방전 제어용 FET(104)는 오프하고, 전지셀(E1, E2, E3)이 과방전 상태가 아니면,「0」이 되어 방전 제어용 FET(104)는 온한다. 즉, 통상의 과방전 제어가 행하여진다.

이상, 제4 실시예를 도 10을 사용하여 설명했다. 이 실시예의 경우는 방전제어 회로(62)를 하나의 IC(1칩)로 구성하여도 좋다. 이 1칩화된 구성을 채용하는 경우는 각 전지셀(E1, E2, E3) 사이의 결선을 위한 단자와, 기준 전압원(e2a, e2b, e2c)과의 접속 단자가 방전 제어 회로(62)의 IC(1칩)에 설치된다. 또한, 비교기(111, 112, 113)와의 접속 단자도 IC에 설치된다. 이들의 세부 구조는 도면에 기호를 붙이고 설명은 하지 않지만, 당업자가 용이하게 인식할 수 있는 것으로, 이들 단자의 구성도 본 실시 형태의 개시에 포함된다.

또한, 도 10의 비교기(111, 112, 113), 비교기(121, 122, 123), 기준 전압원(ela, elb, elc), 기준 전압원(e2a, e2b, e2c) 및 OR 회로(114)를 적절하게 1칩의 IC에 도입하여도 좋다. 그 경우는 다른 1칩 IC 이외의 부품의 접속 단자가 적절하게 IC에 설치된다.

또한, 더욱이 FET(104, 103)를 포함하여 하나의 IC로 하는 것도 가능하다. 또한, 도 9에 도시된 전지셀이나 Reset, Set 신호를 위한 단자가 상기 하나의 IC에 설치된다. 이들의 세부 구조는 도면에 기호를 붙이고 설명은 하지 않지만, 당업자가 용이하게 인식할 수 있는 것으로, 이들 단자의 구성도 본 실시 형태의 개시에 포함된다.

또한, 상기 각 실시예에서는 전지 유닛내의 전지셀이 Li＋전지셀인 경우에 관해서 설명했지만, 전지셀은 물론 Li＋전지셀에 한정되는 것은 아니다.

도 11은 본 발명의 전지 유닛의 외관을 나타내는 사시도이다. 설명의 편의상, 도 11은 제1 내지 제4 실시예의 전지 유닛(1)을 나타내는 것으로 한다. 이 도면에서, 전지 유닛(1)은 하우징(300)으로 이루어져, 전원 공급 단자(9, 10)등이 설치된 단자부(301)와, 퓨즈(3, 4) 등의 상태를 확인 가능하게 하는 창(302A)을 갖는 커버(302)를 갖는다.

도 12는 도 11의 커버(302)를 제거한 상태의 전지 유닛(1)을 나타내는 사시도이다. 이 도면에서, 기판(303)에는 IC칩(304)이나 퓨즈부(306) 등이 설치되어 배선 패턴(도시하지 않음)에 접속되어 있다. 전압 감시 회로(2)는 예컨대 IC 칩(304)내에 설치되어 있다. 또한, 퓨즈부(206)에는 예컨대 퓨즈(3, 4)가 설치되어 있다.

도 13은 도 11에서 기판(303)을 제거한 상태의 전지 유닛(1)을 나타내는 사시도이다. 이 도면에서, 전지 셀(307)은 전지셀(E1∼E3)에 대응한다.

또한, 전지 유닛의 형태는 상기 도 11 내지 도 13에 도시된 형태에 한정되지 않는다.

이상, 본 발명을 실시예에 의해 설명했지만, 본 발명은 상기 실시예에 한정되는 것이 아니라, 본 발명의 범위내에서 여러가지의 변형 및 개량이 가능한 것은 자명하다.

또한, 본 실시예는 이하의 발명을 개시한다.

(발명 1) 전지셀의 전압을 감시하여 상기 전지셀 전압에 따라 전지셀과 부하의 사이에 접속된 스위치를 제어하여, 상기 전지셀의 과방전을 보호하는 보호 방법에 있어서,

상기 전지셀의 감시 결과에 상관없이 상기 스위치를 강제 오프 상태로 유지하는 것을 특징으로 하는 보호 방법.

(발명 2) 전지셀의 전압을 감시하여 그 전지셀의 전압에 따라 전지셀과 부하와의 사이에 접속된 스위치를 제어하여, 그 전지셀을 보호하는 보호 방법에 있어서,

상기 전지셀의 감시 결과에 상관없이 상기 스위치를 오프하는 것을 특징으로 하는 보호 방법.

(발명 3) 외부에서 공급되는 금지 신호에 따라 상기 스위치를 오프 상태로 유지하여, 외부에서 공급되는 해제 신호에 따라 상기 스위치를 상기 전지셀의 감시 결과에 따라 스위치 제어하는 것을 특징으로 하는 발명 1 또는 2에 기재된 보호방법.

(발명 4) 상기 전지셀의 충전 상태를 검출하여, 상기 전지셀이 충전 상태로 된 때에, 상기 스위치를 오프 상태로부터 해제하여, 상기 전지셀의 감시 결과에 따라 스위치 제어하는 것을 특징으로 하는 발명 1 내지 3에 기재된 보호 방법.

(발명 5) 상기 전지셀의 과방전 상태를 검출하여 상기 전지셀이 과방전 상태에 있을 때에는, 상기 스위치를 오프 상태로부터 해제하여, 상기 전지셀의 감시 결과에 따라 스위치 제어하는 것을 특징으로 하는 발명 1 내지 4에 기재된 보호 방법.

(발명 6) 상기 전지셀의 과충전 상태를 검출하여, 상기 전지셀이 과충전 상태에 있을 때에는 상기 스위치를 오프 상태로부터 해제하고, 상기 전지셀의 감시 결과에 따라 스위치 제어하는 것을 특징으로 하는 발명 1 내지 5에 기재된 보호 방법.

(발명 7) 외부로부터의 금지 신호에 따라 상기 전지셀의 감시 결과를 상기 스위치를 오프 상태가 되도록 유지하여, 외부로부터의 해제 신호에 따라 상기 전지셀의 감시 결과에 따라 스위치 제어하는 것을 특징으로 하는 발명 1에 기재된 보호 방법.

(발명 8) 전지셀과 부하의 사이에 접속되어, 그 전지셀의 방전을 제어하는 스위치와 그 전지셀의 전압을 감시하고, 그 전지셀의 전압에 따라 상기 스위치를 제어하는 감시 수단을 갖는 보호 회로에 있어서,

상기 감시 수단의 감시 결과에 상관없이 상기 스위치를 오프하는 방전 금지수단을 갖는 것을 특징으로 하는 보호 회로.

(발명 9) 상기 방전 금지 수단은 외부에서 공급되는 금지 신호에 따라 상기 스위치를 오프 상태로 유지하여, 외부에서 공급되는 해제 신호에 따라 상기 스위치를 상기 감시 수단의 감시 결과에 따라 스위치 제어하는 것을 특징으로 하는 발명 8에 기재된 보호 회로.

(발명 10) 상기 방전 금지 수단은 상기 전지셀의 충전 상태를 검출하여 상기 전지셀이 충전 상태로 되었을 때에, 상기 스위치를 오프 상태로부터 해제하여 상기 감시 수단의 감시 결과에 따라 스위치 제어하는 것을 특징으로 하는 발명 8 또는 9에 기재된 보호 회로.

(발명 11) 상기 방전 금지 수단은 상기 전지셀의 과방전 상태를 검출하여, 상기 전지셀이 과방전 상태에 있을 때에는 상기 스위치를 오프 상태로부터 해제하여, 상기 감시 수단의 감시 결과에 따라 스위치 제어하는 것을 특징으로 하는 발명 8 내지 10에 기재된 보호 회로.

(발명 12) 상기 방전 금지 수단은 상기 전지셀의 과충전 상태를 검출하여, 상기 전지셀이 과충전 상태에 있을 때에는 상기 스위치를 오프 상태로부터 해제하여, 상기 감시 수단의 감시 결과에 따라 스위치 제어하는 것을 특징으로 하는 발명 8 내지 11에 기재된 보호 회로.

(발명 13) 상기 방전 금지 수단은 외부로부터의 금지 신호에 따라 상기 감시 수단의 감시 결과를 상기 스위치를 오프 상태가 되도록 유지하여, 외부로부터의 해제 신호에 따라 상기 감시 수단의 감시 결과에 따라 스위치 제어하는 것을 특징으로 하는 발명 8에 기재된 보호 회로.

(발명 14) 전지셀과, 그 전지셀과 부하의 사이에 접속되며, 그 전지셀의 방전을 제어하는 스위치와 그 전지셀의 전압을 감시하고, 그 전지셀의 전압에 따라 상기 스위치를 제어하는 감시 수단을 갖는 전지 유닛에 있어서,

상기 감시 수단의 감시 결과에 상관없이 상기 스위치를 오프하는 방전 금지수단을 갖는 것을 특징으로 하는 전지 유닛.

(발명 15) 상기 방전 금지 수단은 외부에서 공급되는 금지 신호에 따라 상기 스위치를 오프 상태로 유지하여, 외부에서 공급되는 해제 신호에 따라 상기 스위치를 상기 감시 수단의 감시 결과에 따라 스위치 제어하는 것을 특징으로 하는 발명 14에 기재된 전지 유닛.

(발명 16) 상기 방전 금지 수단은 상기 전지셀의 충전 상태를 검출하여, 상기 전지셀이 충전 상태가 되었을 때에 상기 스위치를 오프 상태로부터 해제하고, 상기 감시 수단의 감시 결과에 따라 스위치 제어하는 것을 특징으로 하는 발명 14또는 15에 기재된 전지 유닛.

(발명 17) 상기 방전 금지 수단은 상기 전지셀의 과방전 상태를 검출하여, 상기 전지셀이 과방전 상태에 있을 때에는 상기 스위치를 오프 상태로부터 해제하고, 상기 감시 수단의 감시 결과에 따라 스위치 제어하는 것을 특징으로 하는 발명 14 내지 16에 기재된 전지 유닛.

(발명 18) 상기 방전 금지 수단은 상기 전지셀의 과충전 상태를 검출하여, 상기 전지셀이 과충전 상태에 있을 때에는 상기 스위치를 오프 상태로부터 해제하여, 상기 감시 수단의 감시 결과에 따라 스위치 제어하는 것을 특징으로 하는 발명 14 내지 17에 기재된 전지 유닛.

(발명 19) 상기 방전 금지 수단은 외부로부터의 금지 신호에 따라 상기 감시 수단의 감시 결과를 상기 스위치를 오프 상태가 되도록 유지하여, 외부로부터의 해제 신호에 따라 상기 감시 수단의 감시 결과에 따라 스위치 제어하는 것을 특징으로 하는 발명 14에 기재된 전지 유닛.

상기 발명 1 내지 19에 따르면, 전지셀과 부하를 접속하여 출하할 때에, 전지셀의 감시 결과에 상관없이 스위치를 오프함으로써, 부하측에서의 미소한 전류의 소비를 방지할 수 있기 때문에, 전지셀이 장시간 충전되지 않는 상태라도 전지셀의 과방전을 방지할 수 있고, 따라서, 전지셀의 열화를 방지할 수 있다.

또한, 외부에서 공급되는 금지 신호에 따라 스위치를 오프 상태로 유지하여, 외부에서 공급되는 해제 신호에 따라 스위치를 전지셀의 감시 결과에 따라 스위치 제어함으로써, 출하시에 금지 신호에 의해 스위치를 오프 상태로 유지하여, 전지셀의 전류 소비를 방지하고, 사용시에는 해제 신호에 의해 전지셀의 감시 결과에 따라 스위치를 제어하여 통상의 보호 동작을 행함으로써, 재고 상태에서의 전지셀의 소모를 방지할 수 있고, 따라서, 전지셀의 과방전을 방지할 수 있으며, 따라서, 전지셀의 열화를 방지할 수 있다.

또한, 전지셀이 충전 상태가 되었을 때, 즉, 사용 상태가 되었을 때에 자동적으로 스위치를 오프 상태로부터 해제하여, 전지셀의 감시 결과에 따라 스위치 제어를 행할 수 있다.

또한, 전지셀이 소정의 방전 전압이 되었을 때에 스위치를 오프 상태로부터 해제하여, 전지셀의 감시 결과에 따라 스위치 제어를 행하도록 함으로써, 자동적으로 사용 상태를 검출하고, 스위치를 오프 상태로부터 해제하여 전지셀의 감시 결과에 따라 스위치 제어를 행할 수 있다.

또한, 과충전 상태로 스위치가 오프 상태가 되는 일이 없이, 전지셀이 과충전인 채로 방치되는 일이 없기 때문에, 전지셀의 열화를 방지할 수 있다.

또한, 상기 발명 1 내지 19의 구성 및 효과는 상기 실시예에 설명된 바와 같다.

상술한 바와 같이, 본 발명에 따르면 외부에서 공급되는 강제 오프 신호에 따라, 스위치를 강제 오프 상태로 유지함으로써, 부하측에서의 미소한 전류의 소비를 방지할 수 있기 때문에, 전지셀이 장시간 충전되지 않는 상태라도 전지셀의 과방전을 방지할 수 있으며, 따라서, 전지셀의 열화를 방지할 수 있는 등의 특징을 갖는다.

또한, 본 발명에 따르면, 외부에서 공급되는 해제 신호에 따라 스위치를 강제 오프 상태로부터 해제함으로써, 통상의 충방전 제어를 행할 수 있는 등의 특징을 갖는다.

또한, 본 발명에 따르면 전지셀이 강제 오프 상태로 되어 있을 때 전지셀에 충전이 행하여진 것을 검출하고 검출이 행하여진 경우에 스위치를 강제 오프 상태로부터 해제함으로써, 사용시에 자동적으로 강제 오프 상태를 해제할 수 있는 등의 특징을 갖는다.

또한, 본 발명에 따르면, 전지셀이 강제 오프 상태로 되어 있을 때, 전지셀의 과충전 상태를 검출하여, 검출이 행하여진 경우에 스위치가 강제 오프 상태로부터 해제됨으로써, 과충전 상태로 방전이 억제되는 일이 없이 전지셀을 보호할 수 있는 등의 특징을 갖는다.

또한, 본 발명에 의하면, 전지셀이 강제 오프 상태로 유지되어 있을 때, 전압 감시의 전압과는 다른 제2 전압 감시에 의해, 스위치를 강제 오프 상태로부터 해제함으로써, 전지셀이 과충전 상태가 되기 전에 자동적으로 강제 오프 상태를 해제할 수 있는 등의 특징을 갖는다.

Claims

전지셀의 전압을 감시하며, 상기 전지셀 전압에 따라 전지셀과 부하의 사이에 접속된 스위치를 제어하여, 상기 전지셀의 과방전을 보호하는 보호 방법에 있어서,

외부에서 공급되는 강제 오프 신호에 따라 상기 스위치를 강제 오프 상태로 유지하는 것을 특징으로 하는 보호 방법.
제1항에 있어서, 외부에서 공급되는 해제 신호에 따라 상기 스위치를 강제 오프 상태로부터 해제하는 것인 보호 방법.
제1항 또는 제2항에 있어서, 상기 전지셀이 강제 오프 상태로 되어 있을 때, 상기 전지셀에 충전이 행하여진 것을 검출하여, 상기 검출이 행하여진 경우에 상기 스위치를 강제 오프 상태로부터 해제하는 것인 보호 방법.
제1항 또는 제2항에 있어서, 상기 전지셀이 강제 오프 상태로 되어 있을 때, 상기 전지셀의 과충전 상태를 검출하여, 상기 검출이 행하여진 경우에 상기 스위치를 강제 오프 상태로부터 해제하는 것인 보호 방법.
제1항 또는 제2항에 있어서, 상기 전지셀이 강제 오프 상태로 유지되어 있을 때, 상기 전압 감시 전압과는 다른 제2 전압 감시에 의해, 상기 스위치를 강제 오프 상태로부터 해제하는 것인 보호 방법.
전지셀의 과방전을 감시하는 감시 회로에 의해, 상기 전지셀의 전압에 따라 제어되는 전지셀과 부하와의 사이에 설치되는 방전 제어 스위치를 제어하는 제어 회로에 있어서,

상기 감시 회로의 감시 결과에 상관없이, 상기 방전 제어 스위치를 강제적으로 오프 상태로 하는 강제 오프 수단을 구비하는 것을 특징으로 하는 제어 회로.
전지셀의 과방전을 감시하는 감시 회로에 의해, 상기 전지셀의 전압에 따라 제어되는 전지셀과 부하와의 사이에 설치되는 방전 제어 스위치를 제어하는 제어 회로에 있어서,

상기 방전 제어 스위치를 외부에서 공급되는 강제 오프 신호에 따라, 오프 상태로 하는 강제 오프 수단을 구비하는 것을 특징으로 하는 제어 회로.
제7항에 있어서, 외부에서 공급되는 해제 신호에 따라 상기 방전 제어 스위치를 오프 상태로부터 해제하는 해제 수단을 구비하는 것인 제어 회로.
제6항 내지 제8항 중 어느 한 항에 있어서, 상기 전지셀이 상기 강제 오프 수단에 의해 오프 상태로 되어 있을 때, 상기 전지셀에 충전이 행하여진 것을 검출하는 검출 수단과, 상기 검출 수단에 따라, 상기 방전 제어 스위치의 상기 오프 상태를 해제하는 해제 수단을 구비하는 것인 제어 회로.
제9항에 있어서, 상기 해제 수단에 의해 상기 오프 상태가 해제된 경우에 상기 감시 회로에 의해 상기 방전 제어 스위치가 제어되는 것인 제어 회로.
제6항 내지 제8항 중 어느 한 항에 있어서, 상기 전지셀이 상기 강제 오프 수단에 의해 오프 상태로 유지되어 있을 때, 상기 전지셀의 과충전 상태를 검출하는 검출 수단과, 상기 검출 수단에 따라 상기 방전 제어 스위치의 상기 오프 상태를 해제하는 해제 수단을 구비하는 것인 제어 회로.
제11항에 있어서, 상기 해제 수단에 의해, 상기 오프 상태가 해제된 경우에 상기 감시 회로에 의해 상기 방전 제어 스위치가 제어되는 것인 제어 회로.
제6항 내지 제8항 중 어느 한 항에 있어서, 상기 전지셀이 강제 오프 수단에 의해 오프 상태로 유지되어 있을 때, 상기 감시 회로의 기준 전압과는 다른 제2 전압 감시에 의해, 상기 스위치를 강제 오프 상태로부터 해제하는 해제 수단을 구비하는 것인 제어 회로.
제13항에 있어서, 상기 제2 전압 감시의 전압을 임의로 설정할 수 있는 것인 제어 회로.
부하에 전력을 공급하기 위한 전지 유닛에 있어서,

전지셀과;

상기 전지셀의 과방전을 감시하는 감시 회로와;

상기 감시 회로에 의해 제어된 상기 전지셀과 상기 부하의 사이에 설치되는 방전 제어 스위치와;

상기 감시 회로의 감시 결과에 상관없이 상기 방전 제어 스위치를 강제적으로 오프 상태로 하는 강제 오프 수단을 구비하는 것을 특징으로 하는 전지 유닛.
부하에 전력을 공급하기 위한 전지 유닛에 있어서,

전지셀과;

상기 전지셀의 과방전을 감시하는 감시 회로와;

상기 감시 회로에 의해 제어되는 상기 전지셀과 상기 부하의 사이에 설치되는 방전 제어 스위치와;

상기 방전 제어 스위치를 상기 전지 유닛의 외부에서 공급되는 강제 오프 신호에 따라, 오프 상태로 하는 강제 오프 수단을 구비하는 것을 특징으로 하는 전지 유닛.
제16항에 있어서, 상기 전지 유닛의 외부에서 공급되는 해제 신호에 따라 상기 방전 제어 스위치를 오프 상태로부터 해제하는 해제 수단을 구비하는 것인 전지 유닛.
제15항 내지 제17항 중 어느 한 항에 있어서, 상기 전지셀이 상기 강제 오프 수단에 의해 오프 상태로 유지되어 있을 때, 상기 전지셀에 충전이 행하여진 것을 검출하는 검출 수단과;

상기 검출 수단에 따라 상기 방전 제어 스위치의 상기 오프 상태를 해제하는 해제 수단을 더 구비하는 것인 전지 유닛.
제18항에 있어서, 상기 해제 수단에 의해, 상기 오프 상태가 해제된 경우에는 상기 감시 회로에 의해 상기 방전 제어 스위치가 제어되는 것인 전지 유닛.
제15항 내지 제17항 중 어느 한 항에 있어서, 상기 전지셀이 상기 강제 오프 수단에 의해 오프 상태로 유지되어 있을 때, 상기 전지셀의 과충전 상태를 검출하는 검출 수단과;

상기 검출 수단에 따라 상기 방전 제어 스위치의 상기 오프 상태를 해제하는 해제 수단을 더 구비하는 것인 전지 유닛.
제20항에 있어서, 상기 해제 수단에 의해, 상기 오프 상태가 해제된 경우에는 상기 감시 회로에 의해 상기 방전 제어 스위치가 제어되는 것인 전지 유닛.
제15항 내지 제17항 중 어느 한 항에 있어서, 상기 전지셀이 강제 오프 수단에 의해 오프 상태로 유지되어 있을 때, 상기 감시 회로의 기준 전압과는 다른 제2 전압 감시에 의해, 상기 스위치를 강제 오프 상태로부터 해제하는 해제 수단을 구비하는 것인 전지 유닛.
제22항에 있어서, 상기 제2 전압 감시의 전압을 임의로 설정할 수 있는 것인 전지 유닛.
전지셀과, 상기 전지셀이 전력을 공급하는 부하와의 사이에 위치하는 방전을 제어하기 위한 스위치를 구비한 장치를 위한 보호 회로에 있어서,

상기 전지셀로부터의 전압을 입력하여, 상기 전지셀의 과방전 상태를 검출하여 상기 스위치를 오프시키는 감시 회로와;

상기 방전 제어 스위치를 장치 외부로부터의 신호에 의해 강제적으로 오프 상태로 하는 강제 오프 수단을 구비하는 것을 특징으로 하는 제어 회로.