JP5768012B2 - 情報処理装置 - Google Patents

Description

本発明は、情報処理装置に関し、特に、内蔵バッテリの制御に関する。

情報処理装置の技術分野では、ノートブック型パーソナルコンピュータ（以下、ノートＰＣ）がよく知られているが、通常のノートＰＣは、バッテリパックが取り外し可能に構成されている。

また、従来、バッテリ残量が完全にゼロになってしまうと深放電状態に陥り、充電も放電もできなくなってしまうという問題があった。特許文献１には、深放電（過放電）防止のために二次電池の電圧が低下しすぎたことを検知することが記載されていると考えられる。しかしながら、これは異常電圧や異常電流を検知してバッテリからの電力をカットするものであって、安全を目的としたものである。

特開２０１０−０４９９１６号公報

過放電への対策として、バッテリパックが取り外し可能に構成されている従来の通常のノートＰＣにおいては、工場出荷時にＰＣ本体とバッテリパックとを別々に梱包したり、あるいはバッテリパックとＰＣ本体との間に絶縁シートをかませたりして深放電に陥ることを防いでいる。もし、バッテリパックをノートＰＣ本体に装着したまま出荷すると、ノートＰＣの待機電力によって、バッテリが少しずつ放電し、ユーザが梱包を解いてノートＰＣを取り出したときにバッテリが深放電状態に陥っている可能性がある。

しかしながら、バッテリを完全に筐体に内蔵するＰＣを製造する場合、通常、バッテリとＰＣシステムとの間をメカ的に絶縁する方法がないため、工場出荷からＰＣ製品が入った箱をユーザが開梱するまでの間に、ＰＣの待機電力によりバッテリ残量がゼロになってしまうことが懸念される。

本発明は、上記実情に鑑みてなされたものであって、内蔵バッテリを有する情報処理装置において、製品の工場出荷からユーザ開梱までの間にバッテリ残量が完全になくなるのを防ぐことを目的とする。

上記目的を達成するために本発明は、バッテリを内蔵した情報処理装置であって、前記バッテリに信号線で接続し、前記バッテリを制御する組み込み制御手段を有し、前記組み込み制御手段は、前記バッテリが、充放電が可能な状態にするか又は不可能な状態にするかを示す状態識別子を記憶する記憶手段を有し、前記バッテリは、前記状態識別子を検知する検知手段と、該検知手段により前記状態識別子が初期値とは異なる値であり充放電が不可能な状態にすることを示す値であることが検知されている間は、前記バッテリを充放電が不可能な状態にする制御手段と、を有し、前記組み込み制御手段は、前記バッテリ又はＡＣアダプタからの電源が接続されていれば通電され動作し、前記記憶手段は、前記組み込み制御手段への電源が切断された後に給電されると記憶内容が初期値に戻ることを特徴とする。

本発明によれば、内蔵バッテリを有する情報処理装置において、製品の工場出荷からユーザ開梱までの間にバッテリ残量が完全になくなるのを防ぐことが可能となる。

本発明の実施形態に係る情報処理装置の概略構成を示すブロック図である。 上記実施形態の要部の構成を示す回路図である。 図２の回路による各信号及びバッテリ機能の関係を示す図である。 本発明の実施形態に係る情報処理装置を工場にて出荷できる状態にする手順を示す図である。 本発明の実施形態に係る情報処理装置をユーザ開梱時においてシステムブートする手順を示す図である。

以下、本発明を実施形態により詳細に説明する。
図１を参照すると、本実施形態に係る情報処理装置であるパーソナルコンピュータ（以下、ＰＣと呼ぶ）１の概略構成が示されている。

ＰＣ１は、情報の入力、演算、出力などを行いＰＣ１の主制御部として機能するシステム部１００と、筐体内に固定的に内蔵するバッテリ１０１を有する。システム部１００は、中央演算装置や主記憶装置、マザーボード及びマザーボード上の各種チップなどを含んで構成される。本実施形態においては、システム部１００は、マザーボード上にエンベデッドコントローラ１０５を備える。

エンベデッドコントローラ１０５は、ランダムアクセスメモリ（以下、ＲＡＭと呼ぶ）１０６を備える。エンベデッドコントローラ１０５は、バッテリ１０１と信号線１０４を介して接続しており、バッテリ１０１に対して信号の受け渡しができる。

バッテリ１０１は、バッテリ制御手段１０２と、検知手段１０３を有する。バッテリ制御手段１０２は、バッテリ１０１の動作や状態の制御を行い、特に、バッテリ機能の切換を行う。ここで、バッテリ機能とは、バッテリ１０１が充放電する機能のことをいう。

検知手段１０３は、信号線１０４を介してエンベデッドコントローラ１０５内のＲＡＭ１０６に記憶されている所定のビットの値を検知する。ここで、ＲＡＭ１０６の当該所定のビットは、いわゆる「ライトワンス」ビットであり、一回だけ書換可能なビットである。当該所定のビットは、デフォルトでは０の値を取り、一度１に書き換えられると、エンベデッドコントローラ１０５の電源がなくなるまで１の値を保持する。

バッテリ１０１は、図示しない二次電池を有しており、そこからの蓄電力、又は、バッテリ１０１に挿入されるＡＣアダプタ１０７から供給される電力を、システム部１００に給電する。ＡＣアダプタ１０７は、バッテリ１０１に挿抜可能に構成される。

バッテリ１０１は、ＳＹＳ＿ＣＴＲ信号がＬｏｗのときにだけバッテリ機能をオンにする。

図２を参照すると、図１の要部のハードウェア構成が回路図で示されている。図２に示すように、本実施形態では、バッテリ１０１とエンベデッドコントローラ１０５の間をつなぐ信号線１０４は、具体的には、プルダウンされたシステムコントロール信号（ＳＹＳ＿ＣＴＲ）の信号線の中途にＦＥＴを設け、当該ＦＥＴのゲートにエンベデッドコントローラ１０５からのバッテリオフ信号（ＢＡＴ＿ＯＦＦ＃）をつなげる構成である。

図３に、図２の回路による各信号及びバッテリ機能の関係を示す。図３における「ＲＡＭｓｔａｔｕｓ」の列は、ＲＡＭ１０６の上記所定のビットの値（若しくはＲＡＭ１０６の状態）を表す。「ＢＡＴ＿ＯＦＦ＃」列は当該信号出力を表す。同様に、「ＳＹＳ＿ＣＴＲ」列も当該信号出力を表す。「Ｂａｔｔｅｒｙ ｃｈａｒｇｅ／ｄｉｓｃｈａｒｇｅ」列は、バッテリ機能のオン／オフを表す。すなわち、バッテリ機能の状態がオンのときバッテリ機能がオンされ、バッテリ１０１は充放電可能な状態となる。一方、バッテリ機能の状態がオフのときバッテリ機能がオフされ、バッテリ１０１は充放電が不可能な状態となる。

図３の各行を以下、説明する。
上述したように、ＲＡＭ１０６の上記所定のビットの値は、デフォルトでは０である。このとき、エンベデッドコントローラ１０５は、ＢＡＴ＿ＯＦＦ＃信号をＨｉｇｈにする。するとＦＥＴがオンされ、ＳＹＳ＿ＣＴＲ信号はプルダウンされてＬｏｗになる。バッテリ１０１は、ＳＹＳ＿ＣＴＲ信号がＬｏｗのときにだけバッテリ機能をオンにする。

上記所定のビットの値が１にされたとき、エンベデッドコントローラ１０５は、ＢＡＴ＿ＯＦＦ＃信号をＬｏｗにする。するとＦＥＴがオフされ、ＳＹＳ＿ＣＴＲ信号はＨｉｇｈになる。バッテリ１０１は、ＳＹＳ＿ＣＴＲ信号がＬｏｗのときにだけバッテリ機能をオンにするため、バッテリ機能をオフにする。なお、ＰＣ１がバッテリ駆動中に上記所定のビットの値が１になると、このようにバッテリ機能がオフになるので、異常電源断になる。

ＲＡＭ１０６に電源が供給されていない状態のとき、特に、ＡＣＰＩ仕様書にいうＧ３状態（商用電源や無停電電源装置からの電源供給が完全に絶たれている状態）で、なおかつ、バッテリ駆動もできない状態のとき、バッテリ機能がオフになる。

検知手段１０３は、ＳＹＳ＿ＣＴＲ信号のＨｉｇｈ／Ｌｏｗを検知して、ＲＡＭ１０６の上記所定のビットの値（若しくはＲＡＭ１０６の状態）を検知する。また、バッテリ制御手段１０２は、検知手段１０３の検知結果に基づいて、図３の表のようにバッテリ機能のオン／オフを行う。

以下では、工場にてＰＣ１を出荷できる状態にする手順（図４）と、ユーザ開梱時におけるエンドユーザのシステムブート手順（図５）とを説明する。

図４に示すように、工場では、ＡＣアダプタ１０７をＰＣ１につないだままＲＡＭ１０６の上記所定のビットの値を１にしてシャットダウンを行い、システム状態をＧ３（商用電源や無停電電源装置からの電源供給が完全に絶たれている状態）にする。

詳細には、まず、ＰＣ１にＡＣアダプタ１０７をつなぎ、システムブートする（手順ａ１）。このとき、システム状態はＳ０（稼働状態）であり、システム部１００に電源が供給されるため、ＲＡＭ１０６の上記所定のビットの値は、デフォルトの０である。そのため、エンベデッドコントローラ１０５は、ＢＡＴ＿ＯＦＦ＃信号としてＨｉｇｈを送出している。検知手段１０３はそれを検知してバッテリ制御手段１０２がバッテリ機能の状態をＯＮ（充放電可能な状態）に保つ。

次に、工場のオペレータは、ビットの値を１にする（手順ａ２）。システム状態はＳ０であるが、ＢＡＴ＿ＯＦＦ＃信号がＬｏｗになるので検知手段１０３はそれを検知してバッテリ制御手段１０２がバッテリ機能の状態をＯＦＦ（充放電不可能な状態）にする。

次に、工場のオペレータは、シャットダウンを行う（手順ａ３）。バッテリ機能の状態はＯＦＦのまま、システム状態がＳ５（ソフトオフ。電源断であるが通電されている状態。）に移行する。

次に、工場のオペレータがＰＣ１からＡＣアダプタ１０７を抜くと（手順ａ４）、バッテリ機能の状態がＯＦＦのまま、システム状態がＧ３（メカニカルオフ。商用電源や無停電電源装置からの電源供給が完全に絶たれている状態）になる。

そのため、バッテリ１０１がシステム部１００と物理的に接続されておりＰＣ１内に内蔵されている状態であるにもかかわらず、待機電力が０Ｗになる。

エンドユーザ側では、図５に示すように、ＰＣ１にＡＣアダプタ１０７をいったん差し込めば、バッテリ機能の状態がＯＮに回復する。すなわち、バッテリ１０１は、充放電可能な状態になる。

詳細には、まず、ユーザがＰＣ１の入った箱を開梱する（手順ａ５）。このとき、ＰＣ１の各ステータスは、図４の手順ａ４後のものと同じである。

ユーザが一旦ＰＣ１にＡＣアダプタ１０７をつなぐと（手順ａ６）、システム部１００に電源が供給されるので、システム状態はＳ５以上になり、ＲＡＭ１０６の上記所定のビットの値はデフォルトの０になる。したがって、バッテリ機能の状態はＯＮ（充放電可能な状態）になる。

ユーザが一旦ＰＣ１にＡＣアダプタ１０７をつないだ後は、ＡＣアダプタ１０７を抜いて（手順ａ７）バッテリ駆動しても、バッテリ機能の状態はＯＮ（充放電可能な状態）を保つ。

すなわち、ＰＣ１は、エンドユーザがＡＣアダプタ１０７を挿入するまでの間、待機電力を０Ｗに押さえることができる。したがって、本実施形態によれば、内蔵バッテリを有する情報処理装置において、製品の工場出荷からユーザ開梱までの間にバッテリ残量が完全になくなるのを防ぐことが可能となる。

また、一般的に情報処理装置においては、マザーボード上のエンベデッドコントローラ（これはエンベデッドコントローラ１０５を含んでも含まなくてもよい）のファームウェアをアップデートする際、アップデート後にＧ３状態にする必要がある。しかしながら、バッテリを内蔵する情報処理装置においては、Ｇ３状態を作り出すことが困難であった。

ところが、本実施形態によると、バッテリ１０１をＰＣ１から取り外さなくてもＧ３状態を作ることができ、装置解体してバッテリコネクタを外す必要がない。ユーザビリティ面で格段に便利になる。

また、本実施形態では、メカ的なスイッチ等を追加してＧ３状態を作り出していないため、装置のダウンサイジングに貢献する。また、コスト的にもメリットがある。

１ パーソナルコンピュータ（ＰＣ）
１００ システム部
１０１ バッテリ（Ｂａｔｔｅｒｙ）
１０２ バッテリ制御手段
１０３ 検知手段
１０４ 信号線
１０５ エンベデッドコントローラ（ＥＣ）
１０６ ランダムアクセスメモリ（ＲＡＭ）
１０７ ＡＣアダプタ

Claims (5)

1. バッテリを内蔵した情報処理装置であって、
   前記バッテリに信号線で接続し、前記バッテリを制御する組み込み制御手段を有し、
   前記組み込み制御手段は、前記バッテリが、充放電が可能な状態にするか又は不可能な状態にするかを示す状態識別子を記憶する記憶手段を有し、
   前記バッテリは、
   前記状態識別子を検知する検知手段と、
   該検知手段により前記状態識別子が初期値とは異なる値であり充放電が不可能な状態にすることを示す値であることが検知されている間は、前記バッテリを充放電が不可能な状態にする制御手段と、
   を有し、
   前記組み込み制御手段は、前記バッテリ又はＡＣアダプタからの電源が接続されていれば通電され動作し、
   前記記憶手段は、前記組み込み制御手段への電源が切断された後に給電されると記憶内容が初期値に戻る
   ことを特徴とする情報処理装置。
2. 前記組み込み制御手段は、前記記憶手段が初期値と異なる値を記憶しているときに、前記信号線にＨｉｇｈを出力し、
   前記バッテリの前記制御手段は、当該出力に応じた前記信号線の状態に応じて、前記バッテリを充放電が可能な状態にすることを特徴とする請求項１記載の情報処理装置。
3. 前記組み込み制御手段による前記バッテリの制御、及び、前記制御手段による前記バッテリを充放電が不可能な状態にする制御が行われる間、前記組み込み制御手段に電源を供給する外部電源を有することを特徴とする請求項１又は２記載の情報処理装置。
4. 前記組み込み制御手段は、前記状態識別子が、充放電が可能な状態にすることを示すものであるときに、前記信号線にその旨を意味する信号を送り続け、
   前記検知手段は、前記信号の有無に基づいて、前記状態識別子を検知することを特徴とする請求項１から３のいずれか１項記載の情報処理装置。
5. 前記記憶手段は、前記組み込み制御手段に通電されている状態であれば記憶を保持し続けることを特徴とする請求項１から４のいずれか１項記載の情報処理装置。

Images