KR20000067046A - 반도체 소자의 게이트 전극 형성 방법 - Google Patents
반도체 소자의 게이트 전극 형성 방법 Download PDFInfo
- Publication number
- KR20000067046A KR20000067046A KR1019990014512A KR19990014512A KR20000067046A KR 20000067046 A KR20000067046 A KR 20000067046A KR 1019990014512 A KR1019990014512 A KR 1019990014512A KR 19990014512 A KR19990014512 A KR 19990014512A KR 20000067046 A KR20000067046 A KR 20000067046A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- semiconductor
- gate electrode
- semiconductor layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 150000004767 nitrides Chemical class 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012298 atmosphere Substances 0.000 claims abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract 4
- 230000003647 oxidation Effects 0.000 claims description 41
- 238000007254 oxidation reaction Methods 0.000 claims description 41
- 229910008484 TiSi Inorganic materials 0.000 claims description 30
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 150000002431 hydrogen Chemical class 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000010405 reoxidation reaction Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 GOI(Gate Oxide Integration)특성 향상 및 스파이크 현상의 발생을 효율적으로 억제할 수 있도록한 반도체 소자의 게이트 전극 형성 방법에 관한 것으로, 반도체 기판상에 게이트 절연막과 게이트 절연막상에 제 1 반도체층을 형성하는 공정과,상기 제 1 반도체층상에 질화 금속층을 형성하는 공정과,상기 질화 금속층상에 제 2 반도체층을 형성하는 공정과,상기 제 1 반도체층,상기 질화 금속층 그리고 상기 제 2 반도체층을 선택 식각하여 게이트 전극을 형성하는 공정과,습식 수소 분위기에서 게이트 절연막과 상기 제 1 및 제 2 반도체층을 산화하는 공정을 포함한다.
Description
본 발명은 반도체 소자의 금속 배선 형성에 관한 것으로, 특히 GOI(Gate Oxide Integration)특성 향상 및 스파이크 현상의 발생을 효율적으로 억제할 수 있도록한 반도체 소자의 게이트 전극 형성 방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 금속 배선 형성 방법에 관하여 설명하면 다음과 같다.
도 1a내지 도 1g는 종래 기술의 반도체 소자의 게이트 전극 형성을 나타낸 공정 단면도이다.
먼저, 도 1a에서와 같이, 필드 절연막(2)에 의해서 활성 영역이 정의된 반도체 기판(1)의 표면에 열산화 공정으로 60Å의 두께의 게이트 절연막(3)을 형성한다.
이어, 상기 게이트 절연막(3)상에 LPCVD 공정으로 1000Å의 도우프드 폴리실리콘층(4)을 형성한다.
그리고 HF 용액을 이용하여 세정 공정을 진행하여 상기 도우프드 폴리실리콘층(4)의 표면의 산화 물질등을 제거한다.
이어, 도 1b에서와 같이, 스퍼터링 공정으로 100Å 두께의 TiN층(5) 및 1000Å 두께의 TiSix층(6)을 형성한다.
그리고 도 1c에서와 같이, Ar 또는 N2분위기에서 800 ~ 900℃로 30분간 열처리 공정을 진행한다.
상기 열처리 공정은 스퍼터링 공정으로 증착된 TiSix층(6)이 C49상으로 있어 비저항이 높기때문에 이를 C54상으로 변태시켜 비저항이 20μΩ/㎝ 미만이 되도록하기 위한 것이다.
이어, 도 1d에서와 같이, 상기 TiSix층(6)상에 2500Å의 두께로 제 1 절연층(7)을 형성한다.
그리고 도 1e에서와 같이, 적층 형성된 제 1 절연층(7),TiSix층(6),TiN층(5)도우프드 폴리실리콘층(4) 그리고 게이트 절연막(3)을 선택적으로 패터닝하여 게이트 전극(8)을 형성한다.
이어, 도 1f에서와 같이, 게이트 전극(8)이 형성된 전면에 500Å 두께의 제 2 절연층(도면에 도시되지 않음)을 형성하고 에치백하여 게이트 전극(8)의 양측면에 게이트 측벽(9)을 형성한다.
그리고 도 1g에서와 같이, 상기 게이트 측벽(9)을 포함하는 게이트 전극(8)을 마스크로하여 불순물 이온 주입 및 확산 공정으로 소오스/드레인 영역(10)을 형성한다.
이와 같은 종래 기술의 금속 배선 형성 공정시에 스퍼터링으로 TiSix층(6)을 증착하는 경우 비저항을 낮추고 증착시 발생하는 파티클을 줄이기 위하여 Si/Ti의 비를 2.1 ~ 2.3으로 선택한다.
그러나 이와 같은 종래 기술의 반도체 소자의 금속 배선 형성 공정은 다음과 같은 문제가 있다.
게이트 전극 패터닝후에 게이트 절연막의 손상을 복구하기 위하여 재산화 공정을 진행하여야 한다.
이와 같은 재산화 공정은 TiSix박막내의 Si를 소모하게 되므로 도우프드 폴리실리콘층으로 부터 Si의 공급이 이루어져야하는데, 이 과정에서 Ti가 도우프드 폴리실리콘층의 그레인 바운더리(Grain boundary)를 통해 확산되어 TiSix스파이크가 도우프드 폴리실리콘층내에 형성된다.
그 결과 게이트의 라인 저항과 GOI 특성이 급격히 저하되는 문제가 발생한다.
이를 막기위하여 제시된 TiSix/TiN/poly-si 구조의 Ti 폴리사이드가 발표되었으나, 이 구조에서도 TiN 박막이 산화 공정에 취약하여 재산화 공정후에 TiSix/TiOx/poly-Si 구조가 형성되어 TiSix와 poly-Si간의 콘택 저항이 증가하고 GOI 특성이 급격히 저하되는 문제가 발생한다.
그러므로 종래 기술의 금속 배선 형성공정에서 재산화 공정을 효율적으로 적용할 수 없는 문제가 있다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 금속 배선 형성 방법의 문제를 해결하기 위한 것으로, GOI(Gate Oxide Integration)특성 향상 및 스파이크 현상의 발생을 효율적으로 억제할 수 있도록한 반도체 소자의 게이트 전극 형성 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1g는 종래 기술의 반도체 소자의 게이트 전극 형성을 나타낸 공정 단면도
도 2a내지 도 2i는 본 발명에 따른 반도체 소자의 게이트 전극 형성을 나타낸 공정 단면도
도 3은 본 발명에 따른 게이트 전극의 선택적 산화 특성을 나타낸 그래프
도면의 주요 부분에 대한 부호의 설명
21. 반도체 기판 22. 소자격리층
23. 게이트 절연막 24. 제 1 반도체층
25. 질화 금속층 26. 제 2 반도체층
27. 금속실리사이드층 28. 제 1 절연층
29a. 선택산화전의 게이트 전극 29b. 선택산화후의 게이트 전극
30. 선택산화에 따른 산화막 31. 게이트 측벽
32. 소오스/드레인 확산 영역
TiSix와 poly-Si간의 베리어층의 산화를 막고 재산화 공정에서 Si의 공급을 촉진할 수 있도록한 본 발명의 반도체 소자의 게이트 전극 형성 방법은 반도체 기판상에 게이트 절연막과 게이트 절연막상에 제 1 반도체층을 형성하는 공정과,상기 제 1 반도체층상에 질화 금속층을 형성하는 공정과,상기 질화 금속층상에 제 2 반도체층을 형성하는 공정과,상기 제 1 반도체층,상기 질화 금속층 그리고 상기 제 2 반도체층을 선택 식각하여 게이트 전극을 형성하는 공정과,습식 수소 분위기에서 게이트 절연막과 상기 제 1 및 제 2 반도체층을 산화하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 게이트 전극 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2i는 본 발명에 따른 반도체 소자의 게이트 전극 형성을 나타낸 공정 단면도이고, 도 3은 본 발명에 따른 게이트 전극의 선택적 산화 특성을 나타낸 그래프이다.
먼저, 도 2a에서와 같이, 소자 격리층(22)에 의해서 활성 영역이 정의된 반도체 기판(21)의 표면에 열산화 공정으로 50 ~ 70Å의 두께 예를들면, 60Å의 두께로 게이트 절연막(23)을 형성한다.
이어, 상기 게이트 절연막(23)상에 LPCVD(Low Pressure Chemical Vapour Deposition) 공정으로 500 ~ 1000Å의 두께로 제 1 반도체층(24) 예를들면, 도우프드 폴리실리콘층을 형성한다.
제 1 반도체층(24)은 SiH4또는 Si2H6를 소오스 가스로하여 증착한 Si에 도팬트를 주입하거나, LPCVD 공정시에 P, B, As를 포함하는 소오스 가스를 첨가하여 형성한다.
그리고 HF 용액을 이용하여 세정 공정을 진행하여 상기 제 1 반도체층(24)의 표면의 산화 물질등을 제거한다.
이어, 도 2b에서와 같이, 상기 제 1 반도체층(24)상에 90 ~ 110Å의 두께 예를들면, 100Å 두께의 질화 금속층(25)을 증착 형성한다.
여기서, 질화 금속층(Metal Nitride)(25)은 후속되는 선택 산화 공정중에 산화되지 않고 제 1 반도체층(24)내에 금속실리사이드층 스파이크 예를들면, TiSix스파이크가 발생하는 것을 막기위한 베리어층이다.
질화 금속층(25)은 후속되는 열공정에서 제 1 반도체층(24)내의 도팬트 디플리션(Dopant depletion)을 억제한다.
그리고 질화 금속층(25)으로 WNx또는 MoNx층을 사용한다.
베리어층으로 사용하는 WNx,MoNx층은 N의 함유량이 10 ~ 45%이 되도록하고, 리액티브 스퍼터링 공정 또는 W,N 또는 Mo,N을 포함하는 소오스 가스를 이용한 PECVD(Plasma Enhanced Chemical Vapour Deposition)공정으로 증착하여 비정질상으로 형성한다.
그리고 도 2c에서와 같이, 질화 금속층(25)상에 100 ~ 200Å 두께의 제 2 반도체층(26) 예를들면, 비정질 실리콘층을 증착 형성한다.
제 2 반도체층(26)은 후속되는 선택 산화 공정에서 금속실리사이드층 예를들면, TiSix층에 Si를 공급해주며 제 2 반도체층(24)의 그레인 바운더리를 통해서 TiSix스파이크가 형성되는 것을 억제하는 역할을 한다.
제 2 반도체층(26)은 600℃ 이하의 온도에서 SiH4또는 Si2H6를 소오스 가스로하여 LPCVD 공정으로 증착한다.
이어, 도 2d에서와 같이, 상기 제 2 반도체층(26)상에 900 ~ 1100Å의 두께의 금속실리사이드층(27) 예를들면, 1000Å의 TiSix층을 증착 형성한다.
이때, Si/Ti의 비는 2.1 ~ 2.2로 하여 800℃ 이상의 열처리후의 비저항이 20μΩ/㎝이하가 되도록 한다.
그리고 도 2e에서와 같이, TiSix층상에 2300 ~ 2700Å의 두께 예를들면, 2500Å의 두께로 제 1 절연층(28)을 형성한다.
이어, 도 2f에서와 같이, 상기 적층형성된 제 1 절연층(28),TiSix층,제 2 반도체층(26),질화 금속층(25),제 1 반도체층(24),게이트 절연막(23)을 선택적으로 식각하여 게이트 전극을 형성한다. 도 2f에서의 게이트 전극은 선택 산화전의 게이트 전극(29a)을 도시한것이다.
그리고 도 2g에서와 같이, H2O/H2/N2분위기에서 선택적으로 TiSix층,제 1 반도체층(24),반도체 기판(21)을 산화시켜 게이트 절연막(23)의 식각 손상을 복구한다.
이때, H2O/H2의 분압비를 10-6~ 1인 범위로 설정하고 공정온도는 800 ~ 1000℃, 공정압력은 100 ~ 760torr로 하여 1 ~ 30분간 실시한다.
이와 같은 선택 산화 공정에 의해 TiSx층의 열처리에 의해 저항감소 및 제 2 반도체층(26)의 Si가 TiSx층 표면으로 공급되어 산화막 성장이 동시에 이루어진다.
도 2g에 나타난 게이트 전극은 선택적 산화후의 게이트 전극(29b)을 나타낸 것이다.
도 2g의 확대도에서 보면, 선택 산화시에 질화 금속층(25)이 베리어층으로 작용하여 제 1 반도체층(24)내에 TiSix스파이크가 발생하는 것을 막고, TiSix층, 제 1 반도체층(24),게이트 절연막(23) 및 반도체 기판(21) 표면에 선택산화에 따른 산화막(30)이 형성된다.
이와 같은 선택 산화 공정에서 질화 금속층(25)이 베리어층으로 사용될 수 있는 이유를 설명하면 다음과 같다.
습식 수소 분위기에서 산화 공정의 반응평형식은 K ∝ (PH2/N2/PH2O)3이고, 산소 분위기에서 산화 공정의 반응평형식은 K ∝ (PO2)3이다. 여기서, K는 반응평형상수, (PH2/N2/PH2O)은 H2O와 H2/N2의 분압, PO2는 산소의 분압이다.
그리고 습식 수소 분위기에서의 산화 공정의 반응식은 다음과 같다.
금속 질화막의 산화 공정 반응식은 WNx+ H2O ↔ WO3+ 3H2↑ + N2↑이고, 실리콘의 산화 공정 반응식은 Si + 2O2↔ SiO2+ 2H2↑이다.
그리고 산소 분위기에서의 산화 공정 반응식은 다음과 같다.
금속 질화막의 산화 공정 반응식은 WNx+ 3O2↔ WO3이고, 실리콘의 산화 공정 반응식은 Si + 2O2↔ SiO2+ 2H2↑이다.
여기서, 금속 질화막의 산화 공정 반응식은 WNx+ H2O ↔ WO3+ 3H2↑ + N2↑의 경우는 평형 상태를 이룬 상태에서 WNx와 H2O의 반응은 수소의 분압에 따라 순반응 또는 역반응이 가능하므로 수소의 분압을 조정하여 WNx가 산화하는 것을 방지할 수 있는 것이다.
그러나 WNx+ 3O2↔ WO3는 산소 분위기에서 산화를 조절하기가 극히어렵다.
이어, 도 2h에서와 같이, 선택산화후의 게이트 전극(29b)이 형성된 전면에 450 ~ 550Å의 두께, 예를들면 500Å 두께의 제 2 절연층(도면에 도시되지 않음)을 형성하고 에치백하여 선택산화후의 게이트 전극(29b)의 양측면에 게이트 측벽(31)을 형성한다.
그리고 도 2i에서와 같이, 상기 게이트 측벽(31)을 포함하는 선택산화후의 게이트 전극(29b)을 마스크로하여 불순물 이온 주입 및 확산 공정으로 소오스/드레인 영역(32)을 형성한다.
이와 같은 본 발명은 게이트 전극 패터닝후에 선택 산화가 가능하도록한 것으로, 도 3에 나타낸 그래프에서와 같이 Si와 베리어층의 산화에 대한 평형 H2O/H2분압비가 다른것을 이용한 것이다.
즉, 도 3은 습식 수소 산화(Wet-hydrogen oxidation)공정에서 Si와 베리어층의 산화에 대한 평형 H2O/H2분압비가 다르므로 베리어층이 산화되지 않으면서 Si의 산화가 가능한 공정 영역이 있음을 나타낸 것이다.
도 3에서 보면 H2O/H2의 분압비를 10-3이하로 조절하는 경우 베리어층으로 TiN이나 TaN과 같은 물질도 선택 산화가 가능한 영역이 존재하기는 하나 H2O/H2분압비를 10-3이하로 조절하는 것은 어려워 실제 반도체 소자 제조 공정에 적용할 수 없음을 보여준다.
본 발명에서는 10-6~ 1의 크기로 H2O/H2/N2분압비를 조절할 수 있는 WNx와 MoNx를 베리어로 사용하여 선택 산화가 가능하도록한 것이다.
그리고 본 발명의 반도체 소자의 게이트 전극 형성 방법에서는 파티클 문제가 적고 저항이 낮은 TiSix층을 형성하기 위하여 Si/Ti의 비를 2.1 ~ 2.3으로 낮추어 사용한다.
TiSix/poly-Si 구조의 산화 공정 중에 TiSix표면에 SiO2막이 형성되는데, 이과정에서 TiSix의 Si가 소모되므로 이상 산화를 막기 위해서는 Si의 추가적인 공급이 필수적이다.
본 발명에서는 TiSix박막의 하부에 비정질 Si층을 형성하여 산화 공정중에 필요한 Si가 공급되도록 하였다.
이와 같은 본 발명에 따른 반도체 소자의 게이트 전극 형성 방법은 다음과 같은 효과가 있다.
10-6~ 1의 크기로 H2O/H2/N2분압비를 조절할 수 있는 WNx또는 MoNx를 베리어로 사용하여 선택 산화가 가능하도록 하여 식각 손상을 입은 게이트 절연막의 효율적인 복구가 가능하도록 하는 효과가 있다.
또한, 비정질의 WNx또는 MoNx를 베리어층으로 사용하여 후속 열공정에서의 Ti확산에 따른 TiSix스파이크의 형성을 효과적으로 억제할 수 있다.
그리고 TiSix층 하부에 제 2 반도체층을 형성하여 선택적 산화 공정에서 소모되는 Si를 공급하여 이상 산화의 원인이되는 Ti-rich silicide의 형성을 억제할 수 있다.
이와 같은 효과들은 256M 이상의 DRAM의 게이트 구조에 적용할 수 있는 저저항 및 GOI 특성이 우수한 Ti 폴리사이드 구조의 게이트를 확보할 수 있다는 것을 의미한다.
Claims (8)
- 반도체 기판상에 게이트 절연막과 게이트 절연막상에 제 1 반도체층을 형성하는 공정과,상기 제 1 반도체층상에 질화 금속층을 형성하는 공정과,상기 질화 금속층상에 제 2 반도체층을 형성하는 공정과,상기 제 1 반도체층,상기 질화 금속층 그리고 상기 제 2 반도체층을 선택 식각하여 게이트 전극을 형성하는 공정과,습식 수소 분위기에서 게이트 절연막과 상기 제 1 및 제 2 반도체층을 산화하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 1 항에 있어서, 질화 금속층은 비정질상의 WNx또는 MoNx층을 사용하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 1 항에 있어서, 질화 금속층은 질소 함유량이 10 ~ 45%인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 1 항에 있어서, 제 2 반도체층을 100 ~ 200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 1 항에 있어서, 금속실리사이드층을 TiSix를 900 ~ 1100Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 5 항에 있어서, TiSix층의 Si/Ti의 비를 2.1 ~ 2.2로 하여 열처리후의 비저항이 20μΩ㎝이하가 되도록 하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 1 항에 있어서, 습식 수소 산화 공정을 H2O/H2/N2분위기에서 진행하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 소자 격리층에 의해서 활성 영역이 정의된 반도체 기판의 표면에 게이트 절연막을 형성하는 공정과,상기 게이트 절연막상에 제 1 반도체층, WNx층, 제 2 반도체층을 차례로 형성하는 공정과,상기 제 2 반도체층상에 TiSix층,제 1 절연층을 형성하는 공정과,상기 반도체 기판상에 적층 형성된 물질층들을 선택적으로 식각하여 게이트 전극을 형성하는 공정과,선택적으로 TiSix층,도우프드 제 1 반도체층,반도체 기판을 산화시켜 게이트 절연막의 식각 손상을 복구하는 공정과,전면에 제 2 절연층을 형성하고 에치백하여 게이트 전극의 양측면에 게이트 측벽을 형성하는 공정과,상기 게이트 측벽을 포함하는 게이트 전극을 마스크로하여 불순물 이온 주입 및 확산 공정으로 소오스/드레인 영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990014512A KR100313943B1 (ko) | 1999-04-22 | 1999-04-22 | 반도체 소자의 게이트 전극 형성 방법 |
| US09/556,817 US6432801B1 (en) | 1999-04-22 | 2000-04-21 | Gate electrode in a semiconductor device and method for forming thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990014512A KR100313943B1 (ko) | 1999-04-22 | 1999-04-22 | 반도체 소자의 게이트 전극 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000067046A true KR20000067046A (ko) | 2000-11-15 |
| KR100313943B1 KR100313943B1 (ko) | 2001-11-15 |
Family
ID=19581762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990014512A KR100313943B1 (ko) | 1999-04-22 | 1999-04-22 | 반도체 소자의 게이트 전극 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6432801B1 (ko) |
| KR (1) | KR100313943B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399943B1 (ko) * | 2001-12-29 | 2003-09-29 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
| KR100511897B1 (ko) * | 1999-06-24 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555455B1 (en) * | 1998-09-03 | 2003-04-29 | Micron Technology, Inc. | Methods of passivating an oxide surface subjected to a conductive material anneal |
| US7208793B2 (en) * | 2004-11-23 | 2007-04-24 | Micron Technology, Inc. | Scalable integrated logic and non-volatile memory |
| CN115312379A (zh) * | 2022-08-31 | 2022-11-08 | 长鑫存储技术有限公司 | 半导体结构的制造方法及半导体结构 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950009283B1 (ko) * | 1992-08-24 | 1995-08-18 | 삼성전자주식회사 | 반도체장치의 제조방법 |
| US5763923A (en) * | 1996-08-13 | 1998-06-09 | Micron Technology, Inc. | Compound PVD target material for semiconductor metallization |
| US5923999A (en) * | 1996-10-29 | 1999-07-13 | International Business Machines Corporation | Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device |
| US5888588A (en) * | 1997-03-31 | 1999-03-30 | Motorola, Inc. | Process for forming a semiconductor device |
| US6004869A (en) * | 1997-04-25 | 1999-12-21 | Micron Technology, Inc. | Method for making a low resistivity electrode having a near noble metal |
| US5962904A (en) * | 1997-09-16 | 1999-10-05 | Micron Technology, Inc. | Gate electrode stack with diffusion barrier |
| US6001718A (en) * | 1997-09-30 | 1999-12-14 | Kabushiki Kaisha Toshiba | Semiconductor device having a ternary compound low resistive electrode |
| TW379371B (en) * | 1997-12-09 | 2000-01-11 | Chen Chung Jou | A manufacturing method of tungsten silicide-polysilicon gate structures |
| US6291868B1 (en) * | 1998-02-26 | 2001-09-18 | Micron Technology, Inc. | Forming a conductive structure in a semiconductor device |
| US6277736B1 (en) * | 1998-12-08 | 2001-08-21 | United Microelectronics, Corp. | Method for forming gate |
| KR100318442B1 (ko) * | 1998-12-24 | 2002-02-19 | 박종섭 | 반도체소자의금속게이트전극형성방법 |
| KR100316028B1 (ko) * | 1999-12-22 | 2001-12-13 | 박종섭 | 메모리소자의 메탈 전극 형성방법 |
-
1999
- 1999-04-22 KR KR1019990014512A patent/KR100313943B1/ko not_active IP Right Cessation
-
2000
- 2000-04-21 US US09/556,817 patent/US6432801B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100511897B1 (ko) * | 1999-06-24 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
| KR100399943B1 (ko) * | 2001-12-29 | 2003-09-29 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100313943B1 (ko) | 2001-11-15 |
| US6432801B1 (en) | 2002-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6162741A (en) | Semiconductor device and manufacturing method therefor | |
| US6268292B1 (en) | Methods for use in formation of titanium nitride interconnects | |
| US6617624B2 (en) | Metal gate electrode stack with a passivating metal nitride layer | |
| US5877074A (en) | Method for improving the electrical property of gate in polycide structure | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US7465617B2 (en) | Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer | |
| KR100456314B1 (ko) | 반도체 소자의 게이트전극 형성 방법 | |
| US7320919B2 (en) | Method for fabricating semiconductor device with metal-polycide gate and recessed channel | |
| US20080061386A1 (en) | Semiconductor device including a gate electrode having a polymetal structure | |
| KR100313943B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| US6221760B1 (en) | Semiconductor device having a silicide structure | |
| KR100425478B1 (ko) | 금속 도전층을 포함한 반도체소자의 제조방법 | |
| US7232751B2 (en) | Semiconductor device and manufacturing method therefor | |
| KR100444492B1 (ko) | 반도체소자의 제조 방법 | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| JPH11289087A (ja) | 半導体装置及びその製造方法 | |
| JP3976577B2 (ja) | ゲート電極の製造方法 | |
| US6495438B1 (en) | Titanium polycide gate electrode and method of forming a titanium polycide gate electrode of a semiconductor device | |
| US6156632A (en) | Method of forming polycide structures | |
| JP3543504B2 (ja) | 半導体装置の製造方法 | |
| KR101062835B1 (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| KR19980060867A (ko) | 반도체 소자의 제조방법 | |
| KR20000061321A (ko) | 모스 트랜지스터 제조방법 | |
| KR20040001931A (ko) | 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법 | |
| JP2004193629A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |