KR20000055006A

KR20000055006A - 전류검출신호의 가변 오프셋 성분 제거장치 및 그 방법

Info

Publication number: KR20000055006A
Application number: KR1019990003412A
Authority: KR
Inventors: 유호선; 양인수
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1999-02-02
Filing date: 1999-02-02
Publication date: 2000-09-05
Also published as: KR100553293B1; JP3269619B2; CN1232025C; CN1264211A; JP2000224879A; US6278255B1

Abstract

개시된 발명은 전류검출신호의 가변 오프셋 성분 제거장치 및 그 방법에 관한 것이다. 본 발명의 구성은, 3상 교류모터로부터 궤환되는 3상 전류를 각각 검출하여, 오프셋 성분이 포함된 3상 전압검출신호로 변환 출력하는 전류검출기; 궤환되는 아날로그 오프셋 신호와 오프셋 성분이 포함된 3상 전압검출신호를 각각 차동증폭하여 출력하는 차동증폭기; 차동증폭된 3상의 아날로그 신호를 디지털 신호로 각각 변환하는 아날로그/디지털 변환기; 디지털 변환된 신호들을 가산하여 디지털 오프셋 성분을 구하고, 기설정된 오프셋 명령신호를 기준으로 하여 디지털 오프셋 성분을 비교하여 이에 따른 비례적분 제어 동작을 수행한 후 펄스폭 변조된 디지털 오프셋 신호를 출력하는 제어부; 및 제어부에서 출력되는 디지털 오프셋 신호를 아날로그 오프셋 신호로 변환하여 차동증폭 기로 궤환시키는 디지털/아날로그 변환기를 포함하여 구성되며, 본 발명은, ASIPM의 전류검출신호와 같이 모터의 검출신호에 포함된 오프셋 성분이 크게 가변하더라도 전류검출신호를 임의의 원하는 신호레벨로 맞추어 줄 수 있으며, 이를 위한 하드웨어도 매우 저가이고 단순한 구성이 가능해진다.

Description

전류검출신호의 가변 오프셋 성분 제거장치 및 그 방법{An apparatus for eliminating variable offset values of current detecting signals and its method}

본 발명은 전류검출신호의 가변 오프셋 성분 제거장치 및 그 방법에 관한 것으로, 특히 3상 교류모터 제어에 사용되는 특정용도 지능형 파워모듈 (Application Specific Intelligent Power Module: 이하 ASIPM)의 전류검출신호에 포함된 가변 전류오프셋 성분을 제거할 수 있는 전류검출신호의 가변 오프셋 성분 제거장치 및 그 방법에 관한 것이다.

ASIPM은 모터 제어에 필요한 모든 전력 소자가 내장되어 있어 차세대 전력소자로 각광받고 있지만, ASIPM에 내장된 전류검출기의 출력신호에는 상당히 크게 변환하는 전류 오프셋 성분이 포함되어 있다. 전류 오프셋은 토크 저하와 리플 등의 성능 악화를 가져오기 때문에, ASIPM을 실제로 적용하기가 용이하지 않다. 여기에서, 상기 오프셋은 잔류 편차 또는 정상 편차라고도 하며, 비례 동작에 의한 제어에서 급격한 목표값의 변화나 외란이 있는 경우, 제어계가 정상상태로 된 다음에도 제어량이 목표값과 벗어난 채로 남는 편차를 말하고, 그리고 상기 리플은 정류회로에서 교류를 정류한 경우에 직류 출력에 남는 교류분을 말한다.

도 1은 종래의 기술에 따른 전류검출신호의 오프셋 성분 제거장치의 구성도로서, 종래의 전류검출신호의 오프셋 성분 제거장치는, 3상 교류모터로부터 궤환되는 3상 전류를 검출하여, 오프셋 성분이 포함된 3상 전압검출신호로 변환하는 ASIPM(1); 상기 오프셋 성분이 포함된 전압검출신호중에서 U상 및 W상 전압검출신호에 대해 중앙처리장치(이하, CPU)(4)의 입력범위에 맞도록 출력을 증폭하여 출력하는 출력증폭기(2, 3); 상기 출력이 증폭된 U상 및 W상 전압검출신호를 각각 U상 및 W상 디지털 신호로 변환하는 아날로그/디지털 변환기(4a); 및 상기 각각의 U상 및 W상 디지털 신호를 기설정된 U상 및 W상 오프셋 명령과 가산하여 출력하는 CPU(4)를 포함하여 구성되어 있다. 여기에서, 상기 CPU(4)는 일반적으로 상기 아날로그/디지털 변환기(4a)를 내장하는 방식이 사용되고 있으며, 또한 CPU(4)는 다수의 가산기(4b, 4c, 4d)를 구비하고 있다.

도 1에 도시된 바와 같이, 종래의 전류검출신호 처리장치는, 일반적으로 2개 또는 특수한 경우 3개의 전류검출기(1)와 전류검출신호를 증폭해주는 증폭기(2, 3)가 필요하다. 증폭기(2, 3)를 거친 전류검출신호는 CPU(4)에 내장 또는 외장된 A/D 변환기(4a)로 출력된다. 이때, 전력소자가 ASIPM(1)이라면 별도의 전류검출기가 불필요하다. 일반적으로 3상 전류의 합은 0이라는 것을 이용하여 2상의 전류(U상, W상)를 궤환한 이후에, 나머지 V상의 정보는 다른 두 상의 합을 이용하여 계산되며, 즉, 궤환된 2개의 전류신호값에서 각각의 오프셋 성분에 해당하는 양을 빼어주면 된다.

도 2는 종래의 전류검출신호의 오프셋 성분 제거방법의 동작흐름도로서, 전술한 도 1의 장치 구성을 참고로 하여, 이하 병행하여 설명한다.

ASIPM(1)을 사용하는 일반적인 방식에 있어서, 전력소자인 ASIPM(1)이 초기 구동되면(S01), U상 및 W상의 전류를 검출하여(S02), 오프셋 성분이 포함된 전압검출신호로 변환시킨다(S03). 3상 교류모터의 각 상에 전류가 흐르기 이전, 즉 ASIPM(1)이 동작하기 이전의 초기 상태에서는 각 상의 전류값이 당연히 0이 된다. 이때의 2상(U상, W상)에 대하여 CPU(4)의 입력범위에 맞도록 출력을 증폭하고(S04), 각각의 전류검출신호, 즉, 오프셋 성분이 포함된 전압검출신호를 A/D 변환기(4a)에 의해 디지털 값으로 변환시킨다(S05). 그리고 2상에 대한 디지털 값을 근거로 하여, CPU(4)가 나머지 V상의 전류값을 계산한다(S06).

다시 말하면, 전력소자에 별도로 전류검출기를 부착하고, 전류검출기의 신호를 CPU(4)에 내장된 또는 외장된 A/D 변환기(4a)로 출력한다. 만일 전력소자가 ASIPM(1)이라면 별도의 전류검출기를 사용하지 않고, ASIPM(1)의 전류검출신호 정보를 그대로 사용하게 된다. 일반적으로 3상 전류의 합은 0이므로 2상의 전류(U상, W상)를 피드백한 이후에, 나머지 V상의 정보는 다른 두상의 합을 이용하여 CPU(4)가 계산한다.

실질적으로, CPU(4)는 오프셋 성분이 포함된 전압검출신호를 여러 번 받아들인 후에(S07), 이들의 평균값을 구하게 된다(S08). 상기 평균값이 전류검출회로에 포함된 오프셋 성분이 되므로, CPU(4)의 제어에 의해 상기 평균값을 메모리에 저장해 둔다(S09). 다음에, ASIPM(1)이 구동되면(S10), 전류 오프셋 성분이 제거된 전류정보를 출력하게 된다(S11). 따라서 CPU(4)의 초기화 과정에서 전술한 바와 같이 전류 오프셋 값을 구하고, ASIPM(1)이 재구동시에 상기 전류 오프셋을 제거하여 각 상의 전류정보로 사용하게 된다.

한편, 미합중국 특허 제5,319,994호(1993년 5월 24일 출원)에는 '전류검출기에 대한 오프셋 보정값을 자동으로 조절하는 장치'가 개시되어 있다. 미합중국 특허 제5,319,994호에 개시된 방식은 전술한 일반적인 방식과 함께 사용할 수 있으며, 모터운전 중에 온도변화 등의 요인으로 각 상의 전류검출신호에 대하여 오프셋 변동이 발생하였을 때에 적용할 수 있다.

AC 서보 모터의 경우 전류검출신호에 오프셋이 포함되면 토크 리플이 발생하게 되는데, 개시된 발명은 그 영향을 제거할 수 있다. 구체적으로는, 서보 드라이버에는 위치검출기인 인코더가 포함되어 있으므로, 위치검출기와 모터의 동적 방정식 모델을 적절히 이용하면, 발생하는 토크 리플로부터 전류검출정보에 포함되어 있는 오프셋 성분을 역으로 계산할 수 있다. 이와 같은 방법을 통하여 각 상의 오프셋을 구하고, 이 값을 계속하여 A/D 변환된 전류값 정보에서 빼어 줌으로써 정확한 각 상의 전류정보를 얻는다.

또한, 미합중국 특허 제5,053,688호(1990년 8월 15일 출원)에는 '교류모터의 구동전류에서 직류 오프셋을 제거하기 위한 피드백 회로'가 개시되어 있다. 미합중국 특허 제5,053,688호에 있어서, 이 방식은 외부에 추가된 다소 복잡한 하드웨어를 이용하여 전류센서로부터의 신호에 포함된 전류 오프셋을 미리 제거한 후에, 이를 A/D 변환기의 입력신호로 사용하는 방식을 취하고 있다. 이 방식은 초핑된 펄스열을 신호 원으로 모터를 제어하게 되는데, 브러시리스 DC 모터의 경우에만 적용되는 것이다. 여기에서 상기 초핑을 위한 초퍼는 직류신호를 단속하여 교류 신호로 변환하는 것을 말한다. 그리고, 초핑된 펄스열을 신호 원으로 하여 브러시리스 DC 모터를 제어하는 경우에, 전류검출신호에 포함된 전류 오프셋을 줄이기 위한 회로가 전술한 도 1의 출력증폭기(2, 3) 후단에 부가되며, 몇 개의 아날로그 스위치, 카운터, 적분회로 등으로 전류검출기로부터 검출된 신호에 포함된 전류 오프셋을 하드웨어에 의하여 줄인 후에, 오프셋이 제거된 전류검출신호를 A/D 변환기의 입력신호로 사용할 수 있다.

그러나, 상기한 종래의 일반적인 전류 오프셋 제거장치 및 방법의 경우에, 임의의 전류센서 및 A/D 변환기에 적용이 가능하지만, 모터 운전중 온도 등의 변화에 의하여 변화하는 오프셋 성분에 대해서는 전혀 고려하고 있지 않다. 모터의 동적 모델과 발생되는 리플로부터 전류검출신호에 포함된 오프셋 성분을 판단하므로, CPU에 연산 부담이 크고, 모델의 정확도에 크게 의존하므로 특수한 경우에만 잘 동작한다는 문제점이 있다.

미합중국 특허 제5,319,994호의 방식에서는 모터의 동적 모델을 이용한 다소의 계산이 필요하므로 CPU에 부담이 되며, AC 서보모터중에서 동기모터에만 적용이 가능하다. 또한 변화된 오프셋의 양을 CPU 내부에서 알아낼 수는 있으나, 동기모터의 모델에 의존하므로 오차의 발생 가능성이 크다는 문제점이 있다. 특히 오프셋이 크게 변화하는 경우에는 전류검출신호가 상하로 시프트되기 때문에, 하드웨어의 신호 전달 과정에서 전류검출신호가 A/D 변환기의 입력범위(예를 들면, 0∼5V)를 벗어나게 되는 경우가 발생하여 동기모터가 최대 토크를 발생하지 못하는 문제점이 있다.

상기 문제점을 해결하기 위한 본 발명의 제1 목적은, 상용 CPU 및 마이컴에 내장 또는 외장된 주변회로를 이용하여 전류검출기에서 발생되는 오프셋의 영향을 제거할 수 있는 전류검출신호의 가변 오프셋 성분 제거장치 및 그 방법을 제공하기 위한 것이다.

또한 상기 문제점을 해결하기 위한 본 발명의 제2 목적은, ASIPM이 적용되는 전류검출신호의 가변 오프셋 성분 제거장치 및 그 방법을 이용함으로써, 서보드라이버나 인버터의 초소형화가 가능한 전류 오프셋 제거장치를 구비한 3상 교류모터 제어장치 및 그 방법을 제공하기 위한 것이다.

도 1은 종래의 기술에 따른 전류검출신호의 오프셋 성분 제거장치의 구성도,

도 2는 종래의 기술에 따른 전류검출신호의 오프셋 성분 제거방법의 동작흐름도,

도 3은 본 발명에 따른 전류 오프셋 제거장치를 구비한 3상 교류모터 제어장치의 개략적 구성도,

도 4는 본 발명에 따른 전류검출신호의 가변 오프셋 성분 제거장치의 구성도,

도 5는 본 발명의 실시예에 따른 전류검출신호의 가변 오프셋 성분 제거장치의 상세 구성도,

도 6은 본 발명의 실시예에 따른 전류검출기의 검출전류와 출력전압과의 관계를 나타내는 도면,

도 7은 본 발명의 실시예에 따른 CPU에서 구현되는 비례적분 제어 동작을 설명하기 위한 도면,

도 8은 본 발명의 실시예에 따른 펄스폭 변조 파형을 설명하기 위한 도면,

도 9는 본 발명의 실시예에 따른 전류검출신호의 가변 오프셋 성분 제거방법의 동작흐름도이다.

상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 전류검출신호의 가변 오프셋 성분 제거장치의 구성은, 3상 교류모터로부터 궤환되는 3상 전류를 각각 검출하여, 오프셋 성분이 포함된 3상 전압검출신호로 변환 출력하는 전류검출 수단; 궤환되는 아날로그 오프셋 신호와 상기 오프셋 성분이 포함된 3상 전압검출신호를 각각 차동증폭하여 출력하는 차동증폭 수단; 상기 차동증폭된 3상의 아날로그 신호를 디지털 신호로 각각 변환하는 아날로그/디지털 변환수단; 상기 디지털 변환된 신호들을 가산하여 디지털 오프셋 성분을 구하고, 기설정된 오프셋 명령신호를 기준으로 하여 상기 디지털 오프셋 성분을 비교하여 이에 따른 비례적분 제어 동작을 수행한 후 펄스폭 변조된 디지털 오프셋 신호를 출력하는 제어 수단; 및 상기 제어 수단에서 출력되는 디지털 오프셋 신호를 아날로그 오프셋 신호로 변환하여 상기 차동증폭 수단으로 궤환시키는 디지털/아날로그 변환수단을 포함하여 구성되는 특징이 있다.

상기 전류검출 수단은 전력소자 기능을 동시에 수행할 수 있는 특정용도 지능형 파워 모듈 소자이다.

상기 차동증폭 수단은 상기 궤환되는 아날로그 오프셋 신호와 상기 오프셋 성분이 포함된 3상 전압검출신호를 차동 출력하는 차동증폭기; 및 상기 차동 출력을 상기 제어 수단의 입력범위에 맞도록 증폭시켜 출력하는 출력증폭기를 포함하여 구성된다. 상기 차동증폭기는 상기 3상 전압검출신호 중에서 U상과 상기 궤환되는 아날로그 오프셋 신호를 차동 출력하는 제1 차동증폭기; 상기 3상 전압검출신호 중에서 V상과 상기 궤환되는 아날로그 오프셋 신호를 차동 출력하는 제2 차동증폭기; 및 상기 3상 전압검출신호 중에서 W상과 상기 궤환되는 아날로그 오프셋 신호를 차동 출력하는 제3 차동증폭기를 포함하여 구성된다.

상기 아날로그/디지털 변환수단은 상기 제어 수단에 내장되는 방식이 사용된다.

상기 제어 수단은 상기 아날로그/디지털 변환수단으로부터 각각 출력되는 디지털 값을 가산하는 제1 가산부; 상기 기설정된 오프셋 명령과 상기 제1 가산부의 출력의 차를 구하는 제2 가산부; 상기 제2 가산부의 출력을 비례적분하여 펄스폭 변조파형을 출력하는 비례적분 제어기; 및 상기 펄스폭 변조파형의 펄스폭을 카운트하는 카운터를 포함하여 구성된다. 상기 오프셋 명령은 상기 아날로그/디지털 변환수단이 유니폴라 모드이고, 사용비트가 n일 경우, 기준값으로 (3/2 ×2ⁿ)이 설정되거나, 상기 오프셋 명령은, 상기 아날로그/디지털 변환수단이 바이폴라 모드일 경우, 기준값으로 0이 설정된다. 상기 비례적분 제어기는 상기 오프셋 성분에 비례하여 조작량이 변화하는 비례동작과, 상기 비례동작에 더해서 상기 오프셋 성분의 적분값에 비례하여 변화하는 양을 가해 조작량으로 하는 적분동작을 수행한다.

상기 디지털/아날로그 변환수단은 상기 제어 수단의 카운터에서 카운트한 펄스폭 변조파형을 저역통과 여파시키는 필터증폭기로서, 상기 필터증폭기는 상기 제어 수단의 카운터에서 카운트한 펄스폭 변조파형을 저역통과 여파시킨 후에 적분함으로써 아날로그 오프셋 신호로 변환한다.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 전류검출신호의 가변 오프셋 성분 제거장치는, 3상 교류모터의 제어장치에 있어서, 모터로부터 궤환되는 3상 전류를 각각 검출하여, 오프셋 성분이 포함된 3상 전압검출신호로 변환 출력하는 전류검출기; 궤환되는 아날로그 오프셋 신호와 상기 오프셋 성분이 포함된 3상 전압검출신호를 차동 출력하는 차동증폭기; 상기 차동 출력된 3상 전압검출신호를 제어 입력범위에 맞도록 증폭시켜 출력하는 출력증폭기; 상기 출력증폭된 3상의 아날로그 신호를 디지털 신호로 각각 변환하는 아날로그/디지털 변환기; 상기 디지털 변환된 신호들을 가산하여 디지털 오프셋 성분을 구하고, 기설정된 오프셋 명령신호를 기준으로 하여 상기 디지털 오프셋 성분을 비교하여 이에 따른 비례적분 제어 동작을 수행한 후 펄스폭 변조된 디지털 오프셋 신호를 출력하는 제어부; 및 상기 제어부에서 출력되는 디지털 오프셋 신호를 아날로그 오프셋 신호로 변환하여 상기 차동증폭기로 궤환시키는 디지털/아날로그 변환기를 포함하여 구성되는 특징이 있다.

상기 차동증폭기는 상기 3상 전압검출신호 중에서 U상과 상기 궤환되는 아날로그 오프셋 신호를 차동 출력하는 제1 차동증폭기; 상기 3상 전압검출신호 중에서 V상과 상기 궤환되는 아날로그 오프셋 신호를 차동 출력하는 제2 차동증폭기; 및 상기 3상 전압검출신호 중에서 W상과 상기 궤환되는 아날로그 오프셋 신호를 차동 출력하는 제3 차동증폭기를 포함하여 구성된다.

상기 디지털/아날로그 변환기는 상기 제어부의 카운터에서 카운트한 펄스폭 변조파형을 저역통과 여파시킨 후에 적분함으로써 아날로그 신호로 변환하는 필터증폭기이다.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 전류 오프셋 제거장치를 구비한 3상 교류모터 제어장치는, 3상 교류모터 제어장치에 있어서, 콘버터부 및 인버터부로 이루어져 상기 3상 교류모터를 구동하는 구동부; 상기 구동부의 스위칭을 제어하는 전력소자; 구동되는 상기 3상 교류모터로부터 3상의 전류를 궤환시켜 검출하고, 3상 전압검출신호를 출력하는 전류검출기; 상기 3상 전압검출 신호에 포함된 오프셋 성분을 검출하여 제거하는 전류 오프셋 제거장치; 및 상기 전류 오프셋 제거장치의 오프셋 제거를 제어하고, 상기 오프셋이 제거된 3상 전류를 상기 전력소자로 출력하는 CPU를 포함하여 구성되는 특징이 있다.

상기 전류 오프셋 제거장치는 상기 오프셋 성분이 포함된 3상 전압검출신호와 상기 CPU로부터 궤환되는 아날로그 오프셋 신호를 차동증폭하여 출력하는 차동증폭기; 및 상기 CPU로부터 출력되는 펄스폭변조 파형을 아날로그 오프셋 신호로 변환하여 출력하는 디지털/아날로그 변환기를 포함하여 구성된다.

상기 CPU는 상기 아날로그/디지털 변환기로부터 각각 출력되는 디지털 값을 가산하는 제1 가산부; 기설정된 오프셋 명령과 상기 제1 가산부의 출력의 차를 구하는 제2 가산부; 상기 제2 가산부의 출력을 비례적분하여 펄스폭 변조파형을 출력하는 비례적분 제어기; 및 상기 펄스폭 변조파형의 펄스폭을 카운트하는 카운터를 포함하여 구성된다.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 전류검출신호의 가변 오프셋 성분 제거방법은, 3상 교류모터로부터 궤환되는 3상 전류를 각각 검출하여, 오프셋 성분이 포함된 3상 전압검출신호로 변환 출력하는 제1 단계; 궤환되는 아날로그 오프셋 신호와 상기 오프셋 성분이 포함된 3상 전압검출신호를 차동증폭하여 출력하는 제2 단계; 상기 차동증폭된 3상의 아날로그 신호를 디지털 신호로 각각 변환하는 제3 단계; 상기 디지털 변환된 신호들을 가산하여 디지털 오프셋 성분을 구하고, 기설정된 오프셋 명령신호를 기준으로 하여 상기 디지털 오프셋 성분을 비교하여 이에 따른 비례적분 제어 동작을 수행한 후 펄스폭 변조된 디지털 오프셋 신호를 출력하는 제4 단계; 및 상기 디지털 오프셋 신호를 아날로그 오프셋 신호로 변환하여 상기 제2 단계로 궤환시키는 제5 단계를 포함하여 이루어지는 특징이 있다.

상기 제2 단계는 상기 오프셋 성분이 포함된 3상 전압검출신호와 상기 궤환되는 아날로그 오프셋 신호를 차동 출력하는 제1 하위단계; 및 상기 차동 출력을 적절한 입력범위가 되도록 증폭시켜 출력하는 제2 하위단계를 포함하여 이루어진다.

상기 제4 단계는 상기 제3 단계로부터 각각 출력되는 디지털 값을 가산하는 제1 하위단계; 기설정된 오프셋 명령과 상기 제1 하위단계의 출력의 차를 구하는 제2 하위단계; 상기 제2 하위단계의 출력을 비례적분하여 펄스폭 변조파형을 출력하는 제3 하위단계; 및 상기 펄스폭 변조파형의 펄스폭을 카운트하는 제4 하위단계를 포함하여 이루어진다.

상기 제3 하위단계는 상기 오프셋 성분에 비례하여 조작량이 변화하는 비례동작 단계와, 상기 비례동작에 더해서 상기 오프셋 성분의 적분값에 비례하여 변화하는 양을 가해 조작량으로 하는 적분동작 단계를 수행하게 된다.

상기 제4 단계의 오프셋 명령은 아날로그/디지털 변환기가 유니폴라 모드이고, 사용비트가 n일 경우, 기준값으로 (3/2 ×2ⁿ)이 설정되거나, 아날로그/디지털 변환기가 바이폴라 모드일 경우, 기준값으로 0이 설정된다.

상기 제5 단계는 CPU의 카운터에서 카운트된 펄스폭 변조파형을 저역통과 여파시킨 후에 적분함으로써 아날로그 오프셋 신호로 변환한다.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 전류 오프셋 제거장치를 구비한 3상 교류모터 제어방법은, 콘버터부 및 인버터부로 이루어진 구동부에 의해 상기 3상 교류모터를 구동하는 제1 단계; 상기 구동부의 스위칭을 제어하는 제2 단계; 구동되는 상기 3상 교류모터로부터 3상의 전류를 궤환시켜 검출하고, 3상 전압검출신호를 출력하는 제3 단계; 상기 3상 전압검출 신호에 포함된 오프셋 성분을 검출하여 제거하는 제4 단계; 및 상기 오프셋 제거를 제어하고, 상기 오프셋이 제거된 3상 전류를 상기 전력소자로 출력하는 제5 단계를 포함하여 이루어진다.

상기 제4 단계는 궤환되는 아날로그 오프셋 신호와 상기 오프셋 성분이 포함된 3상 전압검출신호를 차동증폭하여 출력하는 제1 하위단계; 및 CPU로부터 출력되는 펄스폭변조 파형의 아날로그 신호로 변환하는 제2 하위단계를 포함하여 이루어진다.

상기 제5 단계는 상기 제4 단계의 출력을 디지털 값으로 변환하는 제1 하위단계; 상기 제1 하위단계로부터 각각 출력되는 디지털 값을 가산하는 제2 하위단계; 기설정된 오프셋 명령과 상기 제2 하위단계의 출력의 차를 구하는 제3 하위단계; 상기 제3 하위단계의 출력을 비례적분하여 펄스폭 변조파형을 출력하는 제4 하위단계; 및 상기 펄스폭 변조파형의 펄스폭을 카운트하는 제5 하위단계를 포함하여 이루어진다.

본 발명에 따른 전류검출신호의 가변 오프셋 성분 제거장치 및 그 방법에서는, 전류검출 수단이 3상 교류모터로부터 궤환되는 3상 전류를 각각 검출하여, 오프셋 성분이 포함된 3상 전압검출신호로 변환 출력하면, 차동증폭 수단은 궤환되는 아날로그 오프셋 신호와 상기 오프셋 성분이 포함된 3상 전압검출신호를 각각 차동증폭하여 출력한다. 다음에 아날로그/디지털 변환수단은 상기 차동증폭된 3상의 아날로그 신호를 디지털 신호로 각각 변환하게 되며, 이때 제어 수단이 상기 디지털 변환된 신호들을 가산하여 디지털 오프셋 성분을 구하고, 기설정된 오프셋 명령신호를 기준으로 하여 상기 디지털 오프셋 성분을 비교하여 이에 따른 비례적분 제어 동작을 수행한 후 펄스폭 변조된 디지털 오프셋 신호를 출력하게 되고, 디지털/아날로그 변환수단은 상기 제어 수단에서 출력되는 디지털 오프셋 신호를 아날로그 오프셋 신호로 변환하여 상기 차동증폭 수단으로 궤환시키게 된다. 결국 상기 차동증폭 수단, 아날로그/디지털 변환수단, 제어 수단 및 디지털/아날로그 변환수단이 폐루프를 구성하여 전류 오프셋 성분을 제거하게 되는 것이다.

이하, 첨부한 도면을 참고로 하여, 본 발명의 실시예에 따른 전류검출신호의 가변 오프셋 성분 제거장치 및 그 방법을 설명한다.

도 4를 참고로 하여, 본 발명에 따른 전류검출신호의 가변 오프셋 성분 제거장치는, 3상 교류모터의 제어장치에 있어서 모터로부터 궤환되는 3상 전류(i_u, i_v, i_w)를 각각 검출하여, 오프셋 성분이 포함된 3상 전압검출신호(CU, CV, CW)로 변환 출력하는 전류검출기(71); 궤환되는 아날로그 오프셋 신호와 상기 오프셋 성분이 포함된 3상 전압검출신호(CU, CV, CW)를 차동 출력하는 차동증폭기(72); 상기 차동 출력된 3상 전압검출신호를 제어 입력범위에 맞도록 증폭시켜 출력하는 출력증폭기(73); 상기 출력증폭된 3상의 아날로그 신호를 디지털 신호로 각각 변환하는 아날로그/디지털 변환기(74); 상기 디지털 변환된 신호들을 가산하여 디지털 오프셋 성분을 구하고, 기설정된 오프셋 명령신호를 기준으로 하여 상기 디지털 오프셋 성분을 비교하여 이에 따른 비례적분 제어 동작을 수행한 후 펄스폭 변조된 디지털 오프셋 신호를 출력하는 제어부(75); 및 상기 제어부(75)에서 출력되는 디지털 오프셋 신호를 아날로그 오프셋 신호로 변환하여 상기 차동증폭기(72)로 궤환시키는 디지털/아날로그 변환기(76)를 포함하여 구성되게 된다.

도 5는 본 발명의 실시예에 따른 전류검출신호의 가변 오프셋 성분 제거장치의 상세 구성도로서, 도 4에 도시된 바와 같이, 전류검출기(71)로는 전력소자 기능도 함께 가지는 ASIPM(100)을 사용하고, 차동증폭기(72)로는 제1, 제2, 제3 차동증폭기(210, 220, 230)를 사용하며, 출력증폭기(73)는 제1, 제2, 제3 출력증폭기(310, 320, 330)을 사용한다. 그리고 아날로그/디지털 변환기(71)는 제어부(75)인 CPU(400)에 내장된 아날로그/디지털 변환기(410)를 사용하게 된다. 그리고 CPU(400) 내에는 제1 가산기(420), 제2 가산기(430), 비례적분 제어기(440) 및 타이머/카운터(450)가 내장되게 되며, 그리고 도 4의 디지털/아날로그 변환기(76)로는 상기 비례적분 제어기(440)로부터 출력되는 펄스폭변조 파형(PWM)을 저역통과 여파시킴으로써, 디지털 신호를 아날로그 신호로 변환할 수 있는 저역통과필터(LPF)(240)를 사용한다. 여기에서 저역통과필터(LPF)(240)는 실질적으로 필터증폭기를 사용하여 구현된다. 또한, 본 발명의 실시예는 종래의 전류 오프셋 제거장치의 구성과 비교하면, 상기 제1, 제2, 제3 차동증폭기(210, 220, 230) 및 저역통과필터(240)를 포함하는 전류 오프셋 제거장치(200)가 하드웨어적으로 추가되게 된다. 상기 필터 증폭기는 지정된 이득과 지정된 주파수 특성을 가진 증폭기로서, 지정된 주파수 특성이란 지정된 통과 영역과 저지 영역을 가진 필터 특성, 또는 주파수의 함수로서 지정된 진폭 함수와 위상 함수를 갖는 전달함수를 말한다. 상기 차동증폭기는 특성이 같은 2개의 증폭 소자를, 예를 들어 트랜지스터를 대칭적으로 접속하고, 양자의 입력차에 비례한 출력을 얻는 증폭기를 말하며, 전원 전압이나 온도의 변화에 의한 영향이 상쇄되어 안정한 동작을 할 수 있다.

도 9는 본 발명의 실시예에 따른 전류검출신호의 가변 오프셋 성분 제거방법의 동작흐름도로서, 도 5의 실시예 장치 구성을 참고로 하여, 이하 병행하여 전류검출신호의 가변 오프셋 성분 제거장치 및 방법의 동작을 설명한다.

도 9에서, 전력소자 및 전류검출기인 ASIPM(100)이 초기 구동되면(S21), U상, V상, W상의 전류를 검출하고(S22), 오프셋 성분이 포함된 전압검출신호로 변환된다(S23).

도 6은 본 발명의 실시예에 따른 전류검출기의 검출전류와 출력전압과의 관계를 나타내는 도면으로서, 전류검출기 전류가 0∼5A, V_offset이 2.27V일 경우 전류검출기 출력전압이 ±1.1V + V_offset까지 변화하는 것을 도시하고 있다. ASIPM(100)은 표 1에 나타낸 바와 같이 각 3상에 흐르는 전류에 비례하는 3개의 전압 출력을 얻을 수 있다.

전류	-정격전류	0	+정격전류
전압출력	-1.1V + V_offset	V_offset	1.1V + V_offset

ASIPM(100)의 전압출력(전류검출신호)에 있어서, V_offset의 전형적인 값은 2.27V이지만, 소자나 동작 환경에 따라 최소 1.87V에서 최대 2.57V 까지 변화할 수 있다. 즉, 전체 범위인 ±1.1V+V_offset의 35% 정도까지 크게 변화할 수 있다. 따라서, ASIPM(100)을 적용하는 모든 제품에 대하여 출고 이전과 동작 중에 별도의 조정(Tuning) 작업을 수행하여 전압출력에 내재된 오프셋의 영향을 소거하지 않으면, 토크 리플 증가나 최대토크 저감 등의 심각한 성능 저하를 가져올 수 있다. 따라서 본 발명에서는 동일 전류에 대해서도 상기와 같이 임의로 가변하는 전압출력(전류검출신호)을 적절히 처리함으로써, 초기 상태뿐만 아니라 동작 중에도 출력신호가 항상 2.5V를 기준으로 ±2.5V, 즉 [0V∼5V]의 범위에 정확히 위치시킬 수 있어야 하며, 또한 CPU(400)에 내장된 A/D 변환기(410)에 가장 효과적으로 전류정보를 피드백시키는 동시에 오프셋을 제거하여야 한다.

현재 출시되고 있는 고성능의 서보드라이버 또는 인버터에는 반드시 전류검출신호를 피드백하기 위한 A/D 변환기가 포함되어 있다. 이와 같은, A/D 변환기(410)는 도 5에 도시된 바와 같이, CPU(400)에 내장되어 있는 형식을 사용하거나 또는 외장 형태로 구성될 수 있다.

실제 본 발명의 구현을 위해서는 CPU(400) 내에 내장된 10비트, 8채널, 유니폴라 모드(0∼5V 입력)의 A/D 변환기(410)를 사용하였다. 특히, A/D 변환기(400)가 바이폴라 모드로 동작하면 회로의 구현이 더욱 용이해지지만, 일반적으로 유니폴라 모드 방식이 가격이 저렴하므로 가용한 A/D 변환기(400)는 유니폴라 모드임을 가정한다.

한편, 전류 오프셋 신호의 조절을 위하여 1.87∼2.57V 범위의 임의의 출력을 얻을 수 있어야 한다. 이것은 회로 내에 가용한 D/A 변환기(76)가 있다면 쉽게 해결되지만, 일반적으로 상용되는 CPU(400)는 D/A 변환기를 내장한 것이 거의 없으며, 외부에 별도로 추가하기에는 비용 부담이 되므로, 한 개의 PWM 출력과 연산 증폭기(240)를 사용한 저역통과필터(LPF)로 원하는 아날로그 전압을 얻도록 한다. 상용 CPU에는 대부분 내장된 타이머와 이에 따른 연계된 출력을 얻을 수 있는 제품이 많으므로 이를 활용하도록 한다.

도 9에서, 궤환되는 아날로그 오프셋 신호와 상기 오프셋 성분이 포함된 3상 전압검출신호를 차동증폭하여 출력하게 되며(S24), 다음에 3상(U상, V상 W상)에 대하여 CPU(4)의 입력범위에 맞도록 출력을 증폭하고(S25), 각각의 전류검출신호, 즉, 오프셋 성분이 포함된 전압검출신호를 A/D 변환기(410)에 의해 디지털 값으로 변환시킨다(S26).

상기 차동증폭기(210, 220, 230)는 연산증폭기 각 1개씩을 사용하여 간단하게 구성할 수 있다. 원래 V_offset을 기준으로 ±1.1V 범위 내에 존재하는 전류검출신호를 2.5V를 기준으로 ±2.5V 범위 내에 위치하게 만들어 A/D 변환기(410)에 입력하고 싶다면, 연산 증폭기의 이득을 2.5/1.1(≒2.273)로 고정시키면 된다.

본 발명에서는 모터에서 3상에 흐르는 전류의 합은 0이 된다. 즉 i_u+ i_v+ i_w= 0 이 되는 성질과 ASIPM(100)의 출력에 포함된 V_offset의 양이 각 3상의 전류검출신호에 공통적으로 적용된다는 두 가지 사실을 이용한다. 미리 처리된 과정에서 전류검출신호의 이득은 ±1.1V 범위 내의 신호를 ±2.5V 범위의 신호로 만들도록 고정되어 있으므로, 검출신호 처리시에 오프셋만 정확히 조정하면 상전류 0A에 대한 최종 출력신호가 2.5V가 되도록 만들 수 있다.

도 9에서, 상기 차동증폭된 3상의 아날로그 신호를 디지털 신호로 각각 변환하고(S26), 상기 디지털 변환된 신호들을 가산하고(S27), 기설정된 오프셋 명령신호를 기준으로 하여 디지털 오프셋 성분을 구하게 된다(S28). 기설정된 오프셋 명령신호를 기준으로 하여 디지털 오프셋 성분을 구한 후에는 이에 따른 비례적분 제어 동작을 수행한 후 디지털 오프셋 신호를 출력하게 된다(S29).

전류검출신호의 선처리(pre-processing)가 잘 이루어져서 각 상전류에 비례하는 신호가 2.5V를 기준으로 존재한다면, 본 발명에서와 같이 10비트, 유니폴라 모드(입력전압 범위가 0V∼5V)의 A/D 변환기(410)를 사용한 경우라면, 각 상에 대하여 디지털로 변환된 값은 0∼1023이므로, A/D 변환된 3상의 신호의 합은 1536(= 512×3), 즉 사용비트가 n일 경우 (3/2 ×2ⁿ)이 되어야 한다. 이때 바이폴라 모드라면 A/D 변환된 3상의 신호의 합은 0이 된다. 물론, 오프셋 처리를 정확히 수행하지 못한 경우의 A/D 변환된 3상 신호의 값은 이와는 다른 값이 된다.

이러한 성질을 이용하여 폐루프로 비례적분 제어기(440)를 구현한다. 즉, 비례적분 제어기(440)를 구성시에, 비례적분 제어기(440)의 입력인 기준값과 피드백 값을 각각 1536과 A/D 변환된 3상 신호의 값으로 하고, 비례적분 제어기(440)의 PWM 출력은 아날로그 오프셋 출력으로 변환되어야 하는데, 즉 PWM 출력을 저역통과 필터(240)에 의해 여파하여야 한다. 이와 같이 구성된 전류검출신호의 선처리된 과정에서 A/D 변환된 3상 신호의 합이 항상 1536이 되도록 제어된다.

도 7은 본 발명의 실시예에 따른 CPU에서 구현되는 비례적분 제어 동작을 설명하기 위한 도면이다. 일반적인 비례적분 제어시스템은 제1 가산부(101), 적분부(102), 제2 가산부(103), 비례게인부(104), 제어대상(105) 및 검출기(106)로 구성되어 있다. 제1 가산부(101)는 목표값으로부터 검출값을 빼어 편차(Z)를 출력하고, 적분부(102)에서는 1/ST_I에 의해 적분을 하고, 제2 가산부(103)는 상기 편차(Z)로부터 적분부(102)의 출력을 빼게 된다. 다음에 비례게인부(104)에서 비례 동작(K)을 수행하여 조작량을 출력하게 된다. 따라서 제어대상(105)은 조작량에 의해 조작되고, 이에 따른 제어량을 출력하게 되며, 검출기(106)는 상기 제어량을 검출하여 상기 제1 가산부(101)로 궤환시키도록 되어 있다. 여기에서, 상기 T_I는 적분시간이고, K는 비례감도를 나타낸다.

일반적으로 PI 동작(Proportional plus integral action)은 비례 + 적분 동작을 말하며, 제어 동작이 비례 동작과 적분 동작으로 이루어진다. 편차에 비례하여 조작량이 변화하는 비례 동작에 더해서 편차의 적분값에 비례하여 변화하는 양을 가해 조작량으로 하는 제어 동작이다. 잔류 편차를 0으로 하는 계에 사용하면 좋으나 급변하는 입력에는 적합하지 않다. 상기 PI 동작을 써서 오프셋을 없애도 안정도가 부족한 경우에 미분(D) 동작을 더하여 PID 동작으로 할 수 있다.

결국, 상기 비례적분 제어기(440)는 CPU(400) 내에 쉽게 구현될 수 있으며, 펄스폭변조(PWM) 파형은 상기 비례게인부(104)로부터 출력되는 조작량이 되며, 도 5에 도시된 저역통과 필터(240)에 의해 아날로그 신호로 변환된다.

도 9에서, CPU(400)에 내장된 타이머/카운터(450)에 의해 PWM 파형을 카운트하고(S30), 상기 디지털 오프셋 신호를 아날로그 오프셋 신호로 변환하여 상기 차동증폭기(210, 220, 230)로 궤환시키게 된다(S31).

도 8은 본 발명의 실시예에 따른 펄스폭 변조 파형을 설명하기 위한 도면으로서, 비례적분 제어기(440)으로부터 출력되는 펄스폭변조(PWM) 파형은 CPU(400)의 시스템 클럭(CLK)을 기준으로 하여, CPU(400)에 내장된 타이머/카운터(450)에 의해 카운트되게 되며, 이후에 PWM 파형은 저역통과필터(240)를 거쳐 아날로그 신호로 변환되게 된다. 여기에서 도 8의 a, b, c는 각각 1CLK, 2CLK, 3CLK에 해당하는 펄스폭을 갖는 것을 예시하고 있다.

일반적으로 펄스폭 변조(Pulse Width Modulation: PWM) 회로(미도시)는 신호파의 진폭에 따라서 펄스폭을 변화시키는 회로를 말하며, 가산회로에 의해 신호파와 톱니파를 더하고, 슬라이서에 의해 가산된 파형을 얇은 파형으로 잘라내며, 상기 슬라이서에서 출력된 신호를 증폭하여 출력되는 신호가 PWM 신호가 된다. 상기 슬라이서는 리미터 회로중에서 특히 레벨의 차를 작게하여 얇은 파형을 잘라내는 회로를 말한다.

일반적으로 저역통과 필터(240)는 아날로그 신호를 일정한 표본화 주기로 표본화하여 그 표본화를 다시 디지털화하는데, 이 경우 입력 아날로그 신호에 포함되는 표본화 주파수의 절반을 넘는 주파수를 가진 성분을 차단하여 에일리어싱(aliasing)에 의한 잡음의 발생을 억제하기 위해 사용하는 저역필터를 말한다. 이와는 반대로 D/A 변환인 경우에도 역시 불요 잡음을 제거하여 올바른 아날로그 파형을 재생하기 위한 저역 필터가 필요하다.

다음에, ASIPM(100)이 구동되면, 전류 오프셋 성분이 제거된 전류정보를 출력하게 된다(S32). 따라서 ASIPM(100)이 구동될 때마다 상기 전류 오프셋을 제거하여 각 상의 전류정보로 사용하게 된다.

본 발명은 상용되는 대부분의 마이컴, 즉 CPU의 경우, 즉 A/D 변환기가 3채널 이상 존재하고, D/A 변환기나 또는 그를 대체하기 위한 PWM 출력을 얻을 수 있는 카운터/타이머가 내장된 모델의 연산 증폭기 4개로만 구성할 수 있으므로 구현 비용에 대한 부담 또한 적다. 물론 2채널의 A/D 변환기만을 CPU 외부에 주변회로로 부가하여 구성한 모델에 대해서는 1채널의 A/D 변환기가 추가로 필요하다.

한편, 도 3은 본 발명에 따른 전류 오프셋 제거장치를 구비한 3상 교류모터 제어장치의 개략적 구성도로서, 3상 교류모터 제어장치에 있어서, 콘버터부 및 인버터부로 이루어져 상기 3상 교류모터를 구동하는 구동부(300); 상기 구동부(300)의 스위칭을 제어하는 전력소자(200); 구동되는 상기 3상 교류모터(40)로부터 3상의 전류(i_u, i_v, i_w)를 궤환시켜 검출하고, 3상 전압검출신호(CU, CV, CW)를 출력하는 전류검출기(50); 상기 3상 전압검출신호(CU, CV, CW)에 포함된 오프셋 성분을 검출하여 제거하는 전류 오프셋 제거장치(60); 및 상기 전류 오프셋 제거장치의 오프셋 제거를 제어하고, 상기 오프셋이 제거된 3상 전류를 상기 전력소자(30)로 출력하는 CPU(10)를 포함하여 구성된다.

도 3에 도시된 3상 교류모터 제어장치는, 전술한 전류검출신호의 가변 오프셋 성분 제거장치를 구비하여, 오프셋 성분을 제거하게 된다.

상기 전류 오프셋 제거장치(60)는 차동증폭기와 디지털/아날로그 변환기로 구성되며, 상기 차동증폭기는 상기 오프셋 성분이 포함된 3상 전압검출신호와 상기 CPU(10)로부터 궤환되는 아날로그 오프셋 신호를 차동증폭하여 출력하고, 디지털/아날로그 변환기는 상기 CPU(10)로부터 출력되는 펄스폭변조 파형을 아날로그 오프셋 신호로 변환하여 출력하게 된다.

상기 CPU(10)는 상기 아날로그/디지털 변환기로부터 각각 출력되는 디지털 값을 가산하는 제1 가산부, 기설정된 오프셋 명령과 상기 제1 가산부의 출력의 차를 구하는 제2 가산부, 상기 제2 가산부의 출력을 비례적분하여 펄스폭 변조파형을 출력하는 비례적분 제어기, 및 상기 펄스폭 변조파형의 펄스폭을 카운트하는 카운터를 포함하여 구성되며, 그 동작은 전술한 전류검출신호의 가변 오프셋 성분 제거장치 및 그 방법과 동일하게 수행된다.

결국, 본 발명은 전류 오프셋 제거를 위하여 행하여야 할 CPU 내부의 연산이 없고, 전류검출신호에 임의의 오프셋이 포함되더라도 이를 원하는 기준 레벨로 스케일링 및 시프팅이 가능하다. 이를 위하여 별도의 D/A 변환기가 필요하지만, 상용되는 CPU 내에 포함된 타이머/카운터 및 외부에 연산 증폭기 1개로 충분히 대체가 가능하다. 또한 CPU 내에 오프셋 조절을 위한 비례적분 방식을 적용하였다.

본 발명은 ASIPM의 전류검출신호에 있어서, 그 V_offset의 값이 임의 형태로 변화하는 경우에 사용 가능하며, A/D 변환기의 해상도나 바이폴라/유니폴라 동작 모드와 관계없이 사용할 수 있다. 다시 말하면, 반드시 ASIPM이 아닌 임의의 전류검출기에 대해서도 전류검출신호의 오프셋이 존재하고, 오프셋이 크게 변화하는 경우에도 적용시킬 수 있다.

본 발명은, 전력소자 ASIPM의 전류검출신호와 같이 모터의 검출신호에 포함된 오프셋 성분이 크게 가변하더라도 전류검출신호를 임의의 원하는 신호레벨로 맞추어 줄 수 있으며, 이를 위한 하드웨어도 매우 저가이고 단순한 구성이 가능하다.

특히, CPU 내부에 구현된 비례적분 제어기에 의하여 연속적으로 변화하는 V_offset에 대하여 일체의 오프-라인 조정 작업이 없이도 전류검출신호가 0∼5V의 범위에 정확히 위치시킬 수 있다. 따라서 제품 출하 시에 일일이 수작업으로 오프셋 보정 등을 행하는 불편을 막을 수 있고, 장시간 사용하여도, 변화된 V_offset에 의하여 제품 성능이 저하되는 것을 미연에 방지할 수 있다. 즉, 열특성이 나쁜 저가의 전류검출기를 사용하고도 동일한 정도의 제어 성능을 얻을 수 있다는 장점이 있다.

따라서 본 발명은 서보드라이버나 인버터 등의 각종 모터 제어회로에 그 적용 가능 범위가 매우 넓은 유용한 발명이다.

본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 해당 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 기재된 청구범위 내에 있게 된다.

Claims

3상 교류모터로부터 궤환되는 3상 전류를 각각 검출하여, 오프셋 성분이 포함된 3상 전압검출신호로 변환 출력하는 전류검출 수단;

궤환되는 아날로그 오프셋 신호와 상기 오프셋 성분이 포함된 3상 전압검출신호를 각각 차동증폭하여 출력하는 차동증폭 수단;

상기 차동증폭된 3상의 아날로그 신호를 디지털 신호로 각각 변환하는 아날로그/디지털 변환수단;

상기 디지털 변환된 신호들을 가산하여 디지털 오프셋 성분을 구하고, 기설정된 오프셋 명령신호를 기준으로 하여 상기 디지털 오프셋 성분을 비교하여 이에 따른 비례적분 제어 동작을 수행한 후 펄스폭 변조된 디지털 오프셋 신호를 출력하는 제어 수단; 및

상기 제어 수단에서 출력되는 디지털 오프셋 신호를 아날로그 오프셋 신호로 변환하여 상기 차동증폭 수단으로 궤환시키는 디지털/아날로그 변환수단을 포함하여 구성되는 전류검출신호의 가변 오프셋 성분 제거장치.
제1 항에 있어서,

상기 전류검출 수단은, 전력소자 기능을 동시에 수행할 수 있는 특정용도 지능형 파워 모듈(Application-Specific Intelligent Power Module) 소자인 것을 특징으로 하는 전류검출신호의 가변 오프셋 성분 제거장치.
제1 항에 있어서, 상기 차동증폭 수단은,

상기 궤환되는 아날로그 오프셋 신호와 상기 오프셋 성분이 포함된 3상 전압검출신호를 차동 출력하는 차동증폭기; 및

상기 차동 출력을 상기 제어 수단의 입력범위에 맞도록 증폭시켜 출력하는 출력증폭기를 포함하여 구성되는 전류검출신호의 가변 오프셋 성분 제거장치.
제3 항에 있어서, 상기 차동증폭기는,

상기 3상 전압검출신호 중에서 U상과 상기 궤환되는 아날로그 오프셋 신호를 차동 출력하는 제1 차동증폭기;

상기 3상 전압검출신호 중에서 V상과 상기 궤환되는 아날로그 오프셋 신호를 차동 출력하는 제2 차동증폭기; 및

상기 3상 전압검출신호 중에서 W상과 상기 궤환되는 아날로그 오프셋 신호를 차동 출력하는 제3 차동증폭기를 포함하여 구성되는 전류검출신호의 가변 오프셋 성분 제거장치.
제1 항에 있어서,

상기 아날로그/디지털 변환수단은, 상기 제어 수단에 내장되어 사용되는 것을 특징으로 하는 전류검출신호의 가변 오프셋 성분 제거장치.
제1 항에 있어서, 상기 제어 수단은,

상기 아날로그/디지털 변환수단으로부터 각각 출력되는 디지털 값을 가산하는 제1 가산부;

상기 기설정된 오프셋 명령과 상기 제1 가산부의 출력의 차를 구하는 제2 가산부;

상기 제2 가산부의 출력을 비례적분하여 펄스폭 변조파형을 출력하는 비례적분 제어기; 및

상기 펄스폭 변조파형의 펄스폭을 카운트하는 카운터를 포함하여 구성되는 전류검출신호의 가변 오프셋 성분 제거장치.
제1 항 또는 제6 항에 있어서,

상기 오프셋 명령은, 상기 아날로그/디지털 변환수단이 유니폴라 모드이고, 사용비트가 n일 경우, 기준값으로 (3/2 ×2ⁿ)이 설정되는 것을 특징으로 하는 전류검출신호의 가변 오프셋 성분 제거장치.
제1 항 또는 제6 항에 있어서,

상기 오프셋 명령은, 상기 아날로그/디지털 변환수단이 바이폴라 모드일 경우, 기준값으로 0이 설정되는 것을 특징으로 하는 전류검출신호의 가변 오프셋 성분 제거장치.
제6 항에 있어서,

상기 비례적분 제어기는, 상기 오프셋 성분에 비례하여 조작량이 변화하는 비례동작과, 상기 비례동작에 더해서 상기 오프셋 성분의 적분값에 비례하여 변화하는 양을 가해 조작량으로 하는 적분동작을 수행하는 것을 특징으로 하는 전류검출신호의 가변 오프셋 성분 제거장치.
제1 항에 있어서,

상기 디지털/아날로그 변환수단은, 상기 제어 수단의 카운터에서 카운트한 펄스폭 변조파형을 저역통과 여파시키는 필터증폭기인 것을 특징으로 하는 전류검출신호의 가변 오프셋 성분 제거장치.
제10 항에 있어서,

상기 필터증폭기는, 상기 제어 수단의 카운터에서 카운트한 펄스폭 변조파형을 저역통과 여파시킨 후에 적분함으로써 아날로그 오프셋 신호로 변환하는 것을 특징으로 하는 전류검출신호의 가변 오프셋 성분 제거장치.
3상 교류모터의 제어장치에 있어서,

모터로부터 궤환되는 3상 전류를 각각 검출하여, 오프셋 성분이 포함된 3상 전압검출신호로 변환 출력하는 전류검출기;

궤환되는 아날로그 오프셋 신호와 상기 오프셋 성분이 포함된 3상 전압검출신호를 차동 출력하는 차동증폭기;

상기 차동 출력된 3상 전압검출신호를 제어 입력범위에 맞도록 증폭시켜 출력하는 출력증폭기;

상기 출력증폭된 3상의 아날로그 신호를 디지털 신호로 각각 변환하는 아날로그/디지털 변환기;

상기 디지털 변환된 신호들을 가산하여 디지털 오프셋 성분을 구하고, 기설정된 오프셋 명령신호를 기준으로 하여 상기 디지털 오프셋 성분을 비교하여 이에 따른 비례적분 제어 동작을 수행한 후 펄스폭 변조된 디지털 오프셋 신호를 출력하는 제어부; 및

상기 제어부에서 출력되는 디지털 오프셋 신호를 아날로그 오프셋 신호로 변환하여 상기 차동증폭기로 궤환시키는디지털/아날로그 변환기를 포함하여 구성되는 전류검출신호의 가변 오프셋 성분 제거장치.
제12 항에 있어서, 상기 차동증폭기는,

상기 3상 전압검출신호 중에서 U상과 상기 궤환되는 아날로그 오프셋 신호를 차동 출력하는 제1 차동증폭기;

상기 3상 전압검출신호 중에서 V상과 상기 궤환되는 아날로그 오프셋 신호를 차동 출력하는 제2 차동증폭기; 및

상기 3상 전압검출신호 중에서 W상과 상기 궤환되는 아날로그 오프셋 신호를 차동 출력하는 제3 차동증폭기를 포함하여 구성되는 전류검출신호의 가변 오프셋 성분 제거장치.
제12 항에 있어서,

상기 디지털/아날로그 변환기는, 상기 제어부의 카운터에서 카운트한 펄스폭 변조파형을 저역통과 여파시킨 후에 적분함으로써 아날로그 신호로 변환하는 필터증폭기인 것을 특징으로 하는 전류검출신호의 가변 오프셋 성분 제거장치.
3상 교류모터 제어장치에 있어서,

콘버터부 및 인버터부로 이루어져 상기 3상 교류모터를 구동하는 구동부;

상기 구동부의 스위칭을 제어하는 전력소자;

구동되는 상기 3상 교류모터로부터 3상의 전류를 궤환시켜 검출하고, 3상 전압검출신호를 출력하는 전류검출기;

상기 3상 전압검출 신호에 포함된 오프셋 성분을 검출하여 제거하는 전류 오프셋 제거장치; 및

상기 전류 오프셋 제거장치의 오프셋 제거를 제어하고, 상기 오프셋이 제거된 3상 전류를 상기 전력소자로 출력하는 중앙처리장치를 포함하여 구성되는 전류 오프셋 제거장치를 구비한 3상 교류모터 제어장치.
제15 항에 있어서, 상기 전류 오프셋 제거장치는,

상기 오프셋 성분이 포함된 3상 전압검출신호와 상기 중앙처리장치로부터 궤환되는 아날로그 오프셋 신호를 차동증폭하여 출력하는 차동증폭기; 및

상기 중앙처리장치로부터 출력되는 펄스폭변조 파형을 아날로그 오프셋 신호로 변환하여 출력하는 디지털/아날로그 변환기를 포함하여 구성되는 전류 오프셋 제거장치를 구비한 3상 교류모터 제어장치.
제15 항에 있어서, 상기 중앙처리장치는,

상기 아날로그/디지털 변환기로부터 각각 출력되는 디지털 값을 가산하는 제1 가산부;

기설정된 오프셋 명령과 상기 제1 가산부의 출력의 차를 구하는 제2 가산부;

상기 제2 가산부의 출력을 비례적분하여 펄스폭 변조파형을 출력하는 비례적분 제어기; 및

상기 펄스폭 변조파형의 펄스폭을 카운트하는 카운터를 포함하여 구성되는 전류 오프셋 제거장치를 구비한 3상 교류모터 제어장치.
3상 교류모터로부터 궤환되는 3상 전류를 각각 검출하여, 오프셋 성분이 포함된 3상 전압검출신호로 변환 출력하는 제1 단계;

궤환되는 아날로그 오프셋 신호와 상기 오프셋 성분이 포함된 3상 전압검출신호를 차동증폭하여 출력하는 제2 단계;

상기 차동증폭된 3상의 아날로그 신호를 디지털 신호로 각각 변환하는 제3 단계;

상기 디지털 변환된 신호들을 가산하여 디지털 오프셋 성분을 구하고, 기설정된 오프셋 명령신호를 기준으로 하여 상기 디지털 오프셋 성분을 비교하여 이에 따른 비례적분 제어 동작을 수행한 후 펄스폭 변조된 디지털 오프셋 신호를 출력하는 제4 단계; 및

상기 디지털 오프셋 신호를 아날로그 오프셋 신호로 변환하여 상기 제2 단계로 궤환시키는 제5 단계를 포함하여 이루어지는 전류검출신호의 가변 오프셋 성분 제거방법.
제18 항에 있어서, 상기 제2 단계는,

상기 오프셋 성분이 포함된 3상 전압검출신호와 상기 궤환되는 아날로그 오프셋 신호를 차동 출력하는 제1 하위단계; 및

상기 차동 출력을 적절한 입력범위가 되도록 증폭시켜 출력하는 제2 하위단계를 포함하여 이루어지는 전류검출신호의 가변 오프셋 성분 제거방법.
제18 항에 있어서, 상기 제4 단계는,

상기 제3 단계로부터 각각 출력되는 디지털 값을 가산하는 제1 하위단계;

기설정된 오프셋 명령과 상기 제1 하위단계의 출력의 차를 구하는 제2 하위단계;

상기 제2 하위단계의 출력을 비례적분하여 펄스폭 변조파형을 출력하는 제3 하위단계; 및

상기 펄스폭 변조파형의 펄스폭을 카운트하는 제4 하위단계를 포함하여 이루어지는 전류검출신호의 가변 오프셋 성분 제거방법.
제18 항에 있어서,

상기 제4 단계의 오프셋 명령은, 아날로그/디지털 변환기가 유니폴라 모드이고, 사용비트가 n일 경우, 기준값으로 (3/2 ×2ⁿ)이 설정되는 것을 특징으로 하는 전류검출신호의 가변 오프셋 성분 제거방법.
제18 항에 있어서,

상기 제4 단계의 오프셋 명령은, 아날로그/디지털 변환기가 바이폴라 모드일 경우, 기준값으로 0이 설정되는 것을 특징으로 하는 전류검출신호의 가변 오프셋 성분 제거방법.
제20 항에 있어서,

상기 제3 하위단계는, 상기 오프셋 성분에 비례하여 조작량이 변화하는 비례동작 단계와, 상기 비례동작에 더해서 상기 오프셋 성분의 적분값에 비례하여 변화하는 양을 가해 조작량으로 하는 적분동작 단계를 수행하는 것을 특징으로 하는 전류검출신호의 가변 오프셋 성분 제거방법.
제18 항에 있어서,

상기 제5 단계는, 중앙처리장치의 카운터에서 카운트된 펄스폭 변조파형을 저역통과 여파시킨 후에 적분함으로써 아날로그 오프셋 신호로 변환하는 것을 특징으로 하는 전류검출신호의 가변 오프셋 성분 제거방법.
3상 교류모터 제어방법에 있어서,

콘버터부 및 인버터부로 이루어진 구동부에 의해 상기 3상 교류모터를 구동하는 제1 단계;

상기 구동부의 스위칭을 제어하는 제2 단계;

구동되는 상기 3상 교류모터로부터 3상의 전류를 궤환시켜 검출하고, 3상 전압검출신호를 출력하는 제3 단계;

상기 3상 전압검출 신호에 포함된 오프셋 성분을 검출하여 제거하는 제4 단계; 및

상기 오프셋 제거를 제어하고, 상기 오프셋이 제거된 3상 전류를 상기 전력소자로 출력하는 제5 단계를 포함하여 이루어지는 전류 오프셋 제거장치를 구비한 3상 교류모터 제어방법.
제25 항에 있어서, 상기 제4 단계는,

궤환되는 아날로그 오프셋 신호와 상기 오프셋 성분이 포함된 3상 전압검출신호를 차동증폭하여 출력하는 제1 하위단계; 및

중앙처리장치로부터 출력되는 펄스폭변조 파형의 아날로그 신호로 변환하는 제2 하위단계를 포함하여 이루어지는 전류 오프셋 제거장치를 구비한 3상 교류모터 제어방법.
제25 항에 있어서, 상기 제5 단계는,

상기 제4 단계의 출력을 디지털 값으로 변환하는 제1 하위단계;

상기 제1 하위단계로부터 각각 출력되는 디지털 값을 가산하는 제2 하위단계;

기설정된 오프셋 명령과 상기 제2 하위단계의 출력의 차를 구하는 제3 하위단계;

상기 제3 하위단계의 출력을 비례적분하여 펄스폭 변조파형을 출력하는 제4 하위단계; 및

상기 펄스폭 변조파형의 펄스폭을 카운트하는 제5 하위단계를 포함하여 이루

어지는 전류 오프셋 제거장치를 구비한 3상 교류모터 제어방법.