KR20000045127A - 데이터 가변 지연회로 - Google Patents

데이터 가변 지연회로 Download PDF

Info

Publication number
KR20000045127A
KR20000045127A KR1019980061669A KR19980061669A KR20000045127A KR 20000045127 A KR20000045127 A KR 20000045127A KR 1019980061669 A KR1019980061669 A KR 1019980061669A KR 19980061669 A KR19980061669 A KR 19980061669A KR 20000045127 A KR20000045127 A KR 20000045127A
Authority
KR
South Korea
Prior art keywords
delay
data
value
multiplexer
output
Prior art date
Application number
KR1019980061669A
Other languages
English (en)
Inventor
권수영
정헌주
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980061669A priority Critical patent/KR20000045127A/ko
Publication of KR20000045127A publication Critical patent/KR20000045127A/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06Clock generators producing several clock signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Abstract

본 발명의 목적은 데이터를 가변할 수 있는 지연값에 따라 지연할 수 있는 데이터 가변 지연회로를 제공함에 있다. 이와 같은 본 발명의 목적을 달성하기 위한 수단은 가변할 수 있는 외부 지연값에 따라 제어신호를 발생하여 입력 데이터의 지연을 제어하는 제어부와, 입력 데이터를 순차적으로 지연시켜 출력하고, 순차적으로 지연된 각각 지연 데이터를 각각 출력하는 지연부와, 가변할 수 있는 상기 외부 지연값에 의해서 상기 지연부에서 출력되는 지연 데이터를 선택하고, 상기 제어부에서 발생된 제어신호에 의해서 상기 선택된 지연신호를 출력하는 다중화부를 포함하여 구성된다.

Description

데이터 가변 지연회로
본 발명은 데이터 가변 지연회로에 관한 것으로, 특히 데이터를 가변할 수 있는 외부 지연값에 따라 지연하도록 하는 데이터 가변 지연회로에 관한 것이다.
종래에는 회로 설계시 데이터 및 신호를 필요한 만큼 지연시킬 필요가 있는 경우에 이에 합당한 디바이스가 없어 플립플롭을 여러개 조합하여 구현하였다.
그러나, 이렇게 구현된 디바이스는 PCB상에 불필요한 면적을 차지하고, 또한 데이터가 원하는 지연값으로 정확하게 지연되지 않은 경우에는 디바이스를 변경할 수 없음으로 인해서 시스템 개발시 어려움이 발생되는 문제점이 있었다.
따라서, 본 발명의 목적은 데이터를 가변할 수 있는 지연값에 따라 지연할 수 있는 데이터 가변 지연회로를 제공함에 있다.
도 1 은 본 발명의 실시예에 따른 데이터 가변 지연회로도.
(도면의 주요부분에 대한 부호의 설명)
1 : 제어부 2 : 지연부
2-1∼2-256 : 체인 D 플립플롭
3 : 다중화부
이와같은 본 발명의 목적을 달성하기 위한 수단은 가변할 수 있는 외부 지연값에 따라 제어신호를 발생하여 입력 데이터의 지연을 제어하는 제어부와, 입력 데이터를 순차적으로 지연시켜 출력하고, 순차적으로 지연된 각각 지연 데이터를 각각 출력하는 지연부와, 가변할 수 있는 상기 외부 지연값에 의해서 상기 지연부에서 출력되는 지연 데이터중에서 하나의 지연 데이터를 선택하고, 상기 제어부에서 발생된 제어신호에 의해서 상기 선택된 지연신호를 출력하는 다중화부를 포함하여 구성된다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 데이터 가변 지연회로도를 도시한 것이다.
도 1에 도시된 바와같이, 본 발명의 실시예에 따른 데이터 가변 지연회로는 가변할 수 있는 8비트 외부 지연값(load_value(7:0))을 다운 카운팅한 후, 그 다운 카운팅값에 의해서 제어신호(out_en)를 발생하는 다운 카운터인 제어부(1)와, 입력 데이터(data_in)를 순차적으로 지연시켜 출력하고, 순차적으로 지연된 각각 지연 데이터를 각각 출력하도록 256개의 체인 D플립플롭(2-1∼2-256)으로 구성된 지연부(2)와, 상기 외부 지연값(load_value(7:0))에 의해서 상기 지연부(2)에서 출력되는 지연데이터중에서 하나의 지연 데이터를 선택하고, 상기 제어부(1)에서 발생된 제어신호(out-en)에 의해서 상기 선택된 지연 데이터를 출력하는 다중화부(3)로 구성된다.
이와같이 구성된 본 발명의 실시예에 따른 데이터 가변 지연회로의 동작을 상세히 설명하면 다음과 같다.
먼저, 지연하고자 하는 지연값(load_out(7:0))이 "10"인 경우를 예를 들어 설명하기로 한다.
상기 "10"인 지연값(load_value(7:0))이 제어부(1) 및 다중화부(3)에 입력되고, 지연시킬 입력 데이터(data_in)가 지연부(2)에서의 D 플립플롭(2-1)에 입력되면, 상기 다중화부(3)는 입력된 상기 "10"인 지연값(load_value(7:0))에 대응되는 상기 D플립플롭(2-10)으로부터 지연 데이터 입력되고, 상기 제어부(1)로부터 제어신호(out_en)가 입력될 때 까지 대기 상태에 있게 된다.
이후, 상기 지연부(2)에서의 체인 D플립플롭(2-1∼2-10)은 상기 입력 데이터(data_in)를 순차적으로 지연시켜 다중화부(3)에 입력하고, 순차적으로 지연된 각각의 지연 데이터를 상기 다중화부(3)에 입력한다.
동시에, 상기 다운 카운터인 제어부(1)는 상기 "10"인 지연값(load_value(7:0))을 순차적으로 다운 카운팅한 후, 그 다운 카운팅값이 "0"이 되는 경우에 소정 레벨의 제어신호(out-en)를 상기 다중화부(3)에 제공하게 된다.
이때, 상기 다중화부(3)는 상기 지연값(load_value(7:0))에 의해서 상기 체인 D플립플롭(2-1∼2-10)으로부터 출력되는 각각의 지연 데이터중에서 상기 D플립플롭(2-10)으로부터 출력되는 지연 데이터를 선택한 후, 상기 제어부(1)에서 제공되는 제어신호(out-en)에 의해서 상기 선택된 지연 데이터를 출력 데이터(data_out)로 출력하게 된다. 따라서, 상기 출력 데이터(data_out)는 상기 입력 데이터(data_in)가 "10" 단위시간 만큼 지연된 데이터이다.
결국, 상기 출력 데이터(data_out)는 상기 입력 데이터(data_in)가 상기 지연값(load_out)만큼 지연된 데이터가 되는 것이다.
이와같은 본 발명은 간단한 회로로써 입력 데이터를 가변적으로 지연할 수 있음으로써 PCB상의 면적을 줄일 수 있는 효과가 있다.
또한, 본 발명은 PCB상에 실장한 후에 데이터의 지연이 정확하지 않은 경우에는 지연하고자 하는 지연값을 가변적으로 조절할 수 있음으로써 보드 디버깅에 큰 효율을 제공하는 효과가 있다.

Claims (4)

  1. 가변할 수 있는 외부 지연값에 따라 제어신호를 발생하여 입력 데이터의 지연을 제어하는 제어수단과;
    입력 데이터를 순차적으로 지연시켜 출력하고, 순차적으로 지연된 각각의 지연 데이터를 각각 출력하는 지연수단과;
    상기 외부 지연값에 의해서 상기 지연수단에서 출력되는 지연 데이터중에서 하나의 지연 데이터를 선택하고, 상기 제어수단에서 발생된 제어신호에 의해서 상기 선택된 지연 데이터를 출력하는 다중화수단을 포함하여 구성되는 것을 특징으로 하는 데이터 가변 지연회로.
  2. 제 1 항에 있어서,
    상기 제어수단은 상기 외부 지연값을 다운 카운팅한 후, 그 다운 카운팅값에 의해서 제어신호를 발생하는 다운 카운터인 것을 특징으로 하는 데이터 가변 지연회로.
  3. 제 1 항에 있어서,
    상기 지연수단은 256개의 체인 D 플립플롭으로 구성되는 것을 특징으로 하는 데이터 가변 지연회로.
  4. 제 3 항에 있어서,
    상기 256개의 체인 D 플립플롭은 상기 지연값과 동일한 개수만큼 인에이블되는 것을 특징으로 하는 데이터 가변 지연회로.
KR1019980061669A 1998-12-30 1998-12-30 데이터 가변 지연회로 KR20000045127A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061669A KR20000045127A (ko) 1998-12-30 1998-12-30 데이터 가변 지연회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061669A KR20000045127A (ko) 1998-12-30 1998-12-30 데이터 가변 지연회로

Publications (1)

Publication Number Publication Date
KR20000045127A true KR20000045127A (ko) 2000-07-15

Family

ID=19568382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061669A KR20000045127A (ko) 1998-12-30 1998-12-30 데이터 가변 지연회로

Country Status (1)

Country Link
KR (1) KR20000045127A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930016745U (ko) * 1991-12-23 1993-07-29 금성일렉트론 주식회사 디지탈신호 지연회로
JPH06350416A (ja) * 1993-06-02 1994-12-22 Advanced Micro Devices Inc デジタルデータ遅延回路
JPH077397A (ja) * 1993-01-15 1995-01-10 Natl Semiconductor Corp <Ns> 非反転タップを有するcmosマルチタップディジタル遅延ライン
JPH07202657A (ja) * 1993-09-27 1995-08-04 Sgs Thomson Microelectron Sa ディジタル遅延線
KR19980024653A (ko) * 1996-09-13 1998-07-06 가네코 히사시 다중 동기 지연 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930016745U (ko) * 1991-12-23 1993-07-29 금성일렉트론 주식회사 디지탈신호 지연회로
JPH077397A (ja) * 1993-01-15 1995-01-10 Natl Semiconductor Corp <Ns> 非反転タップを有するcmosマルチタップディジタル遅延ライン
JPH06350416A (ja) * 1993-06-02 1994-12-22 Advanced Micro Devices Inc デジタルデータ遅延回路
JPH07202657A (ja) * 1993-09-27 1995-08-04 Sgs Thomson Microelectron Sa ディジタル遅延線
KR19980024653A (ko) * 1996-09-13 1998-07-06 가네코 히사시 다중 동기 지연 회로

Similar Documents

Publication Publication Date Title
JPS60229521A (ja) デジタル信号遅延回路
US5467041A (en) Variable delay buffer circuit
KR100432923B1 (ko) 넓은 주파수 대역에 대응할 수 있는 레지스터 및 이를이용한 신호 발생 방법
JPH0758609A (ja) グリッチ抑制回路及び方法
KR960042413A (ko) 데이터 처리 시스템
KR20000070091A (ko) 듀얼 에지 트리거 플립 플롭을 갖는 전자 회로
KR20000045127A (ko) 데이터 가변 지연회로
KR950035137A (ko) 입력신호의 펄스폭 조정방법 및 조정회로
KR100442967B1 (ko) 반도체소자의파이프레지스터에따른딜레이보상파이프라인장치
US6583649B2 (en) Signal transmission apparatus for setting delay amount based on operational speed
US5940599A (en) Data processor
US20040130372A1 (en) Semiconductor apparatus
KR100431524B1 (ko) 프로그래머블 지연 회로
JPH06350415A (ja) モジュールクロック信号発生回路とエレクトロニクスシステム
KR100223848B1 (ko) 반도체장치의 출력회로
US10374586B2 (en) Slew rate adjusting circuit and slew rate adjusting method
KR100239446B1 (ko) 자동로딩 기능을 갖는 주파수 합성기의 테스트 회로
CN117792359A (zh) 一种芯片外部复位管脚的复用选择电路及芯片
JP2000013196A (ja) クロック選択回路
KR20010059722A (ko) 글리치 신호 검출회로 및 방법
KR100316689B1 (ko) 멀티플렉서
KR20030023295A (ko) 프로그램이 가능한 인터페이스 신호 조정회로
KR20010048756A (ko) 반도체 장치의 바운더리 스캔 테스트 회로
JPH05235714A (ja) 可変遅延回路
KR100295638B1 (ko) 디디알에스디램용 부지연회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application