KR20000038225A - 플래시 메모리의 소거 방법 - Google Patents
플래시 메모리의 소거 방법 Download PDFInfo
- Publication number
- KR20000038225A KR20000038225A KR1019980053132A KR19980053132A KR20000038225A KR 20000038225 A KR20000038225 A KR 20000038225A KR 1019980053132 A KR1019980053132 A KR 1019980053132A KR 19980053132 A KR19980053132 A KR 19980053132A KR 20000038225 A KR20000038225 A KR 20000038225A
- Authority
- KR
- South Korea
- Prior art keywords
- flag
- high potential
- verification
- erase
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
- G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
Landscapes
- Read Only Memory (AREA)
Abstract
본 발명은 플래시 메모리의 소거 방법에 관한 것으로, 종래의 기술에 있어서 복수의 플래시셀 중 하나의 플래시셀이라도 소거가 되지 않았을 경우, 모든 플래시셀이 소거될 때까지 과도하게 소거 동작을 반복수행함으로써, 상기 플래시셀의 문턱전압이 낮아져 높은 전원전압을 공급함에 따라 전력소모가 심하고, 소거 시간이 길어지는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 소거 검증 에러가 발생되었을 때, 소거시의 문턱전압을 확인하여 이를 통해 소거 시간을 설정함으로써, 과도한 소거 동작을 방지하여 전력 소모 및 소요 시간을 최소화하는 효과가 있다.
Description
본 발명은 플래시 메모리의 소거 방법에 관한 것으로, 특히 플래시 메모리의 소거에 있어서 소거후 검증단계에서 오류가 생겼을 때 소거 시간을 조절하여 이를 보상하도록 한 플래시 메모리의 소거 방법에 관한 것이다.
도 1은 종래 플래시 메모리의 소거 장치의 구성을 보인 블록도로서, 이에 도시된 바와 같이 각부의 동작을 제어하는 쓰기 제어부(10)와; 상기 쓰기 제어부(10)의 제어(VCS)(ES)를 받아 소거전압(VES) 및 워드라인전압(VWL)을 출력하는 전원공급부(20)와; 상기 전원공급부(20)의 소거전압(VES) 및 워드라인전압(VWL)을 입력받는 복수의 플래시셀(FC0∼FCn)과; 상기 쓰기 제어부(10)의 검증 제어 신호(VCS)를 입력받아 상기 복수의 플래시셀(FC0∼FCn)을 각각 센싱하여 출력하는 복수의 센스앰프(SA0∼SAn)와; 게이트에 게이트 제어신호(GCS)를 입력받아 상기 복수의 센스앰프(SA0∼SAn)와 플래시셀(FC0∼FCn)간을 도통제어하는 복수의 와이게이트(YG0∼YGn)와; 상기 쓰기 제어부(10)의 제어신호(ES)를 입력받아 상기 복수의 와이게이트(YG0∼YGn)를 도통제어하는 와이 게이트 제어부(30)와; 상기 복수의 센스앰프(SA0∼SAn)의 출력신호를 입력받아 소거 검증이 완료되었는지를 검증하는 검증부(40)로 구성되며, 이와 같이 구성된 종래 기술에 따른 동작과정을 첨부한 도2 내지 도 4를 참조하여 상세히 설명한다.
우선, 쓰기 제어부(10)는 소거 실패가 발생되었을 때를 대비해서 최대 소거 가능 횟수 및 소거 시간을 설정하고, 상기 설정된 소거 시간(도 3의 구간(가))동안 소거 명령 신호(ES)를 인에이블시켜 복수의 플래시셀(FC0∼FCn)을 소거하게 된다.
이때, 상기 소거 명령 신호(ES)를 입력받은 전원공급부(20)는 고전위의 소거전압(VES)을 출력하여 상기 복수의 플래시셀(FC0∼FCn)에 저장된 데이터가 소거시키고, 또한, 상기 소거 명령 신호(ES)를 입력받은 와이 게이트 제어부(30)는 게이트 제어신호(GCS)를 저전위로 출력하여 복수의 와이게이트(YG0∼YGn)를 턴오프시켜 상기 복수의 플래시셀(FC0∼FCn)의 드레인을 플로팅(floating)시킨다.
그리고, 상기 설정된 소거시간동안 상기 복수의 플래시셀(FC0∼FCn)을 소거시킨 후, 상기 쓰기 제어부(10)는 상기 소거 명령 신호(ES)를 디스에이블시키고 검증 제어 신호(VCS)를 인에이블시킨다.
따라서, 상기 고전위 검증제어신호(VCS)를 입력받은 전원공급부(20)는 상기 소거전압(VES)을 저전위로 출력함과 아울러 워드라인전압(VWL)을 고전위로 출력하게 된다.
그리고, 상기 저전위 소거 명령 신호(ES)를 입력받은 와이 게이트 제어부(30)는 고전위의 게이트 제어신호(GCS)를 상기 복수의 와이게이트(YG0∼YGn)에 출력하여 이를 턴온시키고, 이에 복수의 센스앰프(SA0∼SAn)는 각각 연결된 복수의 플래시셀(FC0∼FCn)을 읽어 들여 이를 센싱하여 검증부(40)로 출력하게 된다.
여기서, 상기 검증부(40)는 상기 복수의 센스앰프(SA0∼SAn)의 출력신호를 순차적으로 입력받아 모든 센스앰프가 통과되면, 검증 완료 신호(VFS)를 고전위로 출력하게 되고, 상기 고전위 검증 완료 신호(VFS)를 입력받은 상기 쓰기 제어부(10)는 상기 검증 제어 신호(VCS)를 디스에이블시키고 동작을 종료하게 된다.
그러나, 상기 검증부(40)는 복수의 센스앰프(SA0∼SAn)를 통해 센싱되는 복수의 플래시셀(FC0∼FCn) 중 하나의 플래시셀이라도 소거가 되지 않았을 경우, 상기 검증 완료 신호(VFS)를 저전위로 상기 쓰기 제어부(10)로 출력하고, 이에 상기 쓰기 제어부(10)는 상기 최대 소거 가능 횟수에서 1을 감산연산하여 저장하고, 상기 소거 가능 횟수가 0인지를 판단하여 0이 아니면, 상기 소거 동작을 반복수행하게 된다.
그러나, 상기 소거 가능 횟수가 0이면, 상기 쓰기 제어부(10)는 최대 소거 가능 횟수만큼 소거 동작을 수행해도 완전히 소거가 되지 않았다고 판단하여 에러 메시지를 송출하고 종료하게 된다.
상기와 같이 종래의 기술에 있어서 복수의 플래시셀 중 하나의 플래시셀이라도 소거가 되지 않았을 경우, 모든 플래시셀이 소거될 때까지 과도하게 소거 동작을 반복수행함으로써, 상기 플래시셀의 문턱전압이 낮아져 높은 전원전압을 공급함에 따라 전력소모가 심하고, 소거 시간이 길어지는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 소거후 검증단계에서 오류가 생겼을 때 소거 시간을 조절하여 이를 보상하도록 한 플래시 메모리의 소거 방법을 제공함에 그 목적이 있다.
도 1은 일반적인 플래시 메모리의 소거 장치의 구성을 보인 블록도.
도 2는 종래 플래시 메모리의 소거시의 동작 흐름도.
도 3은 도 2에서 정상적인 동작시의 각 부 타이밍도.
도 4는 도 2에서 비정상적인 동작시의 각 부 타이밍도.
도 5는 본 발명 플래시 메모리의 소거시의 동작 흐름도.
도 6은 도 5의 각 부 타이밍도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 쓰기 제어부 20 : 전원공급부
30 : 와이게이트 제어부 40 : 검증부
SA0∼SAn : 센스앰프 YG0∼YGn : 와이게이트
FC0∼FCn : 플래시셀
상기와 같은 목적을 달성하기 위한 본 발명은 최대 플래그 설정 및 소거 시간을 설정한 후, 복수의 플래시 셀의 소거 동작을 수행하는 제1단계와; 상기 제1 단계의 동작이 완료되면 검증 완료 신호가 고전위인지 판단하는 제2 단계와; 제2 단계의 판단결과 검증 완료 신호가 고전위가 아니면 플래그 및 소거 시간을 변경하고, 상기 플래그가 0인지 판단하는 제3 단계와; 제3 단계의 판단결과 상기 플래그가 0이 아니면, 상기 변경된 플래그 및 소거 시간을 이용하여 소거 동작을 반복수행하는 제4 단계와; 상기 제3 단계의 판단결과 상기 플래그가 0이면 소거 에러 명령을 송출하고 종료하는 제5단계로 이루어진 것을 특징으로 한다.
상기 플래그 및 소거 시간 변경 동작은 워드라인전압으로 복수의 플래시셀의 문턱전압보다 1볼트 높은 전압을 인가하여 검증 동작을 수행한 후, 검증 완료 신호가 고전위인가를 판단하는 제1 단계와; 상기 제1 단계의 판단결과 고전위이면 소거 시간에서 2를 단축한 후, 플래그 감산 연산하는 제2 단계와; 상기 제1 단계의 판단결과 고전위가 아니면 워드라인전압으로 상기 문턱전압보다 2볼트 높은 전압을 인가하여 검증 동작을 다시 수행한 후, 검증 완료 신호가 고전위인가를 판단하는 제3 단계와; 상기 제3 단계의 판단결과 고전위이면 소거 시간에서 1을 단축한 후, 플래그 감산 연산하는 제 4단계와; 상기 제1 단계의 판단결과 고전위가 아니면, 플래그 감산 연산하는 제 5단계로 이루어진 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명의 구성은 상기 도 1의 일반적인 플래시 메모리의 소거 장치의 구성과 동일하다. 즉, 각부의 동작을 제어하는 쓰기 제어부(10)와; 상기 쓰기 제어부(10)의 제어(VCS)(ES)를 받아 소거전압(VES) 및 워드라인전압(VWL)을 출력하는 전원공급부(20)와; 상기 전원공급부(20)의 소거전압(VES) 및 워드라인전압(VWL)을 입력받는 복수의 플래시셀(FC0∼FCn)과; 상기 쓰기 제어부(10)의 검증 제어 신호(VCS)를 입력받아 상기 복수의 플래시셀(FC0∼FCn)을 각각 센싱하여 출력하는 복수의 센스앰프(SA0∼SAn)와; 게이트에 게이트 제어신호(GCS)를 입력받아 상기 복수의 센스앰프(SA0∼SAn)와 플래시셀(FC0∼FCn)간을 도통제어하는 복수의 와이게이트(YG0∼YGn)와; 상기 쓰기 제어부(10)의 제어신호(ES)를 입력받아 상기 복수의 와이게이트(YG0∼YGn)를 도통제어하는 와이 게이트 제어부(30)와; 상기 복수의 센스앰프(SA0∼SAn)의 출력신호를 입력받아 소거 검증이 완료되었는지를 검증하는 검증부(40)로 구성하며, 이와 같이 구성한 본 발명에 따른 동작과정을 첨부한 도 6 및 도 7을 참조하여 상세히 설명한다.
우선, 쓰기 제어부(10)는 최대로 소거 가능한 최대 플래그를 설정한 후, 플래시셀(FC0∼FCn)의 목표 문턱전압(Vth)으로 소거하는 소거 시간을 설정한다.
따라서, 상기 쓰기 제어부(10)에 제어를 받아 상기 설정된 소거 시간(도 6의 구간(가))동안 소거 명령 신호(ES)를 인에이블시켜 복수의 플래시셀(FC0∼FCn)을 소거시킨다.
그리고, 상기 동작이 완료되면, 검증부(40)는 상기 복수의 플래시셀(FC0∼FCn)의 소거가 완전히 이루어졌는지를 검증하여 소거가 완전히 이루어졌으면 고전위 검증 완료 신호(VFS)를 상기 쓰기 제어부(10)로 출력하여 동작을 종료한다.
그러나, 상기 소거 동작이 완전히 이루어지지 않았을 경우, 즉, 상기 검증 완료 신호(VFS)가 저전위로 상기 쓰기 제어부(10)로 출력하면, 상기 쓰기 제어부(10)는 워드라인전압(VWL)을 상기 복수의 플래시셀(FC0∼FCn)의 문턱전압(Vth)보다 1볼트 높은 전압을 인가하여 상기 검증 동작을 수행한 후, 상기 검증 완료 신호(VFS)가 전위이면 소거 시간에서 2를 단축한다.
그러나, 상기 검증 완료 신호(VFS)가 저전위인 경우, 상기 쓰기 제어부(10)는 워드라인전압(VWL)을 상기 복수의 플래시셀(FC0∼FCn)의 문턱전압(Vth)보다 2볼트 높은 전압을 인가하여 상기 검증 동작을 수행하여 상기 검증 완료 신호(VFS)가 고전위이면 소거시간에서 1을 단축하나 저전위이면 소거시간을 단축하지 않는다.
그 후, 상기 쓰기 제어부(10)는 상기 최대 플래그에서 1을 감산연산하고, 상기 플래그가 0인지 판단하여 0이 아닌 경우 상기 소거 동작을 반복수행하나, 상기 최대 플래그가 0인 경우, 에러 명령을 송출하고 동작을 종료한다.
상기에서 상세히 설명한 바와 같이, 본 발명은 소거 검증 에러가 발생되었을 때, 소거시의 문턱전압을 확인하여 이를 통해 소거 시간을 설정함으로써, 과도한 소거 동작을 방지하여 전력 소모 및 소요 시간을 최소화하는 효과가 있다.
Claims (2)
- 최대 플래그 설정 및 소거 시간을 설정한 후, 복수의 플래시셀의 소거 동작을 수행하는 제1단계와; 상기 제1 단계의 동작이 완료되면 검증 완료 신호가 고전위인지 판단하는 제2 단계와; 제2 단계의 판단결과 검증 완료 신호가 고전위가 아니면 플래그 및 소거 시간을 변경하고, 상기 플래그가 0인지 판단하는 제3 단계와; 제3 단계의 판단결과 상기 플래그가 0이 아니면, 상기 변경된 플래그 및 소거 시간을 이용하여 소거 동작을 반복수행하는 제4 단계와; 상기 제3 단계의 판단결과 상기 플래그가 0이면 소거 에러 명령을 송출하고 종료하는 제5단계로 이루어진 것을 특징으로 하는 플래시 메모리의 소거 방법.
- 제1항에 있어서, 상기 플래그 및 소거 시간 변경 동작은 워드라인전압으로 복수의 플래시셀의 문턱전압보다 1볼트 높은 전압을 인가하여 검증 동작을 수행한 후, 검증 완료 신호가 고전위인가를 판단하는 제1 단계와; 상기 제1 단계의 판단결과 고전위이면 소거 시간에서 2를 단축한 후, 플래그 감산 연산하는 제2 단계와; 상기 제1 단계의 판단결과 고전위가 아니면 워드라인전압으로 상기 문턱전압보다 2볼트 높은 전압을 인가하여 검증 동작을 다시 수행한 후, 검증 완료 신호가 고전위인가를 판단하는 제3 단계와; 상기 제3 단계의 판단결과 고전위이면 소거 시간에서 1을 단축한 후, 플래그 감산 연산하는 제 4단계와; 상기 제1 단계의 판단결과 고전위가 아니면, 플래그 감산 연산하는 제 5단계로 이루어진 것을 특징으로 하는 플래시 메모리의 소거 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980053132A KR100548591B1 (ko) | 1998-12-04 | 1998-12-04 | 플래시 메모리의 소거 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980053132A KR100548591B1 (ko) | 1998-12-04 | 1998-12-04 | 플래시 메모리의 소거 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000038225A true KR20000038225A (ko) | 2000-07-05 |
KR100548591B1 KR100548591B1 (ko) | 2006-04-12 |
Family
ID=19561425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980053132A KR100548591B1 (ko) | 1998-12-04 | 1998-12-04 | 플래시 메모리의 소거 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100548591B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100456596B1 (ko) * | 2002-05-08 | 2004-11-09 | 삼성전자주식회사 | 부유트랩형 비휘발성 기억소자의 소거 방법 |
KR100464951B1 (ko) * | 2002-03-28 | 2005-01-06 | 매그나칩 반도체 유한회사 | 플래시 메모리 소모 전력 감소 장치 및 방법 |
KR100972715B1 (ko) * | 2008-08-01 | 2010-07-27 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그의 프로그램 동작 방법 |
US8885419B2 (en) | 2012-08-08 | 2014-11-11 | SK Hynix Inc. | Semiconductor memory device and methods of operating the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190057701A (ko) | 2017-11-20 | 2019-05-29 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 소거 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01263998A (ja) * | 1988-04-13 | 1989-10-20 | Nec Corp | 不揮発性メモリ装置 |
JPH06196000A (ja) * | 1992-12-25 | 1994-07-15 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置のスクリーニング方法 |
JPH08273381A (ja) * | 1995-03-27 | 1996-10-18 | Sanyo Electric Co Ltd | 不揮発性メモリの消去特性向上回路 |
KR0179857B1 (ko) * | 1995-11-20 | 1999-04-15 | 문정환 | 멀티저장형 메모리 |
-
1998
- 1998-12-04 KR KR1019980053132A patent/KR100548591B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100464951B1 (ko) * | 2002-03-28 | 2005-01-06 | 매그나칩 반도체 유한회사 | 플래시 메모리 소모 전력 감소 장치 및 방법 |
KR100456596B1 (ko) * | 2002-05-08 | 2004-11-09 | 삼성전자주식회사 | 부유트랩형 비휘발성 기억소자의 소거 방법 |
KR100972715B1 (ko) * | 2008-08-01 | 2010-07-27 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그의 프로그램 동작 방법 |
US8885419B2 (en) | 2012-08-08 | 2014-11-11 | SK Hynix Inc. | Semiconductor memory device and methods of operating the same |
Also Published As
Publication number | Publication date |
---|---|
KR100548591B1 (ko) | 2006-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7230855B2 (en) | Erase verify for non-volatile memory using bitline/reference current-to-voltage converters | |
KR100291889B1 (ko) | 비휘발성 반도체메모리장치 | |
US7161844B2 (en) | Method and apparatus for compensating for bitline leakage current | |
US9406353B2 (en) | Sense amplifiers, memories, and apparatuses and methods for sensing a data state of a memory cell | |
US6314027B1 (en) | Flash memory device capable of preventing an over-erasure of flash memory cells and erase method thereof | |
KR100960448B1 (ko) | 불휘발성 메모리 장치의 프로그램 검증 방법 | |
EP0241327B1 (en) | Sense amplifier for programmable read only memory | |
KR20090055806A (ko) | 불휘발성 메모리 소자의 프로그램 검증 방법 | |
JP2982676B2 (ja) | 不揮発性半導体記憶装置の過消去救済方法 | |
US6466480B2 (en) | Method and apparatus for trimming non-volatile memory cells | |
KR20070065776A (ko) | 불휘발성 반도체 메모리 장치 | |
KR100875006B1 (ko) | 플래시 메모리 장치 및 프로그램 전압 제어 방법 | |
US20080192550A1 (en) | Circuits, systems and methods for driving high and low voltages on bit lines in non-volatile memory | |
JP2007042193A (ja) | 不揮発性半導体記憶装置 | |
CA2497528A1 (en) | Method of recovering overerased bits in a memory device | |
KR100548591B1 (ko) | 플래시 메모리의 소거 방법 | |
KR100264027B1 (ko) | 반도체 기억 장치 | |
US20240006003A1 (en) | Memory device with leakage current verifying circuit for minimizing leakage current | |
JP4791812B2 (ja) | 不揮発性半導体装置 | |
KR20120095051A (ko) | 불휘발성 메모리 장치 및 이의 프로그램 검증 방법 | |
US20090031080A1 (en) | Flash memory device and program method thereof | |
KR100318325B1 (ko) | 플래쉬 메모리 셀의 소거 방법 | |
JP2007141367A (ja) | 不揮発性メモリ及びデータ消去方法 | |
KR0179857B1 (ko) | 멀티저장형 메모리 | |
JPH09180480A (ja) | 不揮発性メモリデバイス用スナッププログラミング予調整手順 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |