JPH01263998A - 不揮発性メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は電気的に書き込み消去可能な不揮発性メモリに
関し、特に不揮発性メモリの書き込み消去時間の制御に
関する。

［（に来の技術］ 従来、電気的に書き込み消去可能な不揮発性メモリにお
いて、書き込み、消去時間は、メモリセルの特性即ち書
き込み消去の繰り返しによるメモリセルの劣化（Ｅｎｄ
ｕｒ’ａｎｃｅ特性）、高温保管によるデータの消失わ
き出しくＲｅｔｅｎ’ｔｉｏｎ特性）、書き込み消去で
きる最小時間、書き込み消去電圧とその時間と言った、
書き込み消去特性などからメモリセルの実力を評価し、
統計的データ処理により、書き込み消去に対する規格を
保証できる最適な時間（例えば１０ｍ５）に設定される
。

［発明が解決しようとする問題点コ 上述したように設定された書き込み消去時間は保証規格
に対し、最適な値のはずであるが、実際にはメモリセル
内での特性のバラツキがあるので、必ずしも最適とは言
えない。また繰り返し、書き込み消去を行っているうち
にメモリセルの特性が変わり、初めに設定した古き込み
消去時間では、書き込み消去できなくなる可能性がある
と同時；こ、書き込み消去時間が固定なので繰り返し書
き込み消去することによりメモリセルが劣化したときに
も、初期状態と同じストレスがメモリセルに加わるため
メモリセルの寿命を早めろという欠点かある。

［発明の従来技術に対する相違点］ 本発明は以上のような現状に鑑み従来のようにメモリセ
ルの特性が変化したために書き込み消去できなくなった
り、又書き込み消去時間か固定されているためにメモリ
セルの寿命を早めろことかないようにメモリセルの特性
を常にサンブリジグし、メモリセルの特性に合わせて、
書き込み消去時間を設定するという独創的な電気的に書
き込み消去可能な不揮発性メモリを提供することを目的
とする。

［問題点を解決するための手段］ 本発明の電気的に書き込み消去可能な不揮発性メモリは
、メモリセルに電荷がチャージされている時；こ、その
メモリセルのしきい値電圧を検出する手段と、検出され
たメモリセルのしきい値電圧から、そのメモリセルに対
して最適な書き込み消去時間を設定する手段を有してい
る。

［実施例］ 次に本発明の実施例について図面を参照し・で説明する
。

第１図は本発明の第１実施例を示すブロック図である。

第３図にそのタイミンクを示す。本実施例の電気的に書
き込み消去可能な不揮発性メモリは、メモリセルアレイ
（１）１、書き込み消去制御回路２、書き込み消去電圧
発生回路３、書き込み消去時間制御回路４、比較回路５
、選択回路６、電圧発生回路７、メモリセルアレイ（２
）８、サンプリング回路９で構成されている。書き込み
消去制御回路２は、書き込み消去要求があり、書き込み
要求１０、消去要求１１が出ると列デコーダ１５、行デ
コーダ１６て示されろアドレスに対し、書き込み消去電
圧発生回路３て発生した書き込み消去用電圧をメモリセ
ルに印加する。書き込み消去電圧発生回路３は、書き込
み消去時間制御回路４て設定された書き込み消去時間に
同期し書き込み消去制御回路２へ書き込み消去電圧を供
給する。

書き込み消去時間制御回路４は、比較回路５からのデー
タにより書き込み消去時間を決定する。具体的にはプロ
グラマブルダウンカウンタやシフトレジスタなとて構成
される比較回路５は選択回路６から選択された電圧と、
基準電圧１２を比較し、書き込み消去時間制御回路４に
対し、結果を出力する。選択回路６はサンプリング回路
９からの出力から任意のものを選択すると共に、メモリ
セルアレイ（２）８の各メモリセルをオンさせるための
タイミング信号１７を電圧発生回路７に供給する。

サンプリング９はメモリセルアレイ（２）８の各メモリ
セルのオン電流を検出し、電圧に変換する。電圧発生回
路７はメモリセルアレイ（２）８の各メモリセルをオン
させるための電圧を作り、その電圧を選択回路６からの
タイミング信号１７と書き込み要求１０に同期しメモリ
セルアレイ（２）８に供給する。

以上各構成要素について動作を説明したが、次に本実施
例の全体的な動作を第３図を用いて説明する。臀ぎ込み
状態と言うのはメモリセルに対して、電荷をチャージし
ている状態、又消去状態と言うのはメモリセルからチャ
ージを抜いた状態であると定義する。メモリセルに対し
て書き込み要求が発１テされると、通常の書き込み動作
、すなわち書き込み要求ｌＯに同期し、書き込み消去時
間制御回路４て設定された書き込み消去時間でメモリセ
ルアレイ（１）１に書き込みが行われるか、それと同時
にメモリセルアレイ（２）８にも書き込みが行われる。

このときの書き込み消去時間はメモリセルの緒特性で書
き込み消去電圧との関係で最適とされるもので行われる
。書き込み消去時間か過きるとφに同期してメモリセル
アレイ（２）８には選択回路６から発１テされるタイミ
ング信号１７ここ同門し、電圧発生回路７より、メモリ
セルをオンさせることが可能な最小電圧が印加されろ。

このメモリセルをオンさせることが可能な最小電圧はメ
モリセルの緒特性から決定されるもので理想のしきい値
電圧＋αである。各メモリセルがオンしたときに流れる
電流を各ｂｉｔごとにサンプリンク回路９てサンプリン
グし、電圧に変換する。

これらの電圧を用い選択回路６で電圧値の最大と最小を
選び出す。選び出された最大、最小の電圧値と、書き込
み状態として理想的（書き込み時間と電圧との関係で規
格を保証できる最適な条件で書き込まれた場合）なメモ
リセルのしきい直である基準電圧１２と比較し、基準電
圧との差を検出する。書き込み消去時間制御回路４では
その検出されたデータを単位時間当りのしきい値の変化
量から時間に換算し、プログラマブルダウンカウンタま
たはシフトレジスタへ人力されるクロックで設定値当り
、可変可能な時間と比較する。基準電圧との差に相当す
る時間が設定値当り可変可能な時間以下であれば設定時
間はそのままで、越えたときに初めてその差が十の場合
にはダウンカウンタまたはシフトレジスタへの設定値を
−１し、−の場合には＋１する。このようにして設定時
間を可変し、最適な値にする。従って次の書き込み消去
は前述の処理後に設定された時間で行われろ。この動作
は書き込み時のみにｉテわれ、しかも書き込み要求内で
実行され消去時には行われない。というのはメモリのし
きい値の変動は書き込み消去状態のどちらかをチエツク
することにより、他方の変動は推測可能であり、多少の
補正を加えるだけて対応することができるからである。

本実施例において設定時間の精度を上げるためには、サ
ンプリングするメモリセルを増やせば良いと言うことが
容易に推測される。

第２図は本発明の第２実施例を示すブロック図である。

本実施例は第１実施例と基本的な動作としては同じであ
るが、メモリセルアレイぐ１）１の全アドレスあるいは
特定のアドレスに対して、サンプリングするため列デコ
ーダ１５、行デコーダ１６に対しても選択回路からの制
御信号が必要となる。この実施例では、メモリセルのし
きい値電圧検出専用のメモリセルを持つ必要がないし、
サンプリングする数を可変できるという利点があ［発明
の効果コ 以上説明したようここ本発明の電気的に書き込み消去可
能な不揮発性メモリ；ｉ書き込み消去されることに変化
するメモリセルの特性を常にサンプリングし、その特性
に合わせて書き込み消去時間を設定することができるの
でメモリセルの特性が変化しても、安定して書き込み消
去ができると共に、不要なストレスがメモリセルに加わ
らないのでメモリセルの寿命をのばすことができる効果
がある。

【図面の簡単な説明】

第１図は本発明の第１実施例を示すブロック図、第２図
は本発明の第２実施例を示すブロック図、第３図は第１
実施例の動作タイミング図である。 １・・・・メモリセルアレイ（１）、 ２・・・・書き込み消去制御回路、 ３・・・・書き込み消去電圧発生回路、４・・・・書き
込み消去時間制御回路、５・・・・比較回路、 ６・・・・選択回路、 ７・・・・電圧発生回路、 ８・・・・メモリセルアレイ（２）、 ９・・・・サンプリング回路、 １０・・・書き込み要求、 １１・・・消去要求、 １２・・・基準電圧、 １３・・・オアゲート、 １４・・・読み出し回路、 １５・・・列デコーダ、 １６・・・行デコーダ、 １７・・・タイミング信号。 特許出願人　　日本電気株式会社 代理人　弁理士　　桑　井　清　−

Claims (1)

【特許請求の範囲】
1. 電気的に書き込み消去可能な不揮発性メモリ装置におい
   て、メモリセルのしきい値電圧を検出する手段と、検出
   されたしきい値電圧から書き込み消去時間を決定する手
   段とを有し、メモリセルの特性に基づいて書き込み消去
   時間を変化させる手段を備えたことを特徴とする不揮発
   性メモリ装置。