KR20000035493A

KR20000035493A - 다이나믹 포커스 전압 진폭 제어 및 고주파 보상 장치

Info

Publication number: KR20000035493A
Application number: KR1019990050792A
Authority: KR
Inventors: 죠지죤바렛
Original assignee: 크리트먼 어윈 엠; 톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date: 1998-11-19
Filing date: 1999-11-16
Publication date: 2000-06-26
Also published as: TW447214B; CN1154342C; CN1272745A; KR100752991B1; JP2000165698A; EP1003331A1; US6278246B1; MY118439A; MXPA99010729A

Abstract

영상 표시 장치는 포커스 전극(17)을 포함하는 음극선관(10)을 구비한다. 복수의 주파수 중에서 선택된 편향 주파수와 관련된 주파수의 제1 파라볼릭 신호(V5)의 신호원은 선택된 주파수에 따라 정해진 진폭을 갖는다. 제어 회로(도 1b)는 제1 파라볼릭 신호(V5)의 신호원에 접속되어 출력 신호(OUT)를 발생시키는 입력을 갖는다. 출력 신호는 복수의 편향 주파수에 대하여 제1 파라볼릭 신호(V5)의 진폭을 유지하기 위한 것이다. 출력 신호에 응답하는 증폭기(97)는 포커스 전극에 접속되어 다이나믹 포커스 전압을 발생시키도록 파라볼릭 신호를 포커스 전극(17)에서 증폭시킨다.

Description

다이나믹 포커스 전압 진폭 제어 및 고주파 보상 장치{DYNAMIC FOCUS VOLTAGE AMPLITUDE CONTROLLER AND HIGH FREQUENCY COMPENSATION}

본 발명은 빔 도달 왜곡 교정 장치에 관한 것이다.

음극선관(CRT) 상에 표시된 이미지는 CRT상의 빔의 주사에 일어나기 쉬운 디포커싱 또는 비선형성과 같은 불완전성 또는 왜곡으로부터 영향을 받을 수 있다. 이러한 불완전성 또는 왜곡은 빔이 예컨대 수평 방향으로 편향될 때에 CRT의 전자총으로부터 화면까지의 거리가 현저하게 변하기 때문에 발생한다. 파라볼릭 전압 성분을 수평 비율로 갖는 다이나믹 포커스 전압을 발생시키고 동적으로 포커스 전압을 변화시키기 위해 이 다이나믹 포커스 전압을 CRT의 포커스 전극에 인가시킴으로써, 빔이 예컨대 수평 방향으로 편향될 때에 발생하는 디포커싱을 감소시킬 수 있다. 수평 비율의 파라볼릭 전압 성분을 수평 편향 출력단의 S형 커패시터에서 발생된 S-교정 전압으로부터 유도시키는 것은 공지되어 있다.

TV 수상기, 컴퓨터 또는 모니터는 상이한 수평 주사 주파수의 편향 전류를 이용하는 동일한 CRT에서 화상 정보를 선택적으로 표시하는 성능을 구비할 수 있다. 방송 표준에 따라 규정된 TV 신호의 화상 정보를 표시할 때, 1f_H비로 칭하는 약 16 KHz의 비율로 수평 편향 전류를 사용하는 것이 더 경제적일 수 있다. 반면에, 고선명 TV 신호 또는 표시 모니터 데이터 신호의 화상 정보를 표시할 때, 수평 편향 전류의 비율은 32 KHz 이상이 될 수 있다. 더 높은 비율은 2nf_H라 칭한다. n값은 1 이상이다.

다중 주사 속도로 동작할 수 있는 영상 표시 모니터의 수평 편향 회로 출력단에서, 스위치된 S 커패시터를 이용하는 내장된 S 커패시터의 수를 변화시키는 것은 공지되어 있다. S 커패시터는 선택된 수평 편향 주파수에 따라서 선택 가능한 스위치를 경유하여 자동적으로 선택된다.

스위치되지 않는 귀선 커패시터가 사용될 때, 수평 귀선 간격의 길이는 다른 수평 주파수에서와 동일하다. 그 결과, 상이한 주파수에서의 S-교정 전압의 요구되는 진폭은 다를 수 있다. 다이나믹 포커스 시스템에서, 수직 기간동안 수평 파라볼라 진폭을 일정하게 유지하는 것이 필요하다. 또한, 수평 주파수가 주사 모드와 함께 변화할 때에 수평 파라볼라 진폭을 일정하게 유지하는 것이 필요하다.

본 발명의 특성을 실행함에 있어서, 파라볼릭 수평 비율 전압은 S형 커패시터에서 발생된다. 파라볼릭 전압은 제어된 가변 전압 분배기를 통하여 감쇄된다. 전압 분배기의 출력은 파라볼릭 전압의 피크-피크 진폭이 전압 기준과 동일한지를 비교하고 조정하는 차동 증폭기의 입력에 인가된다. 수평 파라볼라 진폭은 파라볼라의 피크-피크 진폭을 기준 전압과 비교함으로써 수직 기간동안 일정하게 유지된다. 이 수평 파라볼라 진폭은 피드백 증폭기와 제어 감쇄기를 경유하여 기준과 동일하게 조정된다.

본 발명의 특성을 실행함에 있어서, 이득 제어 루프는 원치 않는 저주파 핀쿠션 교정 변조를 S 커패시터에서 비롯된 입력 전압으로부터 제거한다. 제거되지 않는다면, 이 변조는 불리하게도 화상의 중앙에 너무 큰 수평 다이나믹 포커스 교정을 만든다. 이득 제어 루프를 경유하여 보상함으로써, 위상 오차는 발생하지 않는다.

다른 발명의 특성은 포커스 고압 증폭기의 고주파 롤오프(roll-off)가 보상되는 것이다. 파라볼라는 증폭기과 유사한 롤오프로 저역 통과 필터를 통과한다. 따라서, 감쇄된 파라볼라는 기준과 동일하게 설정된다. 증폭기를 구동하는 파라볼라 신호는 필터의 앞으로 취해진다. 이 신호는 증폭기 출력에 일정한 진폭을 적합하게 제공하기 위해 고주파에서 승압(boost)된다.

도 1a는 수평 편향 회로 출력단을 도시하는 도면.

도 1b는 본 발명의 특성에 따라 수평 파라볼라 진폭을 제어하기 위한 자동 이득 회로를 도시하는 도면.

도 1c는 포커스 고압 증폭기를 도시하는 도면.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : 음극선관

17 : 포커스 전극

97 : 포커스 고압 증폭기

98, 98' : 버퍼

99 : 다이나믹 포커스 전압 발생기

100 : 전원 장치

103 : 구동기

101 : 수평 편향 회로 출력단

104 : 스위칭 트랜지스터

208 : 마이크로프로세서

209 : 주파수-데이터 신호 변환기

CS1 : S 커패시터(제1 파라볼릭 신호의 신호원)

TO : 플라이백 변압기

본 발명의 특성을 실현하는 영상 표시 장치는 포커스 전극을 포함하는 음극선관을 구비한다. 복수의 주파수 중에서 선택된 편향 주파수와 관련된 주파수의 제1 파라볼릭 신호의 신호원은 선택된 주파수에 따라 정해진 진폭을 갖는다. 제어 회로는 제1 파라볼릭 신호의 신호원에 접속되어 출력 신호를 발생시키는 입력을 갖는다. 출력 신호는 복수의 편향 주파수에 대해 제1 파라볼릭 신호의 진폭을 유지하기 위한 것이다. 출력 신호에 응답하는 증폭기는 포커스 전극에 접속되어 다이나믹 포커스 전압을 발생시키기 위해 파라볼릭 신호를 포커스 전극에서 증폭시킨다.

도 1a는 다중 주사 주파수 성능을 갖는 TV 수상기의 수평 편향 회로의 출력단(101)을 도시한다. 출력단(101)은 전원 전압(B+)을 발생시키는 안정화(regulated) 전원 장치(100)에 의해 활성화된다. 종래의 구동기단(103)은 선택된 수평 주사 주파수(nf_H)의 입력 신호(107a)에 응답한다. 구동기단(103)은 출력단(101)의 스위칭 트랜지스터(104)에서의 스위칭 동작을 제어하기 위한 구동 제어 신호(103a)를 발생시킨다. 예컨대, n=1의 값은 방송 표준과 같은 소정의 표준에 따른 TV 신호의 수평 주파수를 나타낼 수 있다. 트랜지스터(104)의 콜렉터는 플라이백 변압기(T0)의 제1 권선(T0W1)의 단자(T0A)에 접속된다. 트랜지스터(104)의 콜렉터는 스위치되지 않는 귀선 커패시터(105)에 접속된다. 또한, 트랜지스터(104)의 콜렉터는 귀선 공진 회로를 형성하기 위해 수평 편향 권선(LY)에 접속된다. 또한, 트랜지스터(104)의 콜렉터는 종래의 댐퍼 다이오드(108)에 접속된다. 권선(LY)은 선형 인덕터(LIN) 및 스위치되지 않는 귀선 또는 S 커패시터(CS1)와 직렬로 접속된다. 커패시터(CS1)는 단자(25)가 인덕터(LIN)와 S 커패시터(CS1)의 중간에 위치하는 것과 같이 단자(25)와 기준 전위 사이에 접속된다.

출력단(101)은 편향 전류(iy)를 생성시킬 수 있다. 편향 전류(iy)는 본질적으로 2f_H내지 2.4f_H의 범위에서 선택된 신호(103a)의 임의의 선택된 수평 주사 주파수와 1f_H의 선택된 수평 주파수에 대하여 동일한 소정의 진폭을 갖는다. 편향 전류(iy)의 진폭을 제어하는 것은 수평 주파수가 증가할 때에 전압(B+)을 자동적으로 증가시킴으로써 이루어지며, 역으로 편향 전류(iy)의 진폭을 일정하게 유지하는 경우도 마찬가지이다. 전압(B+)은 변압기(T0)의 피드백 권선(T0W0)을 경유하여 폐루프 구성에서 동작하는 종래의 안정화 전원 장치(100)에 의해서 제어된다. 전압(B+)의 크기는 전류(iy)의 진폭을 지시하는 크기를 갖는 정류된 피드백 플라이백 펄스 신호(FB)에 따라 설정된다. 수직 비율 파라볼라 신호(E-W)는 도시하지 않은 종래의 방식으로 발생된다. 신호(E-W)는 전압(B+)의 수직 비율 파라볼라 성분을 생성하여 이스트-웨스트 왜곡 교정을 위해 제공하도록 종래의 방식으로 전원 장치(100)에 인가된다.

스위칭 회로(60)는 선형성과 같은 빔 도달 오차를 교정하기 위해 이용된다. 회로(60)는 선택적으로 귀선 또는 S 커패시터(CS2) 및 귀선 또는 S 커패시터(CS3)를 접속시키지 않거나, 이중 하나 또는 양 커패시터를 귀선 커패시터(CS1)와 병렬로 접속시킨다. 선택적 결합은 수평 주사 주파수가 선택되는 것에서 주파수 범위의 함수로서 결정된다. 스위칭 회로(60)에서, 커패시터(CS2)는 단자(25)와 전계 효과 트랜지스터(FET) 스위치(Q2)의 드레인 전극 사이에 접속된다. 트랜지스터(Q2)의 소스 전극은 접지(GND)에 접속된다. 트랜지스터(Q2)에 과전압이 발생하는 것을 방지하는 보호 저항(R2)이 트랜지스터(Q2)에 걸쳐서 접속되어 있다.

레지스터(201)는 스위치 제어 신호들(60a, 60b)을 인가시킨다. 제어 신호(60a)는 버퍼(98)를 경유하여 트랜지스터(Q2)의 게이트 전극에 접속된다. 제어 신호(60a)가 제1 선택 가능한 레벨에 있을 때, 트랜지스터(Q2)는 턴 오프된다. 다른 한편, 제어 신호(60a)가 제2 선택 가능한 레벨에 있을 때, 트랜지스터(Q2)는 턴 온된다. 버퍼(98)는 전술한 스위칭 동작을 이루기 위해 요구되는 신호(60a)의 레벨 시프팅을 종래의 방식으로 제공한다.

스위칭 회로(60)에서, 커패시터(CS3)는 단자(25)와 FET 스위치(Q2')의 드레인 전극 사이에 접속된다. FET 스위치(Q2')는 FET 스위치(Q2)가 제어 신호(60a)에 의해 제어되는 방식과 동일하게 제어 신호(60b)에 의해 제어된다. 따라서, 버퍼(98')는 버퍼(98)와 동일한 기능을 행한다.

마이크로프로세서(208)는 주파수-데이터 신호 변환기(209)에서 발생된 데이터 신호(209b)에 응답한다. 신호(209b)는 동기화 신호(HORZ-SYNC) 또는 편향 전류(iy)의 주파수를 지시하는 수치값을 갖는다. 예컨대, 변환기(209)는 HORZ-SYNC 신호의 소정 주기동안 클록 펄스의 수를 계수하고 소정 주기에서 발생하는 클록 펄스의 수에 따라 워드 신호(209b)를 발생시키는 카운터를 구비한다. 마이크로프로세서(208)는 레지스터(201)의 입력에 인가되는 제어 데이터 신호(208a)를 발생시킨다. 신호(208a)의 값은 HORZ-SYNC 신호의 수평 비율에 따라서 결정된다. 레지스터(201)는 HORZ-SYNC 신호의 주파수에 따라 신호(208a)에 의해 결정된 레벨에서 데이터 신호(208a)에 따라 제어 신호(60a, 60b)를 발생시킨다. 대신에 신호(208a)의 값은 도시하지 않은 키보드에 의해 제공되는 신호(109b)에 의해 결정될 수 있다.

수평 편향 전류(iy)의 주파수가 1f_H일 때, 트랜지스터(Q2, Q2')는 턴 온된다. 결국, 양 S 커패시터(CS2, CS3)는 스위치되지 않는 S 커패시터(CS1)와 병렬로 접속되고 최대 S 커패시턴스값을 설정하는 내장된 S 커패시터이다. 수평 편향 전류(iy)의 주파수가 2f_H이상이고, 2.14f_H보다 작을 때, 트랜지스터(Q2)는 턴 오프되고 트랜지스터(Q2')는 턴 온된다. 결국, S 커패시터(CS2)는 스위치되지 않는 S 커패시터(CS1)로부터 떨어지고 S 커패시터(CS3)는 중간 S 커패시턴스값을 설정하기 위해 S 커패시터(CS1)에 접속된다. 수평 편향 전류(iy)의 주파수가 2.14f_H이상일 때, 트랜지스터(Q2, Q2')는 턴 오프된다. 결국, S 커패시터(CS2, CS3)는 스위치되지 않는 S 커패시터(CS1)로부터 떨어지고 최소한의 S 커패시턴스값을 설정한다. 커패시터(CS1, CS2 또는 CS3) 내의 편향 전류(iy)는 S형 파라볼릭 전압(V5)을 생성한다.

커패시터(105)에 의해 형성된 전체 귀선 커패시턴스는 다른 주사 주파수에서 변하지 않는다. 그러므로, 귀선 간격은 다른 주사 주파수에서 동일한 길이를 갖는다. 커패시터(CS1, CS2 및 CS3)의 값은 다른 주사 주파수에서의 상이한 진폭에서 파라볼릭 전압(V5)을 생성하기 위해 선택된다. 귀선 간격 길이가 일정하기 때문에 전압(V5)의 상이한 진폭이 필요하다.

도 1b는 수평 파라볼라 진폭을 제어하고, 발명의 특성을 구체화하기 위한 자동 이득 회로를 도시한다. 도 1a 및 도 1b의 동일한 기호 및 수치는 동일한 부품 또는 기능을 나타낸다. 도 1a의 전압(V5)은 음의 진행 귀선 피크를 갖는다. 파라볼릭 전압(V5)의 피크-피크 진폭은 16KHz 또는 1f_H에서 약 60V이고, 2f_H에서 80V이며, 2.4f_H에서 125V이다. 파라볼라 전압(V5)은 커패시터(C4)를 경유하여 저항(R16)에 용량성으로 인가된다.

도 1b는 발명 특성에 따라 수평 파라볼라 진폭을 제어하는 자동 이득 회로를 나타낸다. S형 파라볼릭 전압(V5)은 커패시터(C4)를 통하여 교류 인가되고 음의 피크에서 다이오드(D6)에 의해 12V까지 클램프된다. 다이오드(D6)의 음극에서, 파라볼라 전압은 항상 11.4V보다 더 양성(positive)이다. 트랜지스터(Q11)는 베이스에서 일정한 11.4V를 가지고 에미터에서는 일정한 12V를 갖는다.

저항(R16)에 걸친 양의 파라볼라 전압은 Q11과 Q12의 에미터에 비례하는 파라볼라 전류를 제공한다. 트랜지스터(Q12)가 비전도되어 있다고 가정하면, 이 전류는 트랜지스터(Q11)를 통과하고 저항(R4)에 전압을 생성시킨다. 이로써, 이 전압은 에미터 팔로워(follower)(50)에 의해 버퍼되고 출력(OUT)에 나타난다.

또한, 출력 전압은 저항(R55) 및 커패시터(C54)로 구성되는 저역 통과 필터를 통하여 접속된다. 저항(R55) 및 커패시터(C54)의 값이 선택되어, 커패시터(C54)에 걸친 저역 통과 필터링된 전압이 출력(OUT)에 접속된 포커스 고압 증폭기(FHVA)에서 고유의 저역 통과 응답을 비례적으로 쫓아간다.

커패시터(C54)에 걸친 전압은 커패시터(C53)를 통하여 교류 접속되어, 음의 피크가 다이오드(D53)에 의해 접지에 클램프된다.

트랜지스터(Q53, Q54)로 구성되는 차동 증폭기쌍은 오직 트랜지스터(Q53)의 베이스 전압이 3V의 일정한 기준 전압인 Q54의 베이스 전압을 초과할 때에만 트랜지스터(Q53)를 통하여 전류를 전도시키는 전압 비교기로서 동작한다. 트랜지스터(Q53)를 통한 전류 흐름은 트랜지스터(Q12)가 전도될 때까지 커패시터(C52)를 충전시킨다. 다음에 트랜지스터(Q12)는 노드 A로 흘러서 접지로 향하는 파라볼라 전류의 일정 비율을 도통시킨다. 노드 A로 흐르는 전류의 동일한 비율이 이 전류의 모든 진폭에 대해 트랜지스터(Q12)를 통하여 도통되고, 따라서, 트랜지스터(Q11)에서의 전류는 크기가 선형적으로 감소된다.

R4 저항에 흐르는 전압은 파라볼라 모양의 왜곡 없이 크기가 감소된다. 또한, 상기 개요를 기술한 바와 같이 R4 저항에 흐르는 감소된 전압의 처리된 동일한 것이 트랜지스터(Q53)의 베이스에 나타난다. 이는 피드백 루프를 유지시키는 전압 크기를 완성한다. 트랜지스터(Q53)의 베이스에서의 이러한 전압이 트랜지스터(Q53)가 단지 피드백 루프에서의 밸런스를 최소한으로 유지하도록 도통하기에 충분한 진폭으로 감소될 때, 트랜지스터(Q53)의 베이스에서의 전압의 진폭은 단지 3V보다 약간 크고 피드백 루프에서의 이득에 의해 거의 일정하게 유지될 것이다.

저항(R55)과 커패시터(C54)로 구성된 저역 통과 필터는 루프의 일부분이다. 이는 31KHz 또는 38KHz에서의 파라볼라와 같은 고주파의 파라볼라가 트랜지스터(Q53) 베이스에서 감쇄되고, 증폭기 FHVA(97)의 고유의 고주파 감쇄가 보상되며 증폭기 FHVA(97)에서 나오는 일정한 출력이 15KHz 내지 38KHz의 모든 상이한 주사 모드에서의 파라볼라에 대해서 얻어지는 방식으로 출력(OUT)에서 증폭되게 할 것이다.

도 1c는 FHVA(97)를 더욱 상세하게 나타낸다. 도 1c에 나타낸 바와 같이, 커패시터(C23)는 수평 파라볼라와 포커스 고압 증폭기(97)를 용량성으로 결합시킨다. 커패시터(C10)는 도시하지 않은 종래의 방식으로 생성된 수직 파라볼라(V8)를 단자(121)에 용량성으로 결합시킨다. 용량성 결합이 직류 성분을 제거하기 때문에 포커스 증폭기(97)의 직류 동작점은 파라볼릭 신호가 아닌 저항(R5)에 의해 결정된다. 커패시터(C24)는 증폭기(97)의 도시하지 않은 표유(stray) 입력 커패시턴스에 의해 야기된 위상 지연을 교정하여, 수평 포커스 교정이 적합하게 시간이 맞추어진다.

도 1c의 증폭기(97)에서, 트랜지스터(Q5) 및 트랜지스터(Q6)는 차동 입력단을 형성하도록 서로 결합된다. 이 트랜지스터들은 단자(121)에서 입력 임피던스를 증가시키도록 베타로 칭해지는 매우 높은 콜렉터 전류 대 베이스 전류비를 갖는다. 트랜지스터(Q5, Q6)의 베이스-에미터 접합 전압들은 서로 보상을 행하고 온도 변화로 직류 바이어스 드리프트를 감소시킨다. 저항들(R11, R12)은 약 +3V에서 트랜지스터(Q6)의 베이스 전압을 바이어스시키기 위한 +12V에서의 전원 전압(V10)으로 적용되는 분압기를 형성한다. 트랜지스터들(Q5, Q6)의 에미터에 접합된 에미터 저항(R10)의 값은 약 6mA의 최대 전류를 도통시키도록 선택된다. 이는 고압 트랜지스터(Q20)를 보호한다. 트랜지스터(Q20)는 캐스코드 구성으로 트랜지스터(Q5)에 접속된다. 트랜지스터(Q20)가 오직 10mA의 콜렉터 전류까지만 견딜 수 있기 때문에 트랜지스터(Q20)는 과여진되는 것으로부터 보호되어야 한다. 이러한 것은 FHVA 증폭기(97)가 6mA에 이르는 콜렉터 전류에서의 높은 트랜스컨덕턴스를 가지고 6mA를 넘는 낮은 트랜스컨덕턴스를 가지기 때문에 이루어진다. 트랜지스터(Q20, Q5)의 캐스코드 구성은 트랜지스터(Q20)의 콜렉터-베이스 접합을 지나 도시하지 않은 밀러 커패시턴스를 분리시킴으로써, 대역폭이 증가된다. 또한, 캐스코드 구성은 고압 트랜지스터(Q20)의 낮은 베타와 개별적인 증폭기 이득을 만든다.

도 1a의 변압기의 권선(T0W3)은 도 1c의 다이나믹 포커스 전압 발생기(99)를 충전시키기 위한 전원 전압(VSU)을 생성하기 위해 다이오드(D12)에서 정류되고 커패시터(C13)에서 필터링되는 승압된 귀선 전압을 생성시킨다. 활성 풀업 트랜지스터(Q1)는 전원 전압(VSU)에 접속된 콜렉터를 갖는다. 트랜지스터(Q1)의 베이스 풀업 저항(R1)은 부트스트랩 또는 다이오드(D7) 및 커패시터(C26)를 구비하는 승압 장치를 경유하여 VSU 전압에 접속된다. 다이오드(D5)는 저항(R1)과 직렬로 접속되고 트랜지스터(Q20)의 콜렉터에 접속된다. 다이오드(D4)는 트랜지스터(Q1)의 에미터와 트랜지스터(Q20)의 콜렉터 사이의 단자(97a)에 접속된다.

단자(97a)에서의 출력 파형의 음의 피크동안, 다이오드(D7)는 다이오드(D7)의 음극에서 커패시터(C26)의 끝 단자를 +1600V의 전원 전압(VSU)까지 클램프시키고, 반면에, 트랜지스터(Q20)는 커패시터(C26)의 다른 끝 단자를 거의 접지 전위까지 끌어내린다. 트랜지스터(Q1)는 다이오드(D4, D5)의 동작에 의해 차단된다. 단자(97a)의 전압이 상승할 때, 커패시터(C26)에 충전된 에너지는 저항(R1)을 통하여 트랜지스터(Q1)의 베이스에 인가된다. 저항(R1)에 걸리는 전압은 높게 유지되고, 또한, 트랜지스터(Q1)에 걸리는 콜렉터-에미터 전압이 0에 도달할 때에도 트랜지스터(Q1)에서의 베이스 전류는 유지된다. 그러므로, 트랜지스터(Q1) 에미터 전류는 유지된다. 단자(97a)의 출력의 양의 피크는 왜곡 없는 +1600V 전원 전압(VSU)과 근사하게 될 수 있다.

커패시터(C1)는 포커스 전극(17) 및 배선의 표유 커패시턴스의 합을 나타낸다. 활성 풀업 트랜지스터(Q1)는 표유 커패시턴스(C1)를 충전하기 위해 단자(97a)로부터 전류를 공급(sourcing)할 수 있다. 풀다운 트랜지스터(Q20)는 커패시턴스(C1)로부터 다이오드(D4)를 경유하여 전류를 하락시킬 수 있다. 활성 풀업 구성은 유리하게도 감소된 전력 방출로 신속한 응답 시간을 얻었다. 증폭기(97)는 피드백 저항(R2)을 경유하여 단자(97a)에서의 출력에 대해 분로(分路) 피드백을 이용한다. 1000V 피크-피크 수평비 전압을 단자(97a)에 생성시키도록 저항(R17, R2)이 선택된다. 결국, 증폭기(97)의 전압 이득은 수백이 된다.

전압 V5(도 1a)에 의해 생성된 수평비에서의 다이나믹 포커스 전압 성분 및 전압 V8에 의해 생성된 수직비에서의 다이나믹 포커스 전압 성분은 다이나믹 포커스 전압(FV)을 발생시키기 위해 직류 차단 커패시터(C22)를 경유하여 CRT(10)의 포커스 전극(17)에 용량성으로 접속된다. 저항 R28 및 저항 R29로 형성된 분압기에 의해 발생된 전압(FV)의 직류 전압 성분은 8 KV이다.

이상, 전술한 바와 같이 본 발명에 의하면, 이득 제어 루프를 통하여 바람직하지 않은 저주파수 핀쿠션 왜곡 등을 보상함으로써 위상 오차가 발생하는 것을 방지할 수 있는 효과가 있다.

Claims

포커스 전극(17)을 포함하는 음극선관(10)과;

복수의 주파수로부터 선택된 편향 주파수와 관련된 주파수의 제1 파라볼릭 신호(V5)의 신호원으로서 상기 선택된 주파수에 따라 결정된 진폭을 갖는 신호원(CS1)을 구비한 영상 표시 장치에 있어서,

상기 제1 파라볼릭 신호의 신호원에 접속되어 출력 신호(OUT)를 발생시키는 입력(C4)을 가지며, 상기 복수의 편향 주파수에 대하여 상기 제1 파라볼릭 신호의 상기 진폭을 유지시키기 위한 제어 회로(도 1b)와;

상기 출력 신호에 응답하고 상기 포커스 전극(17)에 접속되어 다이나믹 포커스 전압을 발생시키도록 상기 파라볼릭 신호를 상기 포커스 전극(17)에서 증폭시키는 증폭기(97)를 포함하는 것을 특징으로 하는 영상 표시 장치.
제1항에 있어서, 상기 제어 회로(도 1b)는 전압 진폭 피드백 루프를 포함하는 것인 영상 표시 장치.
제2항에 있어서, 상기 전압 진폭 피드백 루프는 저역 통과 필터(R55, C54)를 더 포함하는 것인 영상 표시 장치.
제3항에 있어서, 상기 저역 통과 필터는 고주파에 대해 보상하는 것인 영상 표시 장치.
제1항에 있어서, 상기 제1 파라볼릭 신호(V5)는 S형 커패시터(CS1)에서 발생되고 상기 제어 회로의 커패시터(C4)에 용량성으로 접속되는 것인 영상 표시 장치.