KR100242836B1

KR100242836B1 - 지연 보상 다이나믹 포커스 증폭기

Info

Publication number: KR100242836B1
Application number: KR1019970000026A
Authority: KR
Inventors: 김현석
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-02-24
Filing date: 1997-01-03
Publication date: 2000-02-01
Also published as: KR970064152A; TW376636B; US5831400A; JPH09247490A

Abstract

포커스팩이 스트레이 캐패시턴스에 의해 발생하는 지연을 보상하는 다이나믹 포커스 증폭기에 관한 것으로, 2 개의 단안정 멀티바이브레이터로 구성되어 수평 플라이백 신호를 입력받아 DC 컨트롤 가능하도록 적절한 듀티 사이클(Duty Cycle)을 가지고 딜레이를 보상할 수 있는 구형파를 만들어 내는 지연 보상회로부와, 상기 지연보상회로부의 딜레이 보상 출력신호를 입력받아 수평 파라볼라 파형을 생성하는 포커스 파형 발생부와, 상기 포커스 파형 발생부로부터 수평 파라볼라 파형을 인가받아 충분한 전류공급에 의한 이득값을 조정하여 증폭하는 증폭부를 포함하여 구성되어 DC 조절이 가능하도록 하므로써 사용자 스스로 다이나믹 컨트롤을 조정할 수 있도록하여 고해상도 디스플레이 장치에서의 포커스 번짐에 의한 문제를 해결할 수 있는 효과를 가진다.

Description

지연 보상 다이나믹 포커스 증폭기

본 발명은 지연 보상 다이나믹 포커스 증폭기에 관한 것으로, 특히 제어부의 제어신호로 2개의 단안정 멀티-바이브레이터를 이용하여 입력 동기 신호에 대비하여 출력 펄스를 지연시키고, 펄스폭을 변화시키고, 단안정 멀티-바이브레이터의 출력신호를 입력으로 수평 파라볼라 신호를 형성하며 증폭한 후 포커스팩에 인가하여 지연을 보상하는 지연보상 다이나믹 포커스 증폭기에 관한 것이다.

통상의 TV나 저해상도 디스플레이 장치(Video Display Terminal)에서 부적절한 포커스 전압에서 초래되는 불분명한 빔 스폿(Beam Spot)은 그리 중요하지 않다.

그러나 고해상도의 디스플레이 장치(VDT)에서는 포커스 에러가 매우 중요하다. 보통 전자총과 음극선관(CRT)에서 전자 빔(Beam)의 착지점(Landing Point)간의 거리는 GRT의 중심부위로부터 상(Top) · 하(Bottom)· 좌 · 우측이 다르다.

이것은 최적 포커스(Focus)를 얻기 위해 포커스 전압이 각각의 빔(Beam)의 착지점에 대하여 변화되어야 함을 의미하고 있다.

스크린(Screen)을 보다 납작하게(평면화) 만드는 최근의 디스플레이 장치 개발은 발전은 다이나믹 포커스를 보다 중요하게 만들고 있다.

한편, 일정 전압을 전자총의 제 3 또는 제 4 그리드(G3 또는 G4)에 가하여 전자렌즈를 형성하여 포커스를 맞추는 것을 스테이틱 포커스(Static Focus)라 한다.

이러한 스테이틱 포커스와는 달리 다이나믹 포커스(Dynamic Focus)는 수평과 수직이 중앙에서 거리가 있기 때문에 거리에 따라 전압을 가변하여 스테이틱 포커스 전압에 교류적으로 결합하는 것이다.

다시말해, 다이나믹 포커스 회로는 전자 빔(Beam)이 스크린(Screen)의 중심과 CRT의 4 부위에 도달하기 위해 움직여야 하는 거리에 있어서의 차이를 증가시키기 위한 처리를 개선하기 위한 것이다.

최적 포커스 전압 파형은 수평으로나 수직으로나 포물선이다. 다이나믹 포커스는 보통 2 개의 편향 전류의 파형을 형성시키거나 증폭시켜 포커스 전극(Electrode)에 교류(AC) 전압을 인가함으로써 얻을 수 있다.

이 때 수직으로는 80V∼150V(AC) , 수평으로는 200V∼800V(AC)의 전압을 가하게 된다. 이것은 다이나믹 포커스 회로가 기본적으로 고압이라는 것을 나타낸다.

수평 파라볼라 다이나믹 전압을 딜레이시키는 것은 실제 디스플레이되는 부분과 수평플라이백에서 나오는 파라볼라가 시간상 일치하지 않아 좌 · 우 포커스 바란스가 맞지 않은 경우가 발생한다.

이를 보상할 목적으로 수평 플라이백 펄스(HFLB) 또는 수평 동기 신호(H-SYNC)를 이용하여 지연시켜 실제 디스플레이 신호와 다이나믹 파라볼라를 일치시키기 위한 것이다.

종래 다이나믹 포커스 파형을 형성시키고 증폭하는 방법은 수평 S보정회로에서 발생하는 수평 파라볼라 파형을 이용하여 트랜스포머에 외해 증폭하고 플라이백 트랜스포머의 포커스 팩에 인가시키는 것이다.

이는 제1도에 도시한 바와 같이, 수평동기신호를 저항(R1)을 통해 수평출력 트랜지스터(Q1)의 베이스에 인가하며 증폭하고, 수평출력 트랜지스터(Q1)의 콜렉터에서 증폭된 신호를 출력한다.

이 출력신호는 댐퍼 다이오드(D1)를 도통 또는 차단 상태로 만들며 캐패시터(C1,C2)의 충 · 방전에 의해 편향코일(DY)에 톱니파 전류가 흐르게 하여 , 수평 S보정 캐패시터(C2)에 수평 파라볼라 파형을 생성시킨다.

그러나 포커스의 정밀도를 높이기 위해 일부 음극선관에서는 기존보다(330~350V)보다 높은 수평포커스 전압을 (450∼550V)을 요구하고 있다.

이 요구를 충족 시키기 위하여 트랜스포머를 이용하여, S보정 파형을 증폭하여 수평 다이나믹 포커스 전압을 얻고 있으며, 이때 트랜스 포머(T1)의 1차 코일에 충분한 전류가 공급되어야 한다.

그러나 이러한 S보정회로에 흐르는 전류를 전류원으로 사용하기에는 부적합하며 음극선관에서 필요로 하는 포커스전압을 얻기가 어렵다. 또한 최근 고해상도 모니터의 수평 주파수가 90KHz이상으로 높아지는 경향이 있다. 증폭된 수평 포커스 다이나믹 전압이 플라이백 트랜스포머의 포커스팩에 인가된다. 포커스 팩 자체의 스트레이 캐패시턴스(Stray Capacitance) 또는 트랜스포머(T1)에 의하여 포커스 파형이 0.5μs∼1.5μs정도 지연된다.

종래와 같이 비교적 낮은 수평주파수에는 0.5μs∼1.5μs의 지연은 음극선관 포커스 성능에 커다한 영향을 미치지 않는다. 하지만 수평 주파수가 높아지는 경우 이 정도의 지연은 수평 동기 1 주기에 커다란 영향을 미치게 된다.

더욱이 음극선관의 포커스 전압이 500V로 높아지는 경우, 제2도에 보이는 바와같이 이 지연이 미치는 영향은 더욱 커져 음극선관 화면의 좌측과 우측 전압의 차이가 200∼300V 정도를 음극선관 포커스에 커다란 영향을 주게 된다.

수평 다이나믹 포커스 전압을 증폭하는 방법으로 제3도에서 나타난 바와 같이 캐스코드 증폭기를 사용하는 경우가 많이 있다. 이 방법도 포커스팩에 충분한 전류가 공급되지 못하는 경우 포커스 전압이 감소되는 경향이 있다.

이 단점을 보완하기 위하여 제4도에 도시된 바와 같이 캐스코드 출력단에 보상푸쉬풀(Complementary Push-Pull)을 연결하여 임피던스 매칭과 전류공급을 하게 된다.

그러나 음극선관 포커스 전압이 높을 경우 충분한 내압을 가지고 있는 PNP, NPN 트랜지스터를 사용하여야 하나 특히 PNP 트랜지스터의 경우 - 600 V 이상의 내압을 가지고 있는 트랜지스터가 거의 없는 문제점이 있다. 이 증폭 방법도 프라이백 트랜스포머 포커스 팩의 스트레이 캐피시턴스의 문제점을 가지고 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 본 발명의 목적은 스트레이 캐피시턴스에 의해 포커스 파형이 지연되는 것을 보상하는 지연보상 다이나믹 증폭기를 제공하는 것이다.

상기의 목적을 달성하기 위하여 본 발명에 의한 장치는 2 개의 단안정 멀티 바이브레이터로 구성되어 수평 플라이백 신호를 입력받아 DC 컨트롤 가능하도록 적절한 듀티 사이클(Duty Cycle)을 가지고 딜레이를 보상할 수 있는 구형파를 만들어 내는 지연 보상회로부와, 상기 지연보상회로부의 딜레이 보상 출력신호를 입력받아 수평 파라볼라 파형을 생성하는 포커스 파형 발생부와, 상기 포커스 파형 발생부로부터 수평 파라볼라 파형을 인가받아 조정된 이득값에 따라 그 후단에 충분한 전류를 공급하기 위해 증폭하는 증폭부와, 상기 지연보상회로부 및 파형발생부의 동작을 제어하기 위한 컨트롤 신호를 제공하는 제어부를 포함하여 구성됨을 특징으로 한다.

제1도는 일반적인 수평출력단의 회로도.

제2도는 수평 파라볼라 신호의 지연에 의해 음극선관의 전압 변화를 보이는 파형도.

제3도는 종래기술에 따른 캐스코드 증폭기를 가진 다이나믹 포커스 증폭기의 구성을 보이는 회로도.

제4도는 종래기술에 따른 푸쉬풀 증폭기를 부가한 다이나믹 포커스 증폭기의 회로도.

제5도는 본 발명에 적용되는 포커스 지연 다이나믹 포커스 회로의 구성을 나타내는 블록도.

제6도는 본 발명에 적웅되는 지연보상회로부의 회로도.

제7도는 본 발명에 적용되는 파형발생부의 회로도.

제8도는 본 발명에 따른 증폭부의 회로도.

제9도는 본 발명에 따른 각 부에서 발생되는 신호의 파형도이다.

이하 본 발명을 도면을 참고로하여 상세히 설명한다.

제5도는 본 발명에 의한 지연 보상 다이나믹 증폭기의 구성을 보이는 블록도이다.

본 발명에 의한 지연 보상 다이나믹 증폭기는 지연 보상회로부(10)와, 포커스파형발생부(20)와 증폭부(30) 및 제어부(40)로 구성된다.

상기 지연보상회로부(10)는 수평 플라이백 펄스(HF_FLB)를 인가받아 제어부(40)로부터 제공되는 지연조절신호(HF_DELAY) 및 듀티조절신호(HF_DUTY)에 따라 적절히 보상된 듀티폭을 갖는 신호를 출력한다.

상기 파형발생부(20)는 상기 지연보상회로부(10)의 출력을 받고, 상기 제어부(40)로부터 제공되는 이득제어신호(HF_GAIN)에 따라 파라볼라 파형을 만들어 준다.

상기 증폭부(30)는 상기 파형발생부(20)을 통해 출력되는 이득 조절된 파라볼라신호를 증폭하여 출력한다.

상기 제어부(30)는 마이크로컴퓨터(Micro Computer)로 내장된 기억 데이터에 의해 상기 지연조절신호(HF_DELAY), 듀티조절신호(HF_DUTY) 및 이동제어 신호(HF_GAIN)를 각각의 회로부로 출력하며, 미도시된 키입력수단에 의해 상기 데이터의 출력을 조절할 수 도 있다.

이하 각 구성요소를 좀 더 구체적으로 살펴보기로 한다. 먼저 지연보상회로부(10)의 구체적인 일실시예가 제6도에 도시된다.

도시된 바와같이, 상기 지연보상회로부(10)는 2개의 단안정 멀티-바이브레이터 (IC1)(IC2)와, 저항(R401~R406), 캐패시터(C40l) (C402), 트랜지스터(Q401-Q403) 및 연산증폭기(IC3)로 이루어진 제 1 차동증폭부(11)와, 저항(R408-R4l4), 캐패시터(C403)(C404), 트랜지스터(Q404-Q406) 및 연산증폭기(IC4)로 이루어진 제 2 차동증폭부(12)와, 저항(R408), 트랜지스터 (Q407)(Q408)로 이루어진 버퍼부(13)로 구성된다. 미설명부호 R407은 저항이다.

이와 같이 구성된 지연보상회로부(10)는, 먼저, 제9도의 (b)와 같은 수평플라이백 신호(HF_FLB : 수평편향 플라이백신호(제9도의 (a)파형)를 구형파로 전환한 파형)가 상기 단안정 멀티-바이브레이터(IC1)의 입력단(IN)에 입력되고, 상기 제어부(40)에서 출력되는 지연조절신호(HF_DELAY)가 상기 제 1 차동증폭부(11)에 입력된다. 따라서, 상기 제 1 차동증폭부(11)에 입력된 지연조절신호 (HF_DELAY)는 증폭되어 상기 단안정 멀티-바이브레이터(IC1)의 다른 입력단(IN)에 입력되어, 이 신호에 따라 상기 단안정 멀티-바이브레이터(IC1)는 불안정 상태가 되며 그 출력단(OU7)을 통해 일정시간 지연된 제9도의 (c)와 같은 펄스를 출력하게 된다.

이때, 상기 출력단(OUT)에서 출력되는 제9도의 (c)와 같은 펄스는 상기 제 1 차동증폭부(11)로 입력되는 상기 제어부(40)의 지연조절신호(HF_DELAY)에 의해 결정되며, 이러한 지연조절신호(HF-DELAY)는 0∼12V사이의 직류(DC) 펄스다.

한편, 상기 제 1 단안정 멀티-바이브레이터(IC1)의 출력단(OUT)에서 출력된 제9도의 (c)와 같은 펄스 신호는 제 2 단안정 멀티-바이브레이터(IC2)의 입력단(IN)에 입력되고, 상기 제어부(40)에서 출력되는 듀티조절신호(HF_DUTY)가 상기 제 2 차동증폭부(12)에 입력된다. 상기 제 2 차동증폭부(12)에 입력된 듀티조절신호(HF_DUTY)는 증폭되어 상기 단안정 멀티-바이브레이터(IC2)의 다른 입력단(IN)에 입력되어, 이 신호에 따라 상기 단안정 멀티-바이브레이터(IC2)는 불안정 상태가 되며 그 출력단(OUT)을 통해 일정시간 지연되고 펄스폭이 변화된 제9도의 (d)와 같은 펄스를 출력하게 된다. 참고적으로, 상기 제9도의 (c)(d)파형의 펄스폭은 상기 단안정 멀티-바이브레이터(IC1)(IC2)에 있는 캐패시터(C402)(C403) 및 저항(미도시)에 의한 시정수로 조절될 수 있다. 그리고, 상기 단안정 멀티-바이브레이터(IC2)로부터 출력되는 제9도의 (d)와 같은 신호는 지연을 보상할 수 있는 듀티사이클을 갖는 구형파 펄스로 버퍼부(13)를 통해 후술하는 포커스 파형발생부(20)에 인가된다.

제7도는 상기 파형발생부(20)의 상세 회로도이다. 도시된 바와 같이, 상기 제어부(40)로부터 출력되는 이득제어신호(HF_GAIN)가 저항(R15)과 푸쉬풀 트랜지스터(Q409)(Q410)를 통해 코일(L401)에 인가되도록 연결되고, 상기 지연보상회로부(10)의 출력이 전계효과 트랜지스터(Q411)의 게이트단에 입력되도록 하고, 상기 트랜지스터(Q411)의 출력이 코일(L402)을 통해 증폭부(30)로 인가되도록 구성된다. 미설명 부호 C405, C406은 캐패시터이다.

한편, 상기 지연회로보상부(10)로부터 출력되는 제9도의 (d)와 같은 펄스는 상기 전계효과 트랜지스터(Q411)의 게이트단에 입력되어 상기 트랜지스터 (Q411)가 구동되고, 그 출력단에 제9도의 (e)와 같은 신호 파형이 출력된다. 이때 상기 제어부(40)에서 출력되는 DC레벨의 이득제어신호(HF_GAIN)는 저항 (R4l5), 버퍼용 트랜지스터(Q409)(Q410) 및 코일(L401)을 통해 상기 전계효과 트랜지스터(Q411)의 출력이득을 조절 제어하게 되며, 이는 코일(L402)을 통해 캐패시터(C406)의 양단에 제9도의 (f)와 같은 파라볼라 파형을 출력하게 되고, 후술하는 증폭부(30)에 인가하게 된다.

제8도는 상기 증폭부(30)의 상세 회로도로서, 상기 파형발생부(20)의 출력을 입력받고, 저항(R416-R418), 캐패시터(C407)(C408) 및 트랜지스터 (Q412)(Q413)로 이루어진 제 1 차 증폭부(31)와, 다이오드(D1), 저항(R419∼R42l) 및 트랜지스터(Q414)(Q415)로 이루어진 임피던스 매칭부(32)와, 저항(R422), 캐패시터(C409)(C410) 및 트랜스포머(T)로 이루어진 제 2 차 증폭부(33)로 구성된다.

따라서, 상기 파형발생부(20)로부터 출력되는 제9도의 (f)와 같은 파라볼라파형은 충분한 전류공급에 의한 증폭비율을 높이기 위한 캐스코드를 이용한 상기 제 1 증폭부(31)를 통해 증폭되고, 상기 제 1 증폭부(31)에서 출력된 신호는 보상 푸쉬풀회로인 임피던스매칭부(32)에 전달되어 임피던스 정합이 이루어진다. 또 상기 임피던스매칭부(32)에서 출력된 신호는 상기 제 2 증폭부(33)에 인가되어 전류로 증폭되어 수평포커스 신호로서 트랜스포머(T)의 1 차측에 입력되고, 그 2차측에 증폭된 신호를 포커스팩에 입력하게 되는 것이다. 따라서, 상기 지연된 파라볼라 출력 파형에 의해 스트레이 캐패시턴스에 의한 지연을 보상하게 된다.

이상 설명한 바와 같이 본 발명에 의하면 제어부의 제어신호로 다이나믹 포커스를 조정 가능하기 때문에 포커스팩 자체의 스트레이 캐패시턴스에 의한 지연 보상이 가능하다.

Claims

2 개의 단안정 멀티바이브레이터로 구성되어 수평 플라이백 신호를 입력받아 DC 컨트롤 가능하도록 적절한 듀티 사이클(Duty Cycle)을 가지고 딜레이를 보상할 수 있는 구형파를 만들어 내는 지연보상회로부와, 상기 지연보상회로부의 딜레이 보상 출력신호를 입력받아 수평 파라볼라 파형을 생성하는 포커스 파형발생부와, 상기 포커스 파형 발생부로부터 수평 파라볼라 파형을 인가받아 조정된 이득값에 따라 그 후단에 충분한 전류를 공급하기 위해 증폭하는 증폭부와, 상기 지연보상회로부 및 파형발생부의 동작을 제어하기 위한 컨트롤 신호를 제공하는 제어부를 포함하여 구성됨을 특징으로 하는 지연 보상 다이나믹 포커스 증폭기.
제1항에 있어서, 상기 파형발생부는 상기 제어부의 제어를 받아 그 출력전압이 변화하는 푸쉬풀증폭기와, 상기 지연 보상회로부의 출력 구형파를 받아 증폭하는 전계효과 트랜지스터로 구성된 증폭기를 구비하는 것을 특징으로 하는 지연 보상 다이나믹 포커스 증폭기.