KR20000031796A - 터널링 산화막 형성방법 및 그를 이용한 비휘발성 메모리 소자제조방법 - Google Patents
터널링 산화막 형성방법 및 그를 이용한 비휘발성 메모리 소자제조방법 Download PDFInfo
- Publication number
- KR20000031796A KR20000031796A KR1019980048022A KR19980048022A KR20000031796A KR 20000031796 A KR20000031796 A KR 20000031796A KR 1019980048022 A KR1019980048022 A KR 1019980048022A KR 19980048022 A KR19980048022 A KR 19980048022A KR 20000031796 A KR20000031796 A KR 20000031796A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- semiconductor substrate
- forming
- impurity layer
- gate electrode
- Prior art date
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 150000004767 nitrides Chemical class 0.000 claims abstract description 30
- 230000000903 blocking effect Effects 0.000 claims abstract description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- 239000007772 electrode material Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 108
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 abstract description 3
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract 1
- 230000000754 repressing effect Effects 0.000 abstract 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical group Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010291 electrical method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 공정이 간단하고 용이하며, 재현성, 균일성 및 신뢰성이 우수하고, 블록킹 산화막 형성시 실리콘 계면에서의 추가적인 산화막 성장을 억제할 수 있도록 하기 위한 것으로써, 반도체 기판상에 패드산화막을 형성하는 공정과, NO 또는 N2O 분위기에서 열처리하여 상기 반도체 기판 표면내에 불순물층을 형성하는 공정과, 상기 불순물층상의 패드 산화막을 제거하는 공정과, 열산화를 통해 상기 불순물층과 상기 반도체 기판간의 계면에 초박막 산화막을 형성하는 공정으로 터널링 산화막을 형성하고, 반도체 기판상에 패드산화막을 형성하는 공정과, NO 또는 N2O 분위기에서 열처리하여 상기 반도체 기판 표면내에 불순물층을 형성하는 공정과, 상기 불순물층상의 패드 산화막을 제거하는 공정과, 열산화를 통해 상기 불순물층과 상기 반도체 기판간의 계면에 초박막 산화막을 형성하여 상기 불순물층과 초박막 산화막으로 이루어지는 터널링 산화막을 형성하는 공정과, 상기 터널링 산화막상에 질화막을 형성하고 상기 질화막상에 블록킹 산화막을 형성하는 공정과, 상기 블록킹 산화막상에 게이트 전극물질을 증착한 후, 상기 게이트 전극물질, 상기 블록킹 산화막, 상기 질화막 및 터널링 산화막을 선택적으로 제거하여 게이트 전극을 패터닝하는 공정과, 상기 게이트 전극 양측의 상기 반도체 기판내에 소오스 및 드레인 불순물 영역을 형성하는 공정으로 비휘발성 메모리소자를 형성한다.
Description
본 발명은 비휘발성 메모리 소자에 관한 것으로, 특히 균일성(Uniformity) 및 신뢰성(reliability)이 우수한 초박막 터널링 산화막 형성방법 및 그를 이용한 비휘발성 메모리 소자 제조방법에 관한 것이다.
통상, 기능적으로 가장 이상적인 메모리 소자는 사용자가 임의로 전기적인 방법에 의해 기억상태를 스위칭하는 것에 의해 프로그래밍할 수 있으며, 전원이 제거되어도 기억상태를 그대로 유지할 수 있는 비휘발성의 반도체 메모리 소자이다.
현재, 공정기술 측면에서 비휘발성 반도체 메모리 기술(Nonvolatile semiconductor eMmories : NVSM)은 크게 부유 게이트(floating gate) 계열과 두 종류 이상의 유전막이 2중 혹은 3중으로 적층된 MIS(Metal-insulator-semiconductor) 계열로 구분된다.
기억 기능을 구현하기 위해 부유 게이트 계열은 전위 우물(potential well)을 이용하며, MIS계열은 유전막 벌크(bulk), 유전막-유전막 계면 및 유전막-반도체 계면에 존재하는 트랩(trap)을 이용한다.
이들 기술에 있어서, 터널링 산화막은 프로그램 및 기억유지 특성, 그리고 소자 신뢰성 향상을 위해서는 대단히 중요하다. 특히, MIS계열에 있어서 낮은 프로그래밍 전압과 빠른 프로그래밍 시간, 이와 동시에 무한대의 기억 유지시간의 보장을 위해서는 20Å이하의 초박막 터널링 산화막 성장 공정이 필수적이다.
그러나, 재현성 및 신뢰성이 보장되는 초박막의 산화막을 성장시키기 위해서는 매우 정교하고 복잡한 공정이 요구된다.
결국, 상당히 정교하고 복잡한 공정이 추가되어야 하며, 소자의 신뢰성도 초박의 터널링 산화막의 특성에 의존한다.
이하, 종래 기술에 따른 비휘발성 메모리 소자를 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 1b는 종래 MIS계열의 비휘발성 반도체 메모리 소자의 구조 단면도로써, 도 1a는 MNOS/SNOS구조이고, 도 1b는 MONOS/SONOS구조이다.
도 1a에 도시된 바와 같이, MNOS/SNOS구조는 반도체 기판(1)상에 산화막(2)과 질화막(3)이 차례로 적층되며, 게이트 전극(4)을 형성하기 위해 금속 또는 폴리실리콘층이 상기 질화막(3)상에 적층된다.
이와 같은 구조를 스케일-다운(scale-down)시키기 위해서는 질화막(3)의 두께를 감소시켜야 하나, 질화막 내에서서의 전자의 중심이 90Å이라는 점에서 질화막의 두께는 180Å 이하가 될 수는 없다. 이와 같은 MNOS/SNOS구조의 한계를 극복하기 위해서 MONOS/SONOS구조가 제안되었다.
도 1b에 도시된 MONOS/SONOS구조는 반도체 기판(1)상에 산화막(2)과 질화막(3), 그리고 다시 산화막(2a)이 차례로 적층된 ONO구조를 갖고, 게이트 전극(4)을 위해 금속 또는 폴리실리콘층이 상기 산화막(2a)위에 적층된다.
이와 같은 구조에서 프로그래밍은 다음과 같이 이루어진다.
즉, 게이트 전극(4)에 충분히 큰 양의 전압을 인가하면, 반도체 기판(1)으로부터 전자가 반도체 기판 바로 위의 산화막(2)을 터널링하여 질화막(3)으로 주입된다.
이때, 질화막(3)상의 산화막(2a)은 질화막(3)으로 주입된 전자가 게이트 전극(4)으로 누설되는 것을 방지함과 동시에 게이트 전극(4)으로부터 질화막(3)으로의 정공이 주입되는 것을 방지한다.
이와 같은 의미에서 반도체 기판(1)상의 산화막(2)을 터널링 산화막이라고 칭하며, 상기 질화막(3)위의 산화막(2a)을 블록킹(blocking oxide) 산화막이라고 칭한다.
상기 터널링 산화막(2)을 터널링하여 질화막(3)으로 주입된 전자는 질화막 벌크 트랩 및 질화막 양쪽 가장자리의 각 계면 트랩에 트랩핑되고, 문턱전압은 증가한다.
기억 소거를 위해서는 게이트 전극(4)에 음(-)의 전압을 인가하여 기억트랩에 트랩된 전자를 반도체 기판(1)으로 방출시켜 문턱전압을 프로그래밍 하기전의 값으로 감소시킨다.
여기서, 터널링 산화막(2)의 두께는 프로그램 및 소거 측면에서는 감소시킬스록 유리하나, 기억유지 특성 측면에서는 증가시킬수록 유리하다.
이와 같은 소거 및 기억유지 특성을 고려하여 볼 때, 가장 적당한 터널링 산화막(2)의 두께는 20Å이다.
이와 같은 초박막 터널링 산화막을 형성하기 위해서는 습식 산화법(wet oxidation), 건식 산화막(dry oxidation) 및 니트로겐이 혼합된 산소를 사용하는 건식 산화법이 있으나, 이는 재현성, 균일성 및 신뢰성을 보장하기란 대단히 어렵다.
이와 더불어 이온주입 방식으로 불순물층을 형성하여 성장율을 낮춤으로써 초박막 산화막을 성장시키는 기술등이 있으나 이는 이온주입으로 인한 기판의 데미지(damage) 때문에 특성이 오히려 저하되는 단점이 있다.
상기와 같은 종래 비휘발성 메모리 소자는 다음과 같은 문제점이 있었다.
첫째, 블록킹 산화막 형성시 산소가 질화막을 확산시켜 실리콘 계면에서 쉽게 반응함으로써, 결국 터널링 산화막의 두께는 증가하게 되어 프로그램 및 소거 특성을 저하시킨다.
둘째, 터널링 산화막을 20Å정도의 두께로 미세하게 조절하는 것이 어렵다.
셋째, 핫 캐리어의 내성에 약하다.
넷째, 터널링 산화막의 균일도가 불량하다.
다섯째, 터널링 산화막의 재현성이 나쁘다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출한 것으로, 공정이 간단하고 용이하며, 재현성, 균일성 및 신뢰성이 우수하고, 블록킹 산화막 형성시 실리콘 계면에서의 추가적인 산화막 성장을 억제할 수 있는 터널링 산화막 형성방법 및 그를 이용한 비휘발성 메모리 소자 제조방법을 제공하는데 그 목적이 있다.
도 1a는 종래 MNOS/SNOS구조의 비휘발성 메모리 소자의 단면도
도 1b는 종래 MONOS/SONOS구조의 비휘발성 메모리 소자의 단면도
도 2a 내지 2d는 본 발명의 터널링 산화막 형성방법을 설명하기 위한 공정단면도
도 3a 내지 3h는 본 발명의 터널링 산화막 형성방법을 이용한 비휘발성 메모리 소자 제조방법을 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : 패드 산화막
23 : 불순물층 24 : 산화막
25 : 터널링 산화막 26 : 질화막
27 : 블록킹 산화막 28a : 게이트 전극
상기의 목적을 달성하기 위한 본 발명의 터널링 산화막 형성방법은 반도체 기판상에 패드산화막을 형성하는 공정과, NO 또는 N2O 분위기에서 열처리하여 상기 반도체 기판 표면내에 불순물층을 형성하는 공정과, 상기 불순물층상의 패드 산화막을 제거하는 공정과, 열산화를 통해 상기 불순물층과 상기 반도체 기판간의 계면에 초박막 산화막을 형성하는 공정을 포함하여 이루어지고 본 발명의 비휘발성 메모리 소자 제조방법은 반도체 기판상에 패드산화막을 형성하는 공정과, NO 또는 N2O 분위기에서 열처리하여 상기 반도체 기판 표면내에 불순물층을 형성하는 공정과, 상기 불순물층상의 패드 산화막을 제거하는 공정과, 열산화를 통해 상기 불순물층과 상기 반도체 기판간의 계면에 초박막 산화막을 형성하여 상기 불순물층과 초박막 산화막으로 이루어지는 터널링 산화막을 형성하는 공정과, 상기 터널링 산화막상에 질화막을 형성하고 상기 질화막상에 블록킹 산화막을 형성하는 공정과, 상기 블록킹 산화막상에 게이트 전극물질을 증착한 후, 상기 게이트 전극물질, 상기 블록킹 산화막, 상기 질화막 및 터널링 산화막을 선택적으로 제거하여 게이트 전극을 패터닝하는 공정과, 상기 게이트 전극 양측의 상기 반도체 기판내에 소오스 및 드레인 불순물 영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명의 터널링 산화막 형성방법 및 그를 이용한 비휘발성 메모리 소자 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 2d는 본 발명에 따른 터널링 산화막 형성방법을 설명하기 위한 공정단면도이다.
먼저, 도 2a에 도시한 바와 같이, 반도체 기판(21)상에 패드 산화막(22)을 성장시킨다.
도 2b에 도시한 바와 같이, NO 또는 N2O 가스 분위기에서 열산화하여 상기 반도체 기판(21)의 표면내에 불순물층(23)을 형성한다.
이후, 도 2c에 도시한 바와 같이, 크리닝(cleaning)공정을 수행하여 상기 불순물층(23)상의 패드 산화막(22)을 제거한다.
도 2d에 도시한 바와 같이, 재차 열산화 공정을 수행하면, 상기 불순물층(23)에 포함된 산소(O)와 상기 반도체 기판(21)이 반응하여 불순물층(23)과 반도체 기판(21)간의 계면에 산화막(24)이 형성된다.
여기서, 상기 산화막(24)과 불순물층(23)이 터널링 산화막(25)으로 사용된다.
이와 같이 터널링 산화막(25)을 사용할 경우, 상기 산화막(24)에 의해 계면특성이 좋아지고, 상기 불순물층(23)에 의해 유전율이 좋아진다.
이후, 도면에는 도시하지 않았지만, 상기 터널링 산화막(25)에 질화막을 증착한 후, 재산화를 실시하여 상기 질화막상에 블록킹 산화막을 성장시킨다.
이와 같이 형성된 터널링 산화막을 이용하여 비휘발성 메모리 소자 제조방법에 대해 설명하면 다음과 같다.
도 3a 내지 3h는 본 발명에 따른 터널링 산화막을 이용한 비휘발성 메모리 소자 제조방법을 설명하기 위한 공정단면도이다.
도 3a에 도시한 바와 같이, 반도체 기판(21)상에 패드 산화막(22)을 성장시킨다.
도 3b에 도시한 바와 같이, NO 또는 N2O 가스 분위기에서 열산화하여 상기 반도체 기판(22)의 표면상에 불순물층(23)을 형성한다.
이후, 도 3c에 도시한 바와 같이, 크리닝(cleaning)공정을 수행하여 상기 불순물층(23)상의 패드 산화막(22)을 제거한다.
도 3d에 도시한 바와 같이, 재차 열산화 공정을 수행하면, 상기 불순물층(23)에 포함된 산소(O)와 상기 반도체 기판(21)이 반응하여 불순물층(23)과 반도체 기판(21)간의 계면에 산화막(24)이 형성된다.
여기서, 상기 산화막(24)과 불순물층(23)은 터널링 산화막(25)으로 사용된다.
이후, 도 3e에 도시한 바와 같이, 상기 터널링 산화막(25)상에 질화막(26)을 증착한 후, 재산화를 실시하여 도 3f에 도시한 바와 같이, 상기 질화막(26)상에 블록킹 산화막(27)을 성장시킨다.
이어서, 도 3g에 도시한 바와 같이, 상기 블록킹 산화막(27)상에 금속 또는 폴리실리콘등의 게이트 전극물질(28)을 증착한다.
이후, 도 3h에 도시한 바와 같이, 사진 식각 공정을 이용하여 상기 게이트 전극물질(28), 블록킹 산화막(27), 질화막(26), 그리고 터널링 산화막(25)을 차례로 제거하여 게이트 전극을 패터닝한다.
그리고 상기 게이트 전극(28a)을 마스크로 이용한 불순물 이온주입을 통해 게이트 전극(28a) 양측의 반도체 기판(21)내에 소오스 불순물 영역(29) 및 드레인 불순물 영역(30)을 형성하면 본 발명에 따른 비휘발성 메모리 소자 제조공정이 완료된다.
이상에서 상술한 바와 같이, 본 발명의 터널링 산화막 형성방법 및 그를 이용한 비휘발성 메모리 소자 제조방법은 다음과 같은 효과가 있다.
첫째, 터널링 산화막 형성시 미세하게 두께 조절이 가능하므로 초박막임에도 불구하고 균일도를 개선시킬 수 있다.
둘째, 니트로겐으로 인해 핫 캐리러에 의한 내성 증가등과 같이 산화질화막의 장점을 그대로 확보할 수 있다.
셋째, 블록킹 산화막 형성시, 산소 주입으로 인한 터널링 산화막의 추가적인 두께 증가를 억제시키므로써 프로그램 및 소거 특성을 향상시킨다.
넷째, 사용자가 전기적인 방법에 의해 용이하게 프로그램 및 소거 할 수 있는 고성능, 고신뢰성의 비휘발성 메모리 소자를 제공할 수 있다.
Claims (4)
- 반도체 기판상에 패드산화막을 형성하는 공정과,NO 또는 N2O 분위기에서 열처리하여 상기 반도체 기판 표면내에 불순물층을 형성하는 공정과,상기 불순물층상의 패드 산화막을 제거하는 공정과,열산화를 통해 상기 불순물층과 상기 반도체 기판간의 계면에 초박막 산화막을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 터널링 산화막 형성방법.
- 제 1 항에 있어서, 상기 열산화시 상기 불순물층에 포함된 산소와 상기 반도체 기판이 반응하여 초박막 산화막이 형성되는 것을 특징으로 하는 터널링 산화막 형성방법.
- 반도체 기판상에 패드산화막을 형성하는 공정과,NO 또는 N2O 분위기에서 열처리하여 상기 반도체 기판 표면내에 불순물층을 형성하는 공정과,상기 불순물층상의 패드 산화막을 제거하는 공정과,열산화를 통해 상기 불순물층과 상기 반도체 기판간의 계면에 초박막 산화막을 형성하여 상기 불순물층과 초박막 산화막으로 이루어지는 터널링 산화막을 형성하는 공정과,상기 터널링 산화막상에 질화막을 형성하고 상기 질화막상에 블록킹 산화막을 형성하는 공정과,상기 블록킹 산화막상에 게이트 전극물질을 증착한 후, 상기 게이트 전극물질, 상기 블록킹 산화막, 상기 질화막 및 터널링 산화막을 선택적으로 제거하여 게이트 전극을 패터닝하는 공정과,상기 게이트 전극 양측의 상기 반도체 기판내에 소오스 및 드레인 불순물 영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 비휘발성 메모리 소자 제조방법.
- 제 3 항에 있어서, 상기 게이트 전극 물질은 금속 또는 폴리실리콘을 이용하는 것을 특징으로 하는 비휘발성 메모리 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980048022A KR100304980B1 (ko) | 1998-11-10 | 1998-11-10 | 터널링산화막형성방법및그를이용한비휘발성메모리소자제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980048022A KR100304980B1 (ko) | 1998-11-10 | 1998-11-10 | 터널링산화막형성방법및그를이용한비휘발성메모리소자제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000031796A true KR20000031796A (ko) | 2000-06-05 |
| KR100304980B1 KR100304980B1 (ko) | 2001-10-19 |
Family
ID=19557724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980048022A KR100304980B1 (ko) | 1998-11-10 | 1998-11-10 | 터널링산화막형성방법및그를이용한비휘발성메모리소자제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100304980B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6835621B2 (en) | 2002-07-10 | 2004-12-28 | Samsung Electronics Co., Ltd. | Method of fabricating non-volatile memory device having a structure of silicon-oxide-nitride-oxide-silicon |
| KR100766229B1 (ko) * | 2005-05-30 | 2007-10-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| KR101292639B1 (ko) * | 2012-06-25 | 2013-08-02 | 최경택 | 자동차 와이어링 하네스 저항 측정 시스템 |
-
1998
- 1998-11-10 KR KR1019980048022A patent/KR100304980B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6835621B2 (en) | 2002-07-10 | 2004-12-28 | Samsung Electronics Co., Ltd. | Method of fabricating non-volatile memory device having a structure of silicon-oxide-nitride-oxide-silicon |
| KR100493022B1 (ko) * | 2002-07-10 | 2005-06-07 | 삼성전자주식회사 | Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법 |
| KR100766229B1 (ko) * | 2005-05-30 | 2007-10-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| US7374997B2 (en) | 2005-05-30 | 2008-05-20 | Hynix Semiconductor Inc. | Method of manufacturing flash memory device |
| KR101292639B1 (ko) * | 2012-06-25 | 2013-08-02 | 최경택 | 자동차 와이어링 하네스 저항 측정 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100304980B1 (ko) | 2001-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100890040B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR101038873B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| JPH08228000A (ja) | 半導体素子及びその製造方法 | |
| US20090050953A1 (en) | Non-volatile memory device and method for manufacturing the same | |
| TW200410374A (en) | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication | |
| US8110461B2 (en) | Flash memory device and manufacturing method of the same | |
| KR19980056441A (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR100557995B1 (ko) | 부유트랩형 비휘발성 메모리 셀을 갖는 반도체 장치 및그의 제조방법 | |
| KR100471165B1 (ko) | 평탄하지 않은 게이트 절연막을 구비하는 비휘발성 메모리장치 및 그 제조 방법 | |
| KR100528466B1 (ko) | 비휘발성 소노스 메모리 소자 및 그 제조방법 | |
| US6207506B1 (en) | Nonvolatile memory and method for fabricating the same | |
| US7009245B2 (en) | High-K tunneling dielectric for read only memory device and fabrication method thereof | |
| KR20050116976A (ko) | 플래시 메모리 소자 및 이의 프로그래밍/소거 방법 | |
| KR20080030273A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR100304980B1 (ko) | 터널링산화막형성방법및그를이용한비휘발성메모리소자제조방법 | |
| KR100609942B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| US6828201B1 (en) | Method of manufacturing a top insulating layer for a sonos-type device | |
| JPH0992738A (ja) | 半導体装置およびその製造方法 | |
| KR100343137B1 (ko) | 불휘발성 메모리 장치 및 그 제조방법 | |
| JP3924433B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR20080002030A (ko) | 비휘발성 메모리 장치의 게이트 구조물 형성 방법 | |
| KR100240276B1 (ko) | 이이피롬 소자 및 그 제조 방법 | |
| KR100567350B1 (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR20000020006A (ko) | 반도체장치의 제조방법 | |
| KR20050116975A (ko) | 플래시 메모리 소자 및 이의 소거 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |