KR20000027707A - 반도체 소자의 금속 배선층 형성 방법 - Google Patents
반도체 소자의 금속 배선층 형성 방법 Download PDFInfo
- Publication number
- KR20000027707A KR20000027707A KR1019980045705A KR19980045705A KR20000027707A KR 20000027707 A KR20000027707 A KR 20000027707A KR 1019980045705 A KR1019980045705 A KR 1019980045705A KR 19980045705 A KR19980045705 A KR 19980045705A KR 20000027707 A KR20000027707 A KR 20000027707A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- tungsten
- wiring layer
- insulating film
- metal wiring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
금속 배선층 형성을 위한 다마신 공정에서 금속 배선층 형성 영역을 정의하기 위한 절연막의 식각시 콘택홀 상부의 텅스텐 플러그가 식각되어 제거되는 것을 방지하기 위한 것으로, 산화막에 의해 격리된 도전체들을 전기적으로 접속하기 위해 산화막을 선택적으로 식각하여 콘택홀을 형성하고, 콘택홀에 베리어 금속막과 텅스텐 플러그를 형성한다. 이후, 질소 가스 분위기에서 열처리하여 텅스텐 플러그 상부에 텅스텐 질화막을 형성한 다음, 산화막을 증착하고, 포토리소그래피 공정에 의해 후속 금속 배선층이 형성될 영역의 산화막만을 제거한다. 이후, 금속막을 증착하고, 화학 기계적 연마 공정에 의해 금속 배선층이 형성될 영역에만 금속막이 남도록 연마하여 금속 배선층을 형성한다. 이와 같이 텅스텐 플러그 상부에 텅스텐 질화막을 형성함으로써, 금속 배선층 형성을 위한 다마신 공정의 적용시, 절연막 식각시의 텅스텐 플러그 상부의 손실을 방지할 수 있으며, 그에 따라 후속 금속 박막의 증착 공정을 용이하게 할뿐만 아니라 반도체 소자의 신뢰성도 향상시킬 수 있다.
Description
본 발명은 반도체 소자 제조 공정중 금속 배선층을 형성하는 방법에 관한 것으로, 더욱 상세하게는 다마신(damascene) 공정에 의해 반도체 소자의 금속 배선층을 형성하는 방법에 관한 것이다.
일반적으로 반도체 소자의 금속 배선층은 알루미늄 및 그 합금을 이용하여 반도체 소자 사이의 전기적 접속 및 패드 접속을 통해 기판 내에 형성되어 있는 회로를 접속하는 것이다. 이러한 금속 배선층의 형성은 산화막 등의 절연막에 의해 격리된 소자 전극 및 패드를 접속하기 위하여, 먼저 절연막을 선택적으로 식각하여 콘택홀을 형성하고, 베리어 금속막과 텅스텐을 이용하여 콘택홀을 통한 금속 플러그를 형성한다. 그리고, 그 상부에 알루미늄 및 그 합금의 금속막을 형성한 다음, 패터닝(patterning)하여 소자 전극 및 패드를 접속하기 위한 금속 배선층을 형성한다.
이와 같은 금속 배선층을 패터닝하기 위하여 주로 포토리소그래피(photolithography) 공정을 이용하는데, 반도체 소자의 미세화에 따라 금속 배선층의 선폭이 점차적으로 작아짐으로 해서 알루미늄 및 그 합금인 금속 배선층의 미세 패턴을 형성하는 데 어려움이 있다. 따라서, 이러한 것을 방지하여 미세 선폭의 금속 배선층을 형성하기 위하여 도입된 것이 다마신 공정이다. 다마신 공정은 절연막에 텅스텐 플러그에 의한 콘택홀을 형성한 후, 절연막 상부에 산화막 등의 상부 절연막을 증착한다. 그리고, 포토리소그래피 공정에 의해 금속 배선층 패턴이 형성될 부위의 상부 절연막만을 제거하고, 그 상부에 알루미늄 또는 그 합금의 금속막을 증착한 다음, 화학 기계적 연마(CMP ; chemical mechanical polishing) 공정에 의해 금속막을 평탄화함으로써 미세 패턴의 금속 배선층을 형성한다.
그러나, 이와 같은 다마신 공정에 의해 금속 배선층을 형성할 경우, 금속 배선층을 형성할 부위를 정의하기 위하여 상부 절연막을 식각시, 하부 절연막상에 노출된 콘택홀의 금속 플러그인 텅스텐막도 일부 식각되게 된다. 따라서, 후속의 금속 배선층 형성을 위한 금속막 증착 공정을 어렵게 하며, 콘택홀에서의 접촉 저항이 증가하는 등 반도체 소자의 신뢰성을 저하시키게 된다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 금속 배선층 형성을 위한 다마신 공정에서 금속 배선층 형성 영역을 정의하기 위한 절연막의 식각시 콘택홀 상부의 텅스텐 플러그가 식각되어 제거되는 것을 방지하는 데 있다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선층을 형성하는 방법을 도시한 공정도이다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 절연막에 의해 격리된 도전체들을 전기적으로 접속하기 위한 콘택홀을 형성하고, 콘택홀에 베리어 금속막과 텅스텐 플러그를 형성한 후, 질소 가스 분위기에서 열처리하여 텅스텐 플러그 상부에 텅스텐 질화막을 형성한 다음, 다마신 공정에 의해 금속배선층을 형성하는 것을 특징으로 한다.
상기에서 텅스텐 질화막은 다마신 공정에 의한 절연막의 식각시 식각 방지막으로 작용하도록 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선층 형성 방법을 도시한 공정도이다.
먼저, 도 1a에 도시한 바와 같이, 반도체 기판(1) 상에 형성된 금속층 또는 이온 주입된 실리콘층 등의 전도층(2)과, 절연막인 산화막(3)에 의해 전도층(2)과 격리된 폴리배선(4)을 전기적으로 접속하기 위하여 포토리소그래피 공정에 의해 산화막(3)을 선택적으로 식각하여 전도층(2)과 폴리배선(4)의 일부가 드러나도록 콘택홀(c)을 형성한다.
그 다음, 도 1b에 도시한 바와 같이, 스퍼터링법에 의해 베리어 금속막(5)을 형성하고, 화학 기상 증착법(CVD ; chemical vapor deposition)에 의해 텅스텐(W)막(6)을 증착하여 콘택홀이 텅스텐으로 완전히 매입되도록 한다. 이때, 베리어 금속막은 한가지 종류 이상의 리프랙토리 금속막 - 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 등 - 의 적층 구조로 형성 가능하다.
그 다음, 도 1c에 도시한 바와 같이, 텅스텐막(6)을 플라즈마 식각 또는 화학 기계적 연마 공정 등으로 제거하여 콘택홀 영역만 텅스텐이 형성되도록 하고, 산화막(3) 상부의 베리어 금속막을 제거하여 콘택홀에 텅스텐 플러그(6)를 형성한다. 이후, 질소(N2) 가스 분위기에서 200℃ 이상의 온도로 열처리하여 콘택홀의 텅스텐 플러그(6) 상부에 텅스텐 질화막(7)이 얇게 형성되도록 함으로써, 후속의 식각 공정시 텅스텐 질화막(7)을 식각 정지막으로 사용할 뿐만 아니라 식각 베리어로 작용하여 텅스텐 플러그(6) 상부가 식각되는 것을 방지한다. 이때, 질소 가스 이외의 아르곤(Ar), 헬륨(He) 등의 다른 가스를 사용하거나 질소 가스와 질소 가스 이외의 다른 가스의 조합에 의한 혼합 가스 분위기에서 열처리함으로써 텅스텐 질화막(7) 대신 텅스텐플러그(6) 상부에 산화막과의 식각비 차이가 많이 나는 텅스텐화합물을 형성할 수도 있다.
그 다음, 도 1d에 도시한 바와 같이, 콘택홀의 텅스텐 플러그(6) 상부에 형성된 텅스텐 질화막(7)을 포함한 산화막(3) 상부에 산화막(8)을 증착한다. 그리고, 그 상부에 감광막을 도포하고, 금속 배선층 형성을 위한 패턴이 형성된 마스크로 감광막을 노광 현상하여 감광막 패턴(9)을 형성한다.
그 다음, 도 1e에 도시한 바와 같이, 감광막 패턴(9)을 마스크로 플라즈마 식각에 의해 산화막(8)을 식각하여 금속 배선층이 형성될 영역의 산화막(8)을 제거한 후, 감광막 패턴(9)을 제거한다. 그리고, 알루미늄 또는 알루미늄 합금, 구리 등의 금속막(10)을 증착하고, 화학 기계적 연마 공정에 의해 남은 산화막(8)을 연마 정지막으로 금속막(10)을 연마함으로써 전도층(2)과 폴리배선(4)을 전기적으로 접속하기 위한 미세 패턴의 금속 배선층(10)을 완성한다.
이와 같이 본 발명은 콘택홀의 텅스텐 플러그 상부에 텅스텐 질화막을 형성함으로써, 금속 배선층 형성을 위한 다마신 공정의 적용시, 절연막 식각시의 텅스텐 플러그 상부의 손실을 방지할 수 있으며, 그에 따라 후속 금속 박막의 증착 공정을 용이하게 할뿐만 아니라 반도체 소자의 신뢰성도 향상시킬 수 있다.
Claims (4)
- 제 1절연막에 의해 격리된 도전체들을 전기적으로 접속하기 위해 제 1절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계와;베리어 금속막과 텅스텐막을 증착하여 콘택홀이 텅스텐막으로 완전히 매립되도록 한 다음, 평탄화하여 텅스텐 플러그를 형성하는 단계와;상기 텅스텐 플러그가 형성된 콘택홀을 포함한 상기 제 1절연막 상부에 제 2절연막을 증착한 후, 포토리소그래피 공정에 의해 후속 금속 배선층이 형성될 영역의 제 2절연막만을 제거하는 단계와;상기 제 2절연막 및 금속 배선층이 형성될 영역에 금속막을 증착한 다음, 화학 기계적 연마 공정에 의해 제 2절연막 상부의 금속막을 제거하여 금속 배선층이 형성될 영역에만 금속막이 남도록 연마하는 단계를 포함하는 다마신 공정에 의한 금속 배선층 형성 방법에 있어서,상기 제 2절연막을 증착하기전, 질소 가스 분위기에서 열처리하여 텅스텐 플러그 상부에 텅스텐 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
- 제 1 항에 있어서, 상기 열처리 온도는 200℃ 이상으로 하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
- 제 1 항에 있어서, 질소 가스 이외의 다른 소정의 가스 분위기에서 열처리하여 텅스텐 플러그 상부에 제 2절연막과의 식각비 차이가 많이 나는 텅스텐화합물을 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 제조 방법.
- 제 3 항에 있어서, 질소 가스와 질소 가스 이외의 다른 소정 가스의 조합에 의한 혼합 가스 분위기에서 열처리하여 텅스텐 플러그 상부에 텅스텐화합물을 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980045705A KR100295140B1 (ko) | 1998-10-29 | 1998-10-29 | 반도체소자의금속배선층형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980045705A KR100295140B1 (ko) | 1998-10-29 | 1998-10-29 | 반도체소자의금속배선층형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000027707A true KR20000027707A (ko) | 2000-05-15 |
| KR100295140B1 KR100295140B1 (ko) | 2001-10-26 |
Family
ID=19556043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980045705A KR100295140B1 (ko) | 1998-10-29 | 1998-10-29 | 반도체소자의금속배선층형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100295140B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100410981B1 (ko) * | 2001-05-18 | 2003-12-12 | 삼성전자주식회사 | 저저항을 갖는 반도체 소자의 금속배선구조 및 그의형성방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05347274A (ja) * | 1992-06-16 | 1993-12-27 | Sony Corp | 配線の形成方法 |
-
1998
- 1998-10-29 KR KR1019980045705A patent/KR100295140B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100410981B1 (ko) * | 2001-05-18 | 2003-12-12 | 삼성전자주식회사 | 저저항을 갖는 반도체 소자의 금속배선구조 및 그의형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100295140B1 (ko) | 2001-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5981380A (en) | Method of forming a local interconnect including selectively etched conductive layers and recess formation | |
| CN1316590C (zh) | 用于在具有帽盖层的半导体互连结构上沉积金属层的方法 | |
| KR20030053055A (ko) | 반도체 장치의 상호 접속 구조체 형성 방법 | |
| KR20020085722A (ko) | 반도체 소자의 연결 배선 형성 방법 | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| US6191025B1 (en) | Method of fabricating a damascene structure for copper medullization | |
| KR20030027817A (ko) | 마스크 층 및 집적 회로 장치의 듀얼 대머신 상호 연결구조물 형성 방법과 집적 회로 장치 상에서 상호 연결구조물을 형성하는 방법 | |
| KR20010004598A (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100482179B1 (ko) | 반도체 소자 제조방법 | |
| JP2004000006U6 (ja) | 半導体装置 | |
| JP2004000006U (ja) | 半導体装置 | |
| KR100419021B1 (ko) | 반도체소자의 구리 배선 제조방법 | |
| KR100295140B1 (ko) | 반도체소자의금속배선층형성방법 | |
| JP3552526B2 (ja) | 半導体装置の導電体の製造方法 | |
| KR100470923B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100259168B1 (ko) | 반도체 디바이스의 금속배선 구조 및 그의 형성방법 | |
| KR100302875B1 (ko) | 반도체소자의금속플러그형성방법 | |
| KR20010004008A (ko) | 에어-갭을 갖는 반도체 소자의 금속배선 형성방법 | |
| KR100260817B1 (ko) | 반도체장치의플러그형성방법 | |
| CN117497513A (zh) | 半导体器件及其形成方法 | |
| KR100203299B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100471404B1 (ko) | 화학적 기계적 연마 공정을 이용한 반도체 소자의 금속배선 형성 방법 | |
| KR100458589B1 (ko) | 반도체 소자 제조 방법 | |
| KR100365937B1 (ko) | 구리금속배선형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110322 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |