KR20000027578A - Method for manufacturing lcd using diffraction exposure technique - Google Patents

Method for manufacturing lcd using diffraction exposure technique Download PDF

Info

Publication number
KR20000027578A
KR20000027578A KR1019980045530A KR19980045530A KR20000027578A KR 20000027578 A KR20000027578 A KR 20000027578A KR 1019980045530 A KR1019980045530 A KR 1019980045530A KR 19980045530 A KR19980045530 A KR 19980045530A KR 20000027578 A KR20000027578 A KR 20000027578A
Authority
KR
South Korea
Prior art keywords
gate
photoresist
electrode
source
liquid crystal
Prior art date
Application number
KR1019980045530A
Other languages
Korean (ko)
Other versions
KR100603852B1 (en
Inventor
황광조
배성식
김웅권
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019980045530A priority Critical patent/KR100603852B1/en
Publication of KR20000027578A publication Critical patent/KR20000027578A/en
Application granted granted Critical
Publication of KR100603852B1 publication Critical patent/KR100603852B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE: A method for manufacturing LCD using diffraction exposure technique is provided to resolve a problem in which a thickness of a surface is heterogeneously formed after etching a gate insulating film by removing a residual photoresist during an etching process and then completing the etching process. CONSTITUTION: An aluminum or an aluminum alloy is deposited and patterned on a transparent glass substrate(101) and a gate wire(113) is formed for connecting a gate electrode(111) and a gate electrode(111). A gate pad(115) is formed to an end side of the gate wire(113). A gate insulating film(117), a semiconductor material(133a), and a metal are successively deposited on the transparent glass substrate(101). A metal layer is patterned, and then a source electrode(121), a drain electrode(131) and a source wire(123) are formed. An impurity semiconductor layer(135) contacted to the semiconductor material(133a) under the source electrode(121) and the drain electrode(131) is formed. A protecting film(137) is deposited on the transparent glass substrate(101).

Description

회절 노광 기술을 이용한 액정 표시 장치 제조 방법Method for manufacturing liquid crystal display device using diffraction exposure technique

본 발명은 회절 노광 기법을 사용하여 식각하여 액정 표시 장치를 제조하는 방법에 관련된 것이다. 특히, 본 발명은 액정 표시 장치를 제조하는데 있어서, 절연막, 반도체 층, 절연막 3층이 적층된 기판을 회절 노광 기법을 사용하여 한번의 마스크 공정으로도 부분적으로 식각의 정도를 다르게하는 제조 방법에 관련된 것이다.The present invention relates to a method of manufacturing a liquid crystal display by etching using a diffraction exposure technique. More particularly, the present invention relates to a manufacturing method of manufacturing a liquid crystal display device in which a substrate on which an insulating film, a semiconductor layer, and an insulating film are laminated is diffracted by a single mask process using a diffraction exposure technique will be.

화상 정보를 화면에 나타내는 화면 표시 장치들 중에서 브라운관 표시 장치(혹은 Cathode Ray Tube(CRT))가 지금까지 가장 많이 사용되어 왔는데 이것은 표시 면적에 비해 부피가 크고 무겁기 때문에 사용하는데 많은 불편함이 따랐다. 그러므로, 표시 면적이 크더라도 그 두께가 얇아서 어느 장소에서든지 쉽게 사용할 수 있는 박막형 평판 표시 장치가 개발되었고, 점점 브라운관 표시 장치를 대체하고 있다. 특히, 액정 표시 장치(혹은 LCD(Liquid Crystal Display))는 표시 해상도가 다른 평판 장치보다 뛰어나고, 동화상을 구현할 때 그 품질이 브라운관의 것에 비할 만큼 반응 속도가 빠르기 때문에 가장 활발한 개발 연구가 이루어지고 있는 제품이다.Of the screen display devices that display image information on the screen, a cathode ray tube (or cathode ray tube (CRT)) has been used most often so far, which is bulky and heavy compared to the display area. Therefore, even if the display area is large, the thickness thereof is thin, so that a thin film type flat panel display device which can be used easily at any place has been developed and gradually replacing the CRT display device. Particularly, a liquid crystal display (or LCD (liquid crystal display)) is superior to a flat panel display having a different display resolution, and when a moving image is implemented, the quality of the liquid crystal display to be.

액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 구조가 가늘고 길기 때문에 분자 배열에 방향성과 분극성을 갖고 있는 액정 분자들에 인위적으로 전자기장을 인가하여 분자 배열 방향을 조절할 수 있다. 따라서, 배향 방향을 임의로 조절하면 액정의 광학적 이방성에 의하여 액정 분자의 배열 방향에 따라 빛을 투과 혹은 차단시킬 수 있게되어 화면 표시 장치로 응용하게된 것이다. 현재에는 박막 트랜지스터(혹은 TFT(Thin Film Transistor))와 그것에 연결된 화소 전극이 행렬 방식으로 배열된 능동 매트릭스 액정 표시 장치가 뛰어나 화질과 자연 색상을 제공하기 때문에 가장 주목받고 있는 제품이다. 일반적인 액정 표시 장치를 구성하는 기본 부품인 액정 패널의 구조를 자세히 살펴보면 다음과 같다. 도 1은 액정 패널의 일반적인 구조를 나타내는 사시도이며, 도 2는 도 1의 절단선 II-II로 자른 액정 패널의 단면을 나타내는 도면이다.The driving principle of the liquid crystal display device is based on the optical anisotropy and polarization properties of liquid crystal. Since the structure is thin and long, the direction of molecular alignment can be controlled by artificially applying an electromagnetic field to liquid crystal molecules having directionality and polarization in the molecular arrangement. Therefore, when the alignment direction is arbitrarily adjusted, the light can be transmitted or blocked according to the arrangement direction of the liquid crystal molecules due to the optical anisotropy of the liquid crystal, and thus the liquid crystal display device is applied to a screen display device. At present, active matrix liquid crystal display devices in which a thin film transistor (or a thin film transistor) and a pixel electrode connected thereto are arranged in a matrix manner are excellent and offer the image quality and natural color. The structure of a liquid crystal panel which is a basic component of a general liquid crystal display device will be described in detail as follows. FIG. 1 is a perspective view showing a general structure of a liquid crystal panel, and FIG. 2 is a sectional view of a liquid crystal panel cut along a cutting line II-II in FIG.

액정 패널은 여러 가지 소자들이 설치된 두 개의 패널(3,5)들이 대향하여 붙어있고, 그 사이에 액정 층(10)이 끼워진 형태를 갖고 있다. 액정 표시 장치의 한쪽 패널에는 색상을 구현하는 소자들이 구성되어 있다. 이를 흔히 "칼라 필터 패널(3)"이라고 부른다. 칼라 필터 패널(3)은 제 1 투명 기판(1a) 위에 행렬 배열 방식으로 설계된 화소의 위치를 따라 빨강(R), 초록(G), 파랑(B)의 칼라 필터(7)가 순차적으로 배열되어 있다. 이들 칼라 필터(7) 사이에는 아주 가는 그물 모양의 블랙 매트릭스(9)가 형성되어 있다. 이것은 각 색상 사이에서 혼합 색이 나타나는 것을 방지한다. 그리고, 칼라 필터(7)를 덮는 공통 전극(8)이 형성되어 있다. 공통 전극(8)은 액정(10)에 인가하는 전기장을 형성하는 한쪽 전극 역할을 한다.In the liquid crystal panel, two panels (3, 5), in which various elements are installed, are opposed to each other and a liquid crystal layer (10) is sandwiched therebetween. On one panel of the liquid crystal display device, elements for implementing color are constituted. This is commonly referred to as "color filter panel 3 ". In the color filter panel 3, color filters 7 of red (R), green (G), and blue (B) are sequentially arranged along the positions of pixels designed in a matrix arrangement manner on the first transparent substrate 1a have. A very thin net-shaped black matrix 9 is formed between these color filters 7. [ This prevents mixed colors from appearing between each color. A common electrode 8 covering the color filter 7 is formed. The common electrode 8 serves as one electrode forming an electric field to be applied to the liquid crystal 10. [

액정 표시 장치의 다른 쪽 패널에는 액정을 구동하기 위한 전기장을 발생시키는 스위치 소자 및 배선들이 형성되어 있다. 이를 흔히 "액티브 패널(5)"이라고 부른다. 액티브 패널(5)은 제 2 투명 기판(1b) 위에 행렬 방식으로 설계된 화소의 위치를 따라 화소 전극(41)이 형성되어 있다. 화소 전극(41)은 상기 칼라 필터 패널(3)에 형성된 공통 전극(8)과 마주보며 액정(10)에 인가되는 전기장을 형성하는 다른 쪽 전극 역할을 한다. 화소 전극(41)들의 수평 배열 방향을 따라 신호 배선(13)이 형성되어 있고, 수직 배열 방향을 따라서는 데이터 배선(23)이 형성되어 있다. 여기에서, 액티브 매트릭스 액정 표시 장치의 경우, 화소 전극(41)의 한쪽 구석에는 화소 전극(41)에 전기장 신호를 인가하는 스위치 소자인 박막 트랜지스터(19)가 형성되어 있다. 액티브 매트릭스 액정 표시 장치의 경우에, 박막 트랜지스터(19)의 게이트 전극(11)은 상기 신호 배선(13)에 연결되어 있고(따라서, 신호 배선을 "게이트 배선" 이라 부르기도 한다), 소스 전극(21)은 상기 데이터 배선(23)에 연결되어 있다(따라서 데이터 배선을 "소스 배선"이라 부르기도 한다). 그리고, 박막 트랜지스터(19)의 드레인 전극(31)은 상기 화소 전극(41)에 연결되어 있다. 박막 트랜지스터(19)에서 소스 전극(21)과 드레인 전극(31) 사이에는 반도체 층(33)이 형성되어 있고, 소스 전극(21)과 반도체 층(33) 그리고, 드레인 전극(31)과 반도체 층(33)은 각각 오믹 접촉을 이루고 있다. 그리고, 게이트 배선(13)과 소스 배선(23)의 끝단에는 외부에서 인가되는 신호를 받아들이는 종단 단자(혹은 Terminal)인 게이트 패드(15)와 소스 패드(25)가 각각 형성되어 있다. 또한, 상기 게이트 패드(15)와 소스 패드(25) 위에는 게이트 패드 단자(57)와 소스 패드 단자(67)가 각각 더 형성되어 있다.Switching elements and wirings for generating an electric field for driving the liquid crystal are formed on the other panel of the liquid crystal display device. This is commonly referred to as "active panel 5 ". The active panel 5 has pixel electrodes 41 formed on the second transparent substrate 1b along the positions of pixels designed in a matrix manner. The pixel electrode 41 faces the common electrode 8 formed on the color filter panel 3 and serves as the other electrode forming the electric field applied to the liquid crystal 10. [ The signal lines 13 are formed along the horizontal alignment direction of the pixel electrodes 41 and the data lines 23 are formed along the vertical alignment direction. Here, in the case of the active matrix liquid crystal display device, the thin film transistor 19, which is a switching element for applying an electric field signal to the pixel electrode 41, is formed at one corner of the pixel electrode 41. In the case of an active matrix liquid crystal display device, the gate electrode 11 of the thin film transistor 19 is connected to the signal line 13 (accordingly, the signal line is also referred to as a "gate line"), 21 are connected to the data line 23 (thus, the data line is also referred to as a "source line"). The drain electrode 31 of the thin film transistor 19 is connected to the pixel electrode 41. A semiconductor layer 33 is formed between the source electrode 21 and the drain electrode 31 in the thin film transistor 19 and the source electrode 21 and the semiconductor layer 33 and between the drain electrode 31 and the semiconductor layer 33, (33) are in ohmic contact with each other. A gate pad 15 and a source pad 25 are formed at the ends of the gate wiring 13 and the source wiring 23, which are termination terminals (or terminals) for receiving signals applied from the outside. A gate pad terminal 57 and a source pad terminal 67 are further formed on the gate pad 15 and the source pad 25, respectively.

게이트 패드(15)에 인가되는 외부의 전기적 신호가 게이트 배선(13)을 따라 게이트 전극(11)에 인가되면 소스 패드(25)에 인가되는 화상 정보가 소스 배선(23)을 따라 소스 전극(21)에 인가되어 드레인 전극(31)에 도통된다. 반면에, 게이트 배선(13)에 신호가 인가되지 않는 경우에는 소스 전극(21)과 드레인 전극(31)이 단절된다. 그러므로, 게이트 전극(11)의 신호를 조절함에 따라 드레인 전극(31)에 데이터 신호의 인가 여부를 결정할 수 있다. 따라서, 드레인 전극(31)에 연결된 화소 전극(41)에 데이터 신호를 인위적으로 전달할 수 있게된다. 즉, 박막 트랜지스터(19)는 화소 전극을 구동하는 스위치 역할을 한다. 게이트 배선(13)등이 형성된 층과 소스 배선(23)등이 형성된 층 사이에는 전기적 절연을 위해 게이트 절연막(17)이 형성되어 있고, 소스 배선(23) 등이 형성된 층위에도 소자 보호를 위한 보호막(37)이 형성되어 있다.When an external electrical signal applied to the gate pad 15 is applied to the gate electrode 11 along the gate wiring 13, image information applied to the source pad 25 is applied to the source electrode 21 And is conducted to the drain electrode 31. [ On the other hand, when no signal is applied to the gate wiring 13, the source electrode 21 and the drain electrode 31 are disconnected. Therefore, it is possible to determine whether or not the data signal is applied to the drain electrode 31 by adjusting the signal of the gate electrode 11. Therefore, the data signal can be artificially transmitted to the pixel electrode 41 connected to the drain electrode 31. [ That is, the thin film transistor 19 serves as a switch for driving the pixel electrode. A gate insulating film 17 is formed for electrical insulation between the layer on which the gate wiring 13 and the like are formed and the layer on which the source wiring 23 and the like are formed and on the layer on which the source wiring 23 is formed, (37) are formed.

이렇게 만들어진 두 개의 패널(칼라 필터 패널(3)과 액티브 패널(5))이 일정 간격(이 간격을 "셀 갭(Cell Gap)" 이라 부른다)을 두고 대향하여 부착되고, 그 사이에 액정 물질(10)이 채워진다. 상기 두 개의 패널(3,5) 사이의 셀 갭을 일정하게 유지하고 상기 액정 물질이 밖으로 새어나지 않도록 하기 위해 상기 두 기판의 가장자리 부분을 에폭시와 같은 실(seal)(81) 재로 봉합한다. 그리하여 액정 표시 장치의 주요 부분인 액정 패널이 완성된다.The two panels (the color filter panel 3 and the active panel 5) made in this manner are opposed to each other at regular intervals (the intervals are called "cell gaps"), 10) is filled. In order to keep the cell gap between the two panels (3, 5) constant and prevent the liquid crystal material from leaking out, the edges of the two substrates are sealed with a seal (81) like epoxy. Thus, a liquid crystal panel which is a main part of the liquid crystal display device is completed.

이와 같은 액정 패널에서 액정을 구동하는데 핵심적인 기능을 하는 스위치 소자인 TFT와 화소 전극을 갖고 있는 액티브 패널이 가장 중요하다. 따라서, 액티브 패널을 어떻게 만드는가 혹은 액티브 패널의 성능이 어떠한가에 따라서 액정 패널 전체 품질에 결정적인 영향을 미친다. 그러므로, 액정 표시 장치에 관련된 거의 모든 기술들이 액티브 패널을 어떻게 만드는가에 집중되어 있다. 본 발명 역시 액티브 기판을 제조하는 방법 특히, 회절 노광 기법을 사용하여 4 마스크 공정으로 제조하는 방법에 관련된 것이다. 본 발명에 관련된 회절 노광 기법을 사용하여 액티브 기판을 제조하는 종래의 방법과 그 문제점을 살펴보면 다음과 같다. 이해를 돕기 위해 액티브 패널의 평면도인 도 3과 도 3의 절단선 IV-IV로 자른 단면인 도 4를 참조하여 액티브 기판을 제조하는 종래의 방법을 설명한다.An active panel having a TFT and a pixel electrode, which is a switching element that plays a key role in driving liquid crystal in such a liquid crystal panel, is most important. Therefore, depending on how the active panel is made or the performance of the active panel, it has a decisive influence on the overall quality of the liquid crystal panel. Therefore, almost all technologies related to liquid crystal displays are focused on how to make an active panel. The present invention also relates to a method of manufacturing an active substrate, in particular, a method of manufacturing by a 4-mask process using a diffractive exposure technique. The conventional method of manufacturing an active substrate using the diffraction exposure technique according to the present invention and its problems will be described below. For ease of understanding, a conventional method of manufacturing an active substrate will be described with reference to FIG. 4, which is a cross-sectional view taken along line IV-IV of FIG. 3 and FIG. 3, which is a plan view of an active panel.

투명 유리 기판(1) 위에 알루미늄 혹은 알루미늄 합금을 증착하고 패턴하여 게이트 전극(11)과 상기 게이트 전극(11)을 연결하는 게이트 배선(13)을 형성한다. 그리고, 상기 게이트 배선(13)의 끝 단에는 게이트 패드(15)를 형성한다.상기 게이트 전극(11)은 설계된 화소의 한쪽 구석에 배치되고, 상기 게이트 배선(13)은 행 방향으로 나열된 게이트 전극(11)들을 연결하고 있다(도 3, 도 4a).Aluminum or an aluminum alloy is deposited on the transparent glass substrate 1 and patterned to form a gate wiring 13 connecting the gate electrode 11 and the gate electrode 11. [ A gate pad 15 is formed at an end of the gate wiring 13. The gate electrode 11 is disposed at one corner of a designed pixel and the gate wiring 13 is connected to a gate electrode (Figs. 3 and 4A).

상기 게이트 물질(게이트 전극(11), 게이트 배선(13) 그리고 게이트 패드(15))이 형성된 기판(1) 위에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 포함하는 게이트 절연막(17), 진성 아몰퍼스 실리콘과 같은 반도체 물질(33a), 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물 반도체 물질 그리고, 크롬, 몰리브덴 등과 같은 금속을 연속으로 증착한다. 상기 금속층을 패턴하여 소스 전극(21), 드레인 전극(31), 소스 배선(23) 그리고, 소스 패드(25)을 형성한다. 그리고, 상기 불순물 반도체 물질도 상기 소스-드레인 물질(소스 전극(21), 드레인 전극(31), 소스 배선(23))을 형성할 때 동시에 식각하여 소스 전극(21)과 드레인 전극(31) 밑에 반도체 물질(33a)과 오믹 접촉을 이루는 불순물 반도체 층(35)을 형성한다. 상기 소스 전극(21)과 상기 드레인 전극(31)은 상기 게이트 전극(11)의 양쪽 변에 각각 중첩되도록 형성된다(도 3, 도 4b).A gate insulating film including an insulating material such as silicon oxide (SiO x) or silicon nitride (SiN x) is formed on the substrate 1 on which the gate material (gate electrode 11, gate wiring 13 and gate pad 15) 17, a semiconductor material 33a such as intrinsic amorphous silicon, an impurity semiconductor material such as amorphous silicon doped with impurities, and a metal such as chromium, molybdenum, and the like in succession. The metal layer is patterned to form a source electrode 21, a drain electrode 31, a source wiring 23, and a source pad 25. The impurity semiconductor material is also etched at the same time when forming the source-drain material (the source electrode 21, the drain electrode 31 and the source wiring 23), and the impurity semiconductor material is etched under the source electrode 21 and the drain electrode 31 An impurity semiconductor layer 35 which makes an ohmic contact with the semiconductor material 33a is formed. The source electrode 21 and the drain electrode 31 are formed on both sides of the gate electrode 11 (FIGS. 3 and 4B).

상기 소스-드레인 물질이 형성된 기판(1) 위에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 포함하는 보호막(37)을 증착한다. 그리고, 회절 노광 기법을 사용하여 소스 전극(21)과 드레인 전극(31)이 형성된 제 1부분에는 보호막(37) 이하의 모든 물질들이 그대로 남아있고, 게이트 배선(13)이 형성된 제 2부분에는 보호막(37)과 반도체 물질(33a)이 식각되어 게이트 절연막(17)만 남아 있고, 그 외의 제 3부분은 보호막(37), 반도체 물질(33a) 그리고, 게이트 절연막(17)이 모두 식각되어 유리 기판(1)이 노출되도록 한다. 그리고, 상기 드레인 전극(31)의 일부분인 제 4부분은 보호막(37)을 제거하여 드레인 전극(31)을 노출하는 드레인 콘택 홀(71)을 형성한다. 한번의 마스크 공정으로 이와 같이 부분에 따라 식각되는 정도를 다르게 하기 위해서는 회절노광 기법을 사용한다. 그 자세한 기법은 다음과 같다. 우선, 보호막(37) 위에 포토레지스트(91)를 약 2㎛ 정도 도포한다. 상기 포토레지스트(91)를 마스크(93)로 덮은후 자외선과 같은 광선으로 감광한다. 일례로, 상기 제 1부분에는 포토레지스트가 완전히 남아 있어야 하므로 완전 개방되고, 상기 제 2 부분은 포토레지스트를 약간의 두께만 남기기 위해 격자형 개방 패턴(95)를 갖고, 상기 제 3부분 및 제 4부분은 포토레지스트가 없어야 하므로 완전히 가려진 마스크를 사용하여 감광한다. 상기 격자형 개방 패턴(95)은 회절노광 기법에 적절한 격자 간격을 갖는다. 즉, 감광에 사용하는 광원의 해상도보다 좁은간격의 격자 간격을 갖는다. 그리고, 포토레지스틀 현상하고 나면, 제 1부분에는 포토레지스트(91)가 2㎛ 정도 남고, 제 2 부분에는 회절 노광 기법을 사용하여 포토레지스트(91)가 게이트 절연막(17)과 비슷한 두께인 약 2000Å에서 4000Å정도 남도록 조절한다. 그리고, 제 3부분 및 제 4부분에는 포토레지스트(91)가 없이 보호막이 그대로 노출된다. 이때, 드레인 전극(31)의 일부를 노출 시키기 위해 드레인 전극을 덮는 보호막(37)의 일부 위에도 포토레지스트(91)가 없어야 한다(도 3, 도 4c).A protective film 37 including an insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx) is deposited on the substrate 1 on which the source-drain material is formed. In the first portion where the source electrode 21 and the drain electrode 31 are formed by using the diffraction exposure technique, all materials below the protective film 37 remain as they are. In the second portion where the gate wiring 13 is formed, The semiconductor material 33a and the gate insulating film 17 are etched to leave only the gate insulating film 17 and the remaining third portions of the protective film 37, the semiconductor material 33a, (1) is exposed. The fourth portion, which is a part of the drain electrode 31, removes the protective film 37 to form a drain contact hole 71 exposing the drain electrode 31. The diffraction exposure technique is used to change the degree of etching according to the portions in a single mask process. The detailed technique is as follows. First, a photoresist 91 is applied to a thickness of about 2 탆 on the protective film 37. The photoresist 91 is covered with a mask 93 and then exposed to light rays such as ultraviolet rays. In one example, the first portion is fully open because the photoresist must remain completely, and the second portion has a lattice-like opening pattern 95 to leave only a small thickness of photoresist, and the third portion and fourth portion The part should be free of photoresist, so use a completely masked photoresist. The lattice-like open pattern 95 has a lattice spacing suitable for the diffractive exposure technique. That is, it has a lattice spacing that is narrower than the resolution of the light source used for photosensitive exposure. The photoresist 91 is removed by about 2 mu m in the first portion and the photoresist 91 is removed by using the diffraction exposure technique in the second portion so that the photoresist 91 has a thickness similar to that of the gate insulating film 17 2000 Å to 4000 Å. Then, the protective film is exposed as it is without the photoresist 91 in the third and fourth parts. At this time, there is no photoresist 91 on a part of the protective film 37 covering the drain electrode in order to expose a part of the drain electrode 31 (FIGS. 3 and 4C).

이상태에서 식각을 수행하면, 제 3부분에서 보호막(37), 반도체 물질(33a), 게이트 절연막(17)이 식각되는 동안 제 2 부분에서는 포토레지스트(91), 보호막(37), 반도체 물질(33a)가 식각되고, 제 1부분에서는 포토레지스트(91)만 식각되어 약 2000Å에서 5000Å 정도만 남게된다. 한편, 드레인 전극(31)의 일부인 제 4부분를 덮는 보호막(37)이 제거된다. 제 4부분은 보호막(37) 식각후, 드레인 전극(31)은 금속이기 때문에 보호막(37), 반도체 물질(33a), 게이트 절연막(17)을 식각하는 식각액에는 전혀 영향을 받지 않는다. 그 결과, 게이트 전극(11) 부분에는 반도체 층(33)이 형성되고, 게이트 배선(13)은 게이트 절연막(17)에 의해 절연 보호되며, 드레인 전극(31)을 노출하는 드레인 콘택 홀(71)이 형성된다. 그리고, 게이트 패드(15)를 노출하는 게이트 콘택 홀(51)과 소스 패드(25)를 노출하는 소스 콘택 홀(61)이 형성된다.(도 3, 도 4d).The photoresist 91, the protective film 37, the semiconductor material 33a, and the gate insulating film 17 are etched in the second portion while the protective film 37, the semiconductor material 33a, and the gate insulating film 17 are etched in the third portion, In the first portion, only the photoresist 91 is etched to leave only about 2000 Å to 5000 Å. On the other hand, the protective film 37 covering the fourth portion which is a part of the drain electrode 31 is removed. Since the drain electrode 31 is a metal after the protective film 37 is etched, the fourth part is not affected by the etchant etching the protective film 37, the semiconductor material 33a, and the gate insulating film 17 at all. As a result, the semiconductor layer 33 is formed in the gate electrode 11, the gate wiring 13 is insulated by the gate insulating film 17, and the drain contact hole 71 exposing the drain electrode 31 is formed. . A gate contact hole 51 exposing the gate pad 15 and a source contact hole 61 exposing the source pad 25 are formed (FIGS. 3 and 4D).

그리고, 투명 도전 물질인 ITO(Indium Tin Oxide)를 증착하고, 패턴하여 상기 드레인 콘택 홀(71)을 통하여 상기 드레인 전극(31)과 접촉하는 화소 전극(41)을 형성한다. 상기 화소 전극(41)은 유리 기판(1)에 직접 접촉하여 형성된다. 그리고, 상기 게이트 콘택 홀(51)을 통하여 상기 게이트 패드(15)에 접촉하는 게이트 패드 단자(57)와 상기 소스 콘택 홀(61)을 통하여 상기 소스 패드(25)에 접촉하는 소스 패드 단자(67)를 형성한다(도 3, 도 4e).Then, ITO (Indium Tin Oxide), which is a transparent conductive material, is deposited and patterned to form a pixel electrode 41 which contacts the drain electrode 31 through the drain contact hole 71. The pixel electrode 41 is formed in contact with the glass substrate 1 directly. A gate pad terminal 57 which contacts the gate pad 15 through the gate contact hole 51 and a source pad terminal 67 which contacts the source pad 25 through the source contact hole 61 (Figs. 3 and 4E).

이와 같이 회절 노광 기법을 사용하면, 보호막, 반도체 물질, 게이트 절연막을 연속으로 식각하면서도 필요에 따라 부분적으로 식각되는 정도를 달리함으로써, 마스크 공정 수를 절감할 수 있었다. 그러나, 회절 노광 기법에서는 잔여 포토레지스트를 이용하여 식각과정을 수행하기 때문에, 연속 식각 과정에서 잔여 포토레지스트의 두께 균일성이 어느 정도인가에 따라 게이트 배선을 보호하기 위해 남아있는 게이트 절연막의 균일성이 결정된다. 일반적으로 포토레지스트는 스핀 코팅과 같은 방법으로 도포되며 노광 현상 과정을 거치면서, 그 두께가 균일하지 않다. 따라서, 회절 노광을 사용한 게이트 절연막의 식각 후 표면의 두께가 균일하지 않게 형성되면, 그 후에 따르는 공정에서 게이트 배선이 단락되는 것과 같은 문제가 발생할 수 있다. 이러한 문제들은 결국 액정 표시 장치의 품질을 저하하는 각종 원인이된다.By using the diffraction exposure method, it is possible to reduce the number of mask processes by varying the degree of partial etching as required while continuously etching the protective film, the semiconductor material, and the gate insulating film. However, in the diffraction exposure technique, since the etch process is performed using the remaining photoresist, the uniformity of the remaining gate insulating film to protect the gate wiring depends on the uniformity of thickness of the remaining photoresist in the continuous etching process . Generally, the photoresist is applied by a method such as spin coating, and its thickness is not uniform while undergoing exposure and development. Therefore, if the thickness of the surface of the gate insulating film formed using the diffraction exposure is not uniform after etching, a problem may occur such that the gate wiring is short-circuited in the following step. These problems ultimately cause various deteriorations in the quality of the liquid crystal display device.

본 발명의 목적은 액정 표시 장치 제조 방법에 있어서, 회절 노광을 사용하는 부분에 남게되는 절연막의 표면을 균일하게 하는 방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of making a surface of an insulating film remaining in a portion using diffraction exposure uniform in a method of manufacturing a liquid crystal display device.

도 1은 일반적인 액정 표시 장치의 구조를 나타내는 사시도이다.1 is a perspective view showing the structure of a general liquid crystal display device.

도 2는 일반적인 액정 표시 장치의 구조를 나타내는 단면도이다.2 is a cross-sectional view showing the structure of a general liquid crystal display device.

도 3은 일반적인 액정 표시 장치를 나타내는 평면도이다.3 is a plan view showing a general liquid crystal display device.

도 4는 회절노광 기법을 이용하여 액정 표시 장치를 제조하는 종래의 방법을 나타내는 단면도들이다.4 is a cross-sectional view showing a conventional method of manufacturing a liquid crystal display device using a diffraction exposure technique.

도 5는 본 발명에 의한 액정 표시 장치를 나타내는 평면도이다.5 is a plan view showing a liquid crystal display device according to the present invention.

도 6은 본 발명에 의한 회절노광 기법을 이용하여 액정 표시 장치를 제조하는 방법을 나타내는 단면도들이다.6 is a cross-sectional view illustrating a method of manufacturing a liquid crystal display device using the diffraction exposure technique according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명>Description of the Related Art

1, 101 : 기판 11, 111 : 게이트 전극1, 101: substrate 11, 111: gate electrode

13, 113 : 게이트 배선 15, 115 : 게이트 패드13, 113: gate wiring 15, 115: gate pad

17, 117 : 게이트 절연막 21, 121 : 소스 전극17, 117: gate insulating film 21, 121: source electrode

23, 123 : 소스 배선 25, 125 : 소스 패드23, 123: source wiring 25, 125: source pad

31, 131 : 드레인 전극 33, 133 : 반도체 층31, 131: drain electrode 33, 133: semiconductor layer

35, 135 : 불순물 반도체 층 37, 137 : 보호막35, 135: an impurity semiconductor layer 37, 137: a protective film

41, 141 : 화소 전극 51, 151 : 게이트 콘택 홀41, 141: pixel electrode 51, 151: gate contact hole

57, 157 : 게이트 패드 단자 61, 161 : 소스 콘택 홀57, 157: gate pad terminal 61, 161: source contact hole

67, 167 : 소스 패드 단자 71, 171 : 드레인 콘택 홀67, 167: source pad terminal 71, 171: drain contact hole

91, 191 : 포토레지스트 93, 193 : 마스크91, 191: photoresist 93, 193: mask

195 : 격자형 패턴195: grid pattern

이와 같은 목적을 달성하기 위해 본 발명은 절연막, 반도체 층, 보호막이 적층된 기판에 포토레지스트를 도포하고, 격자형 개방 패턴을 포함하는 마스크로 감광 및 현상하여 상기 포토레지스트가 그대로 남아있는 제 1부분과, 상기 포토레지스트가 전혀 남지않는 제 2 부분과, 상기 격자형 패턴이 적용되어 포토레지스트가 상기 제 1부분의 절반 이하로 남은 제 3부분을 형성하는 단계와, 상기 포토레지스트가 형성된 기판을 건식 식각법으로 상기 제 3부분의 절연막과 반도체 층이 제거될 때까지 식각하는 단계와, 상기 제 2부분의 포토레지스트가 모두 없어질 때까지 상기 포토레지스트들을 제거하는 단계와, 상기 제 3부분에 게이트 절연막이 완전히 없어지도록 상기 제 2부분의 반도체층이 완전히 제거되고, 반도체층 하부의 절연막은 남기는 건식 식각을 진행하는 단계를 포함하는 액정 표시 장치 제조 방법을 제공한다. 이하 실시 예 및 본 발명에 의한 액정 표시 장치 제조 방법을 평면도인 도 5와 도 5의 절단선 VI-VI로 자른 단면도인 도 6을 참조로하여 자세히 설명한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, including: applying a photoresist to a substrate on which an insulating film, a semiconductor layer, and a protective film are stacked, and developing and developing the photoresist with a mask including a lattice- Forming a third portion of the photoresist, wherein the photoresist is less than half of the first portion, by applying the lattice-like pattern to the substrate; Etching until the third portion of the insulating film and the semiconductor layer are removed by an etching method; removing the photoresist until all the photoresist of the second portion is removed; The semiconductor layer of the second portion is completely removed so that the insulating film completely disappears, and the dry etching It provides a method for manufacturing a liquid crystal display device comprising the step of proceeding. Hereinafter, embodiments and a method of manufacturing a liquid crystal display device according to the present invention will be described in detail with reference to FIG. 5, which is a plan view, and FIG. 6, a cross-sectional view taken along a line VI-VI in FIG.

투명 유리 기판(101) 위에 알루미늄 혹은 알루미늄 합금을 증착하고 패턴하여 게이트 전극(111)과 상기 게이트 전극(111)을 연결하는 게이트 배선(113)을 형성한다. 그리고, 상기 게이트 배선(113)의 끝 단에 게이트 패드(115)를 형성한다. 상기 게이트 전극(111)은 설계된 화소의 한쪽 구석에 배치되고, 상기 게이트 배선(113)은 행 방향으로 나열된 게이트 전극(111)들을 연결하고 있다(도 5, 도 6a).Aluminum or an aluminum alloy is deposited on the transparent glass substrate 101 and patterned to form a gate wiring 113 connecting the gate electrode 111 and the gate electrode 111. A gate pad 115 is formed at the end of the gate line 113. The gate electrode 111 is disposed at one corner of the designed pixel, and the gate wiring 113 connects the gate electrodes 111 arranged in the row direction (FIGS. 5 and 6A).

상기 게이트 물질(게이트 전극(111), 게이트 배선(113) 그리고, 게이트 패드(115))이 형성된 기판(101) 위에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 포함하는 게이트 절연막(117), 진성 아몰퍼스 실리콘과 같은 반도체 물질(133a), 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물 반도체 물질 그리고, 크롬, 몰리브덴 등과 같은 금속을 연속으로 증착한다. 상기 금속층을 패턴하여 소스 전극(121), 드레인 전극(131) 그리고, 소스 배선(123)을 형성한다. 그리고, 상기 불순물 반도체 물질도 상기 소스-드레인 물질(소스 전극(121), 드레인 전극(131), 소스 배선(123))을 형성할 때 동시에 식각하여 소스 전극(121)및 드레인 전극(131) 밑에서 반도체 물질(133a)과 오믹 접촉을 이루는 불순물 반도체 층(135)을 형성한다. 상기 소스 전극(121)과 상기 드레인 전극(131)은 상기 게이트 전극(111)의 양쪽 변에 각각 중첩되도록 형성된다(도 5, 도 6b).A gate insulating film (not shown) including an insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx) is formed on a substrate 101 on which the gate materials (gate electrode 111, gate wiring 113 and gate pad 115) A semiconductor material 133a such as an amorphous silicon film 117, intrinsic amorphous silicon, an impurity semiconductor material such as amorphous silicon doped with impurities, and a metal such as chromium, molybdenum and the like. The metal layer is patterned to form the source electrode 121, the drain electrode 131, and the source wiring 123. The impurity semiconductor material is also etched at the same time when forming the source-drain material (the source electrode 121, the drain electrode 131, and the source wiring 123), and the impurity semiconductor material is etched under the source electrode 121 and the drain electrode 131 And an impurity semiconductor layer 135 in ohmic contact with the semiconductor material 133a is formed. The source electrode 121 and the drain electrode 131 are formed on both sides of the gate electrode 111 (FIGS. 5 and 6B).

상기 소스-드레인 물질이 형성된 기판(101) 위에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 포함하는 보호막(137)을 증착한다. 그리고, 소스 전극(121)과 드레인 전극(131)이 형성된 제 1부분에는 보호막(137) 이하의 모든 물질들이 그대로 남아있고, 게이트 배선(113)이 형성된 제 2부분에는 보호막(137)과 반도체 물질(133a)이 식각되어 게이트 절연막(117)만 남아 있고, 그 외의 제 3부분은 보호막(137), 반도체 물질(133a) 그리고, 게이트 절연막(117)이 모두 식각되어 유리 기판(101)이 노출되도록 한다. 그리고, 상기 드레인 전극(131)의 일부분인 제 4부분은 보호막(137)을 제거하여 드레인 전극(131)을 노출하는 드레인 콘택 홀(171)을 형성한다. 한번의 마스크 공정으로 이와 같이 부분에 따라 식각되는 정도를 다르게 하기 위해서는 회절노광 기법을 사용한다. 그 자세한 방법은 다음과 같다. 우선, 보호막(137) 위에 포토레지스트(191)를 약 2㎛ 정도 도포한다. 상기 포토레지스트(191)를 마스크(193)로 덮은후 자외선과 같은 광선으로 감광한다. 일례로, 상기 제 1부분에는 포토레지스트(191)가 완전히 남아 있어야 하므로 완전 개방되고, 상기 제 2 부분은 포토레지스트(191)를 약간의 두께만 남기기 위해 격자형 개방 패턴(195)를 갖고, 상기 제 3부분 및 제 4부분은 포토레지스트가 없어야 하므로 완전 차광된 마스크(193)를 사용하여 감광한다. 상기 격자형 개방 패턴(195)은 회절노광 기법에 적절한 격자 간격도록하기 위해 감광에 사용하는 광원의 해상도보다 좁은간격의 격자 간격을 갖는다. 그리고, 포토레지스(191)틀 현상하고 나면, 제 1부분에는 포토레지스트(191)가 2㎛ 정도 남고, 제 2부분에는 회절 노광 기법을 사용하여 포토레지스트(191)가 상기 제 1부분의 포토레지스트 두께의 1/4 정도인 수천Å(4000Å에서 5000Å)정도 남도록 조절한다. 그리고, 제 3부분 및 제 4부분에는 포토레지스트(191)가 없이 보호막이 그대로 노출된다. 이때, 드레인 전극(131)의 일부를 노출 시키기 위해 드레인 전극을 덮는 보호막(137)의 일부 위에도 포토레지스트(191)가 없어야 한다. 이 상태에서 식각을 수행하여, 제 3부분에서 보호막(137)과 반도체 물질(133a)이 식각되고, 제 1부분 및 제 2부분에서는 포토레지스트(191)가 어느 정도 식각된다. 제 2부분의 포토레지스트가 약간 남아있는 상태에서 식각 공정을 중단한다(도 5, 도 6d).A protective film 137 including an insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx) is deposited on the substrate 101 on which the source-drain material is formed. In the first part where the source electrode 121 and the drain electrode 131 are formed, all the materials below the protective film 137 remain as they are. In the second part where the gate wiring 113 is formed, The semiconductor material 133a and the gate insulating film 117 are both etched so that the glass substrate 101 is exposed so that the protective film 137, the semiconductor material 133a and the gate insulating film 117 are both etched to leave only the gate insulating film 117, do. The fourth portion, which is a part of the drain electrode 131, removes the protective film 137 to form a drain contact hole 171 exposing the drain electrode 131. The diffraction exposure technique is used to change the degree of etching according to the portions in a single mask process. The detailed method is as follows. First, a photoresist 191 is applied to a thickness of about 2 탆 on the protective film 137. The photoresist 191 is covered with a mask 193 and then exposed to light rays such as ultraviolet rays. In one example, the first portion is fully open since the photoresist 191 must remain completely, and the second portion has a lattice-like open pattern 195 to leave only a small thickness of the photoresist 191, The third and fourth portions should be free of photoresist and thus sensitized using a fully shielded mask 193. The lattice-like open pattern 195 has a lattice spacing that is narrower than the resolution of the light source used for photo-sensitization so as to have an appropriate lattice spacing in the diffraction exposure technique. After the photoresist 191 is patterned, a photoresist 191 is left on the first portion of the photoresist 191 by about 2 탆 and a photoresist 191 is formed on the photoresist 191 by using a diffraction exposure technique, (4000 to 5000 Å) which is about ¼ of the thickness. Then, the protective film is directly exposed to the third and fourth portions without the photoresist 191. At this time, there is no photoresist 191 on a part of the protective film 137 covering the drain electrode 131 in order to expose a part of the drain electrode 131. In this state, the protective film 137 and the semiconductor material 133a are etched in the third portion, and the photoresist 191 is etched to some extent in the first portion and the second portion. The etching process is stopped with the second portion of the photoresist remaining (Figs. 5 and 6D).

그리고 나서, 상기 제 2부분에 남아있는 포토레지스트를 산소 플라즈마로 애싱(ashing)하여 제거한다. 그러면 이와 동시에 제 1부분의 포토레지스트도 같은 정도의 두께가 제거된다. 결국, 제 1 부분에는 약 1㎛ 정도의 포토레지스트가 남고 나머지 부분(제 2 및 제 3부분)에는 포토레지스트가 모두 없어진다. 이 상태에서 상기 식각 공정을 다시 개시하여 상기 제 3부분에서 게이트 절연막(117)을 완전히 제거하고, 상기 제 2부분에서는 상기 보호막(137)과 상기 반도체 물질(133a)를 제거하고, 제 1부분에서는 포토레지스트(191)만 식각되어 약 3000Å에서 5000Å 정도만 남게된다. 한편, 드레인 전극(131)의 일부인 제 4부분를 덮는 보호막(137)이 제거된다. 제 4부분은 보호막(137) 식각후, 드레인 전극(131)은 금속이기 때문에 보호막(137), 반도체 물질(133a), 게이트 절연막(117)을 식각하는 동안에도 전혀 영향을 받지 않는다. 그 결과, 게이트 전극(111) 부분에는 반도체 층(133)이 형성되고, 게이트 배선(113)은 게이트 절연막(117)에 의해 절연 보호되며, 드레인 전극(131)을 노출하는 드레인 콘택 홀(171)을 형성한다. 그리고, 게이트 패드(115)를 노출하는 게이트 콘택 홀(151)과 소스 패드(125)를 노출하는 소스 콘택 홀(161)을 형성한다(도 5, 도 6e).Then, the photoresist remaining in the second portion is removed by ashing with oxygen plasma. At the same time, the photoresist of the first portion is also removed to the same thickness. As a result, about 1 mu m of the photoresist remains in the first portion and the photoresist disappears in the remaining portions (the second and third portions). In this state, the etching process is restarted to completely remove the gate insulating film 117 from the third portion, and the protective film 137 and the semiconductor material 133a are removed from the second portion, and in the first portion, Only the photoresist 191 is etched to leave only about 3000 Å to 5000 Å. On the other hand, the protective film 137 covering the fourth portion, which is a part of the drain electrode 131, is removed. Since the drain electrode 131 is a metal after the protective film 137 is etched, the fourth part is not affected at all during the etching of the protective film 137, the semiconductor material 133a, and the gate insulating film 117. As a result, the semiconductor layer 133 is formed in the gate electrode 111, the gate wiring 113 is insulated by the gate insulating film 117, and the drain contact hole 171 exposing the drain electrode 131 is formed. . A gate contact hole 151 exposing the gate pad 115 and a source contact hole 161 exposing the source pad 125 are formed (FIGS. 5 and 6E).

그리고, 투명 도전 물질인 ITO(Indium Tin Oxide)를 증착하고, 패턴하여 상기 드레인 콘택 홀(171)을 통하여 상기 드레인 전극(131)과 접촉하는 화소 전극(141)을 형성한다. 상기 화소 전극(141)은 유리 기판(101)에 직접 접촉하여 형성된다. 그리고, 상기 게이트 콘택 홀(151)을 통하여 상기 게이트 패드(115)에 접촉하는 게이트 패드 단자(157)와 상기 소스 콘택 홀(161)을 통하여 상기 소스 패드(125)에 접촉하는 소스 패드 단자(167)을 형성한다(도 5, 도 6f).Then, ITO (Indium Tin Oxide), which is a transparent conductive material, is deposited and patterned to form a pixel electrode 141 which contacts the drain electrode 131 through the drain contact hole 171. The pixel electrode 141 is formed in direct contact with the glass substrate 101. A gate pad terminal 157 which contacts the gate pad 115 through the gate contact hole 151 and a source pad terminal 167 which contacts the source pad 125 through the source contact hole 161 (Figs. 5 and 6F).

본 발명은 회절노광을 이용한 액정 표시 장치 제조 방법에 있어서, 포토레지스트의 불균일한 두께로 인하여 회절노광이 적용된 게이트 절연막의 두께가 고르지 않게 형성되는 것을 방지하는 방법에 관련된 것이다. 회절 노광 기법에서는 잔여 포토레지스트를 이용하여 식각과정을 수행하기 때문에, 연속 식각 과정에서 잔여 포토레지스트의 두께 균일성이 어느 정도인가에 따라 게이트 배선을 보호하기 위해 남아있는 게이트 절연막 두께의 균일성이 결정되는데, 본 발명에서는 식각도중에 잔여 포토레지스트를 제거한 후 식각 공정을 완료하기 때문에 게이트 절연막의 표면이 균일한 평탄면을 갖는다. 따라서, 본 발명에서는 회절 노광을 사용한 게이트 절연막의 식각 후 표면의 두께가 균일하지 않게 형성되어 발생하는 문제점들은 발생하지 않는다.The present invention relates to a method for preventing unevenness in the thickness of a gate insulating film to which diffraction exposure is applied due to a non-uniform thickness of a photoresist in a method of manufacturing a liquid crystal display device using diffraction exposure. In the diffraction exposure technique, since the etch process is performed using the remaining photoresist, the uniformity of the thickness of the remaining gate insulating film to protect the gate wiring is determined according to the uniformity of thickness of the remaining photoresist in the continuous etching process In the present invention, since the remaining photoresist is removed during the etching and the etching process is completed, the surface of the gate insulating film has a uniform flat surface. Therefore, in the present invention, the problems that occur due to the non-uniform thickness of the surface of the gate insulating film after etching using the diffraction exposure do not occur.

Claims (4)

기판 위에 제 1 금속으로 게이트 물질을 형성하는 단계와;Forming a gate material on the substrate with a first metal; 상기 게이트 물질 위에 제 1 절연물질, 반도체 물질, 제 2 금속을 연속 증착하고, 상기 제 2 금속을 패턴하여 소스-드레인 물질을 형성하는 단계와;Continuously depositing a first insulating material, a semiconductor material, and a second metal on the gate material, and patterning the second metal to form a source-drain material; 상기 소스-드레인 물질 위에 보호막을 형성하는 단계와;Forming a passivation layer over the source-drain material; 상기 보호막 위에 포토레지스트를 도포하고, 회절 노광을 이용하여 상기 포토레지스트가 완전히 남아 있는 제 1 부분과, 상기 포토레지스트가 1/4에서 1/2 정도 남아 있는 제 2 부분과, 상기 포토레지스트가 완전히 제거된 제 3부분을 형성하는 단계와;Applying a photoresist on the protective film and forming a first portion in which the photoresist is completely left using diffraction exposure and a second portion in which the photoresist is about 1/4 to 1/2 remaining, Forming a removed third portion; 상기 제 2 부분의 포토레지스트가 약간 남아 있을 때까지 식각한 후, 식각 공정을 멈추고 상기 제 2 부분의 남은 포토레지스트를 완전히 제거하고, 다시 식각공정을 재개하여 상기 제 1 부분은 상기 보호막 이하 모든 물질들이 그대로 남도록하고, 상기 제 2 부분은 상기 게이트 절연막만 남도록 하고, 상기 제 3 부분은 상기 보호막, 상기 반도체 층 그리고, 상기 게이트 절연막을 모두 제거하여 박막 트랜지스터를 완성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.The etch process is stopped, the remaining photoresist of the second portion is completely removed, and the etch process is resumed again, so that the first portion may be etched away to remove any remaining material And the third portion is formed by removing all of the protective film, the semiconductor layer and the gate insulating film to complete the thin film transistor. A method of manufacturing a liquid crystal display device. 제 1항에 있어서,The method according to claim 1, 상기 박막 트랜지스터가 완성된 기판 위에 도전 물질로 상기 박막 트랜지스터의 드레인 전극에 연결된 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.And forming a pixel electrode connected to the drain electrode of the thin film transistor with a conductive material on the completed substrate. 게이트 물질과 게이트 절연막, 반도체 물질, 소스-드레인 물질 그리고, 보호막이 적층된 기판 위에 포토레지스트를 도포하는 단계와;Applying a photoresist over a substrate on which a gate material, a gate insulating film, a semiconductor material, a source-drain material, and a protective film are stacked; 회절 노광을 이용하여 상기 포토레지스트가 완전히 남아 있는 제 1 부분과, 상기 포토레지스트가 1/4에서 1/2 정도 남아 있는 제 2 부분과, 상기 포토레지스트가 완전히 제거된 제 3부분을 형성하는 단계와;Forming a first portion in which the photoresist is completely left using a diffraction exposure, a second portion in which the photoresist is left in 1/4 to 1/2 of the area, and a third portion in which the photoresist is completely removed Wow; 상기 제 2 부분의 포토레지스트가 약간 남아 있을 때까지 식각한 후, 식각 공정을 멈추고 상기 제 2 부분의 남은 포토레지스트를 완전히 제거하고, 다시 식각공정을 재개하여 상기 제 1 부분은 상기 보호막 이하 모든 물질들이 그대로 남도록하고, 상기 제 2 부분은 상기 게이트 절연막만 남도록 하고, 상기 제 3 부분은 상기 보호막, 상기 반도체 층 그리고, 상기 게이트 절연막을 모두 제거하여 박막 트랜지스터를 완성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.The etch process is stopped, the remaining photoresist of the second portion is completely removed, and the etch process is resumed again, so that the first portion may be etched away to remove any remaining material And the third portion is formed by removing all of the protective film, the semiconductor layer and the gate insulating film to complete the thin film transistor. A method of manufacturing a liquid crystal display device. 제 3항에 있어서,The method of claim 3, 상기 박막 트랜지스터가 완성된 기판 위에 도전 물질로 상기 박막 트랜지스터의 드레인 전극에 연결된 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.And forming a pixel electrode connected to the drain electrode of the thin film transistor with a conductive material on the completed substrate.
KR1019980045530A 1998-10-28 1998-10-28 Method for manufacturing liquid crystal display device using diffraction exposure technique KR100603852B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045530A KR100603852B1 (en) 1998-10-28 1998-10-28 Method for manufacturing liquid crystal display device using diffraction exposure technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045530A KR100603852B1 (en) 1998-10-28 1998-10-28 Method for manufacturing liquid crystal display device using diffraction exposure technique

Publications (2)

Publication Number Publication Date
KR20000027578A true KR20000027578A (en) 2000-05-15
KR100603852B1 KR100603852B1 (en) 2006-10-24

Family

ID=19555912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045530A KR100603852B1 (en) 1998-10-28 1998-10-28 Method for manufacturing liquid crystal display device using diffraction exposure technique

Country Status (1)

Country Link
KR (1) KR100603852B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010109681A (en) * 2000-06-01 2001-12-12 주식회사 현대 디스플레이 테크놀로지 Method for manufacturing fringe field switchinge lcd
KR20030045400A (en) * 2001-12-04 2003-06-11 삼성전자주식회사 Liquid crystal display and method for fabricating the display
KR100590749B1 (en) * 1998-12-24 2006-09-12 삼성전자주식회사 Thin Film Transistor Board for Liquid Crystal Display and Manufacturing Method
KR100646783B1 (en) * 1999-11-23 2006-11-17 삼성전자주식회사 a thin film transistor array panel for a liquid crystal display and a manufacturing method thereof
KR100729776B1 (en) * 1999-08-12 2007-06-20 삼성전자주식회사 Thin film transistor substrate for liquid crystal display and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153959A (en) * 1993-11-26 1995-06-16 Rohm Co Ltd Thin-film transistor and manufacture thereof
JPH0850302A (en) * 1994-08-05 1996-02-20 Casio Comput Co Ltd Production of thin film transistor panel
JPH09129590A (en) * 1995-10-30 1997-05-16 Matsushita Electric Ind Co Ltd Manufacture of thin film transistor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590749B1 (en) * 1998-12-24 2006-09-12 삼성전자주식회사 Thin Film Transistor Board for Liquid Crystal Display and Manufacturing Method
KR100729776B1 (en) * 1999-08-12 2007-06-20 삼성전자주식회사 Thin film transistor substrate for liquid crystal display and manufacturing method thereof
KR100646783B1 (en) * 1999-11-23 2006-11-17 삼성전자주식회사 a thin film transistor array panel for a liquid crystal display and a manufacturing method thereof
KR20010109681A (en) * 2000-06-01 2001-12-12 주식회사 현대 디스플레이 테크놀로지 Method for manufacturing fringe field switchinge lcd
KR20030045400A (en) * 2001-12-04 2003-06-11 삼성전자주식회사 Liquid crystal display and method for fabricating the display

Also Published As

Publication number Publication date
KR100603852B1 (en) 2006-10-24

Similar Documents

Publication Publication Date Title
US6567150B1 (en) Liquid crystal display and method of manufacturing the same
KR101190045B1 (en) The photo mask and method of fabricating the array substrate for liquid crystal display device using the same
KR20090125500A (en) Method of fabricating array substrate for liquid crystal display device
KR20020036023A (en) manufacturing method of array panel for liquid crystal display
KR20080000751A (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20090034579A (en) Thin film transistor array panel and manufacturung method thereof
KR20000027509A (en) Method for manufacturing liquid crystal display device with high opening ratio and high transmitting ratio
KR100595416B1 (en) Manufacturing Method of Liquid Crystal Display Using Diffraction Exposure
US6330042B1 (en) Liquid crystal display and the method of manufacturing the same
KR100586245B1 (en) Liquid Crystal Display Manufacturing Method
KR100603852B1 (en) Method for manufacturing liquid crystal display device using diffraction exposure technique
US8435722B2 (en) Method for fabricating liquid crystal display device
KR100413512B1 (en) an array panel for liquid crystal display and manufacturing method thereof
KR100309213B1 (en) A method for manufacturing an lcd using a diffarctive expos ure
KR101180273B1 (en) The method of fabricating the array substrate for liquid crystal display device
KR100268105B1 (en) Thin-film transistor substrate and manufacturing method thereof
KR20010084330A (en) Liquid crystal display and method for fabricating the same
KR100417915B1 (en) Array Panel for Liquid Crystal Display Device and Method for Fabricating the same
KR100599958B1 (en) Method of manufacturing lcd having high aperture ratio and high transmittance
KR101336086B1 (en) Method for fabricating the array substrate in liquid crystal display device
KR20070072204A (en) Liquid crystal display device and method for fabricating liquid crystal dispaly device
KR20020076935A (en) Method for manufacturing thin film transistor lcd
KR20020017316A (en) Thin film transistor array panel for liquid crystal display and manufacturing method of the same
KR20000026959A (en) Method for manufacturing pixel electrode of lcd
KR100577777B1 (en) Method for forming transfer of TFT LCD

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee