JPH0850302A - Production of thin film transistor panel - Google Patents

Production of thin film transistor panel

Info

Publication number
JPH0850302A
JPH0850302A JP18484094A JP18484094A JPH0850302A JP H0850302 A JPH0850302 A JP H0850302A JP 18484094 A JP18484094 A JP 18484094A JP 18484094 A JP18484094 A JP 18484094A JP H0850302 A JPH0850302 A JP H0850302A
Authority
JP
Japan
Prior art keywords
film
gate line
electrode
substrate
transparent conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18484094A
Other languages
Japanese (ja)
Inventor
Haruo Wakai
晴夫 若井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP18484094A priority Critical patent/JPH0850302A/en
Publication of JPH0850302A publication Critical patent/JPH0850302A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To form an electrode for a capacitor consisting of a transparent electrically conductive film at a low cost without using an exposure mask to expose a photoresist film to a specified pattern and moreover, without using an expensive high-accuracy exposing device. CONSTITUTION:After a gate line 2 consisting of a metal film is formed on a substrate 1, a transparent electrically conductive film 11a is formed on the substrate 1 and a negative photoresist film 12 is formed on the transparent electrically conductive film 11a. The resist film 12 is exposed from the lower surface side of the substrate 1 by using the gate line 2 as a light-shielding film and then developed to remove the resist film on the gate line 2. Then, the transparent electrically conductive film 11a is etched till the part deposited on the side faces of the gate line 2 is completely removed. Thus, the transparent electrically conductive film 11a remaining under the resist film 12 is used as the electrode 11 for a capacitor.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、アクティブマトリック
ス液晶表示素子に用いられる薄膜トランジスタパネル
(以下、TFTパネルという)に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor panel (hereinafter referred to as a TFT panel) used for an active matrix liquid crystal display device.

【0002】[0002]

【従来の技術】アクティブマトリックス液晶表示素子に
用いられるTFTパネルは、ガラス等からなる透明な基
板上に、複数の透明な画素電極を行方向および列方向に
並べて配設し、これら各画素電極にそれぞれ対応させて
複数の薄膜トランジスタ(TFT)を配設するととも
に、各画素電極行ごとにその行の各薄膜トランジスタに
ゲート信号を供給するゲートラインを設け、各画素電極
列ごとにその列の各薄膜トランジスタにデータ信号を供
給するデータラインを設けた構成となっている。
2. Description of the Related Art A TFT panel used for an active matrix liquid crystal display device has a plurality of transparent pixel electrodes arranged side by side in a row direction and a column direction on a transparent substrate made of glass or the like. A plurality of thin film transistors (TFTs) are arranged corresponding to each other, and a gate line for supplying a gate signal to each thin film transistor of each pixel electrode row is provided, and for each pixel electrode column, each thin film transistor of that column is provided. The data line for supplying the data signal is provided.

【0003】このTFTパネルとしては、一般に、上記
ゲートラインを基板上に配線し、データラインを基板上
に設けた絶縁膜の上に配線したものが知られており、上
記薄膜トランジスタは、前記ゲートラインに一体に形成
されたゲート電極と、このゲート電極を覆うゲート絶縁
膜と、このゲート絶縁膜の上に形成されたi型半導体膜
と、このi型半導体膜の上にn型半導体膜を介して形成
されたソース電極およびドレイン電極とで構成されてい
る。
As this TFT panel, it is generally known that the gate line is wired on a substrate and the data line is wired on an insulating film provided on the substrate, and the thin film transistor is the gate line. A gate electrode integrally formed with the gate electrode, a gate insulating film covering the gate electrode, an i-type semiconductor film formed on the gate insulating film, and an n-type semiconductor film on the i-type semiconductor film. It is composed of a source electrode and a drain electrode formed as described above.

【0004】上記ゲート絶縁膜は、Si N(窒化シリコ
ン)等からなる透明絶縁膜であり、このゲート絶縁膜は
基板のほぼ全面にわたって設けられており、画素電極
は、前記ゲート絶縁膜の上に形成され、その端縁部にお
いて上記薄膜トランジスタのソース電極に接続されてい
る。
The gate insulating film is a transparent insulating film made of Si N (silicon nitride) or the like. The gate insulating film is provided on almost the entire surface of the substrate, and the pixel electrode is formed on the gate insulating film. It is formed and is connected to the source electrode of the thin film transistor at its edge.

【0005】一方、データラインは、上記ゲート絶縁膜
の上にデータライン配線領域に対応させて形成した層間
絶縁膜の上に配線されており、このデータラインは、前
記層間絶縁膜に設けたコンタクト孔において上記薄膜ト
ランジスタのドレイン電極に接続されている。
On the other hand, the data line is laid on an interlayer insulating film formed on the gate insulating film so as to correspond to the data line wiring region, and the data line is formed on the contact formed on the interlayer insulating film. The hole is connected to the drain electrode of the thin film transistor.

【0006】そして、アクティブマトリックス液晶表示
素子は、上記TFTパネルと、透明基板上に前記TFT
パネルの全ての画素電極に対向する対向電極を設けた対
向パネルとを枠状のシール材を介して接合し、この両パ
ネルの前記シール材で囲まれた領域に液晶を封入して構
成されている。
And, the active matrix liquid crystal display device comprises the above-mentioned TFT panel and the above-mentioned TFT on a transparent substrate.
It is configured by joining a counter panel provided with a counter electrode facing all pixel electrodes of the panel via a frame-shaped sealing material, and enclosing a liquid crystal in a region surrounded by the sealing material of both panels. There is.

【0007】このアクティブマトリックス液晶表示素子
は、各行の画素の選択期間にその行の薄膜トランジスタ
にゲート信号を供給し、それに同期させて各列の薄膜ト
ランジスタにデータ信号を印加して表示駆動されてお
り、選択期間にゲート信号の印加によって薄膜トランジ
スタがオンすると、この薄膜トランジスタを介して画素
電極と対向電極との間に前記データ信号に応じた電圧が
印加され、その電荷が画素電極と対向電極およびその間
の液晶とで構成される画素容量に蓄積される。
This active matrix liquid crystal display device is driven for display by supplying a gate signal to the thin film transistors in each row during the selection period of the pixels in each row and applying a data signal to the thin film transistors in each column in synchronization with it. When the thin film transistor is turned on by applying the gate signal during the selection period, a voltage corresponding to the data signal is applied between the pixel electrode and the counter electrode through the thin film transistor, and the charge is applied to the pixel electrode and the counter electrode and the liquid crystal between them. And is stored in the pixel capacity configured by.

【0008】また、非選択期間になると、上記画素容量
に蓄積された電荷が薄膜トランジスタのオフによって画
素容量に保持され、その電荷量に対応する電圧が画素容
量の保持電圧となって、この画素容量の保持電圧に応じ
て液晶が立上り動作する。
In the non-selection period, the charge accumulated in the pixel capacitor is held in the pixel capacitor by turning off the thin film transistor, and the voltage corresponding to the amount of charge becomes the holding voltage of the pixel capacitor. The liquid crystal rises in response to the holding voltage of.

【0009】ところで、上記アクティブマトリックス液
晶表示素子においては、非選択期間になって薄膜トラン
ジスタがオフすると、選択期間に画素容量に蓄積された
電圧が、ゲート信号の電圧変化分のうち画素容量と薄膜
トランジスタのゲート・ソース間容量(ゲート電極とソ
ース電極との間の容量)との容量比に応じた電圧だけ低
下する。この電圧低下分は、ゲート・ソース間容量が画
素容量に比べて大きいほど大きい。
In the active matrix liquid crystal display element, when the thin film transistor is turned off during the non-selection period, the voltage accumulated in the pixel capacitance during the selection period is the same as that of the pixel capacitance and the thin film transistor in the voltage change of the gate signal. The voltage is reduced by a voltage corresponding to the capacitance ratio between the gate-source capacitance (the capacitance between the gate electrode and the source electrode). This voltage drop is larger as the gate-source capacitance is larger than the pixel capacitance.

【0010】このため、上記アクティブマトリックス液
晶表示素子では、そのTFTパネルに、画素容量に保持
される電圧の低下を補償するための付加容量を設けて、
画素電極容量の保持電圧を十分に確保するようにしてい
る。
Therefore, in the above-mentioned active matrix liquid crystal display element, the TFT panel is provided with an additional capacitor for compensating for a drop in the voltage held in the pixel capacitor.
A sufficient holding voltage for the pixel electrode capacitance is ensured.

【0011】この付加容量は、上記基板の上に、ゲート
絶縁膜をはさんで画素電極と対向する容量形成用電極を
設けることにより、この容量形成用電極と画素電極およ
びその間のゲート絶縁膜とで構成されている。
This additional capacitance is obtained by providing a capacitance forming electrode facing the pixel electrode across the gate insulating film on the substrate so that the capacitance forming electrode and the pixel electrode and the gate insulating film between them are provided. It is composed of.

【0012】ところで、上記付加容量を構成する容量形
成用電極は、一般に、ゲートラインと同じ金属膜で形成
されているが、容量形成用電極を金属膜で形成すると、
各画素の光透過領域の面積が、容量形成用電極と画素電
極との対向面積分だけ小さくなるため、液晶表示素子の
開口率が低下してしまう。
By the way, the capacitance forming electrode constituting the additional capacitance is generally formed of the same metal film as the gate line, but when the capacitance forming electrode is formed of a metal film,
Since the area of the light transmission region of each pixel is reduced by the area where the capacitance forming electrode and the pixel electrode face each other, the aperture ratio of the liquid crystal display element is reduced.

【0013】このため、従来から、上記容量形成用電極
をITO膜等の透明導電膜で形成することが考えられて
おり、このように容量形成用電極を透明導電膜で形成す
れば、液晶表示素子の開口率を高くすることができる
し、また容量形成用電極の面積を大きくして、上記付加
容量の容量値を大きくすることができる。
For this reason, it has been conventionally considered that the capacitance forming electrode is formed of a transparent conductive film such as an ITO film. If the capacitance forming electrode is formed of a transparent conductive film as described above, a liquid crystal display is formed. The aperture ratio of the device can be increased, and the area of the capacitance forming electrode can be increased to increase the capacitance value of the additional capacitance.

【0014】この透明導電膜からなる容量形成用電極
は、従来、基板上に金属膜からなるゲートラインを形成
した後、この基板上にITO膜等の透明導電膜をスパッ
タ装置等によって成膜し、この透明導電膜をフォトリソ
グラフィ法によりパターニングして形成されている。
In the conventional capacitor forming electrode made of a transparent conductive film, after a gate line made of a metal film is formed on a substrate, a transparent conductive film such as an ITO film is formed on the substrate by a sputtering device or the like. The transparent conductive film is patterned by photolithography.

【0015】[0015]

【発明が解決しようとする課題】しかしながら、従来
は、透明導電膜からなる容量形成用電極を、基板上に透
明導電膜を成膜した後、この透明導電膜の上にフォトレ
ジスト膜を形成し、このレジスト膜を、所定パターンの
露光マスクを用いて露光処理した後に現像処理して、前
記レジスト膜をパターニングし、その後、前記透明導電
膜をエッチングする方法で形成しているため、容量形成
用電極の形成に、フォトレジスト膜を所定パターンに露
光処理するための露光マスクが必要不可欠であり、した
がって露光マスクの製作費がかかるし、また、前記露光
マスクを高精度に位置合わせしてレジスト膜を露光処理
しなければならないため、レジスト膜の露光処理に高価
な高精度露光処理装置を使用しなければならないから、
容量形成用電極の形成コストが高くなってしまうという
問題があった。
However, conventionally, a capacitor forming electrode made of a transparent conductive film is formed on a substrate, and then a photoresist film is formed on the transparent conductive film. Since the resist film is formed by a method of exposing the resist film using an exposure mask having a predetermined pattern, developing the resist film, patterning the resist film, and then etching the transparent conductive film. An exposure mask for exposing the photoresist film to a predetermined pattern is indispensable for forming the electrodes, and therefore the manufacturing cost of the exposure mask is high, and the exposure mask is aligned with high accuracy to form a resist film. Since it has to be exposed to light, it is necessary to use an expensive high precision exposure processing device for exposure processing of the resist film,
There is a problem that the formation cost of the capacitance forming electrode becomes high.

【0016】本発明は、透明導電膜からなる容量形成用
電極を、フォトレジスト膜を所定パターンに露光処理す
るための露光マスクを用いず、しかも高価な高精度露光
処理装置を使用することなく、低コストに形成すること
ができるTFTパネルの製造方法を提供することを目的
としたものである。
The present invention does not use an exposure mask for exposing a capacitance forming electrode made of a transparent conductive film to a predetermined pattern on a photoresist film, and does not use an expensive high precision exposure processing apparatus. It is an object of the present invention to provide a method for manufacturing a TFT panel that can be formed at low cost.

【0017】[0017]

【課題を解決するための手段】本発明のTFTパネルの
製造方法は、基板上に金属膜からなるゲートラインを形
成した後、この基板上に透明導電膜を成膜するととも
に、この透明導電膜の上にネガ型のフォトレジスト膜を
形成し、このレジスト膜を前記基板の下面側から前記ゲ
ートラインを遮光膜として露光処理した後に現像処理し
て、前記ゲートラインの上のレジスト膜を除去し、その
後前記透明導電膜を、前記ゲートラインの側面に被着し
た部分が全て除去されるまでエッチングして、前記レジ
スト膜の下に残された透明導電膜を容量形成用電極とす
ることを特徴とするものである。
According to the method of manufacturing a TFT panel of the present invention, a gate line made of a metal film is formed on a substrate, a transparent conductive film is formed on the substrate, and the transparent conductive film is formed. A negative photoresist film is formed on the resist film, and the resist film is exposed from the lower surface of the substrate using the gate line as a light-shielding film and then developed to remove the resist film on the gate line. After that, the transparent conductive film is etched until all the portions attached to the side surfaces of the gate line are removed, and the transparent conductive film left under the resist film is used as a capacitance forming electrode. It is what

【0018】[0018]

【作用】本発明のTFTパネルの製造方法においては、
ゲートラインを形成した基板上に透明導電膜を成膜し、
その上にフォトレジスト膜を形成して、このレジスト膜
を前記基板の下面側から露光処理しているため、前記基
板の下面側から照射される光のうち、金属膜からなるゲ
ートラインが形成されている部分への照射光が前記ゲー
トラインによって遮光され、前記レジスト膜が、前記ゲ
ートラインの上の部分を除いて露光される。
In the method of manufacturing the TFT panel of the present invention,
A transparent conductive film is formed on the substrate on which the gate line is formed,
Since a photoresist film is formed on this and the resist film is exposed from the lower surface side of the substrate, a gate line made of a metal film is formed in the light irradiated from the lower surface side of the substrate. The irradiation light to the exposed portion is blocked by the gate line, and the resist film is exposed except the portion above the gate line.

【0019】そして、前記レジスト膜はネガ型のフォト
レジスト膜であるため、露光処理したレジスト膜を現像
処理すると、ゲートラインの上の未露光のレジスト膜が
除去されるため、その後に前記透明導電膜のエッチング
を行なうと、この透明導電膜のゲートラインの上の部分
がエッチングされるとともに、ゲートラインの側面に被
着した部分もエッチングされてゆく。
Since the resist film is a negative type photoresist film, when the exposed resist film is developed, the unexposed resist film on the gate line is removed. When the film is etched, the portion of the transparent conductive film above the gate line is etched, and the portion adhered to the side surface of the gate line is also etched.

【0020】このため、前記透明導電膜を、ゲートライ
ンの側面に被着した部分が全て除去されるまでエッチン
グすれば、この透明導電膜がゲートラインから切り離さ
れ、前記レジスト膜の下に残された透明導電膜が、ゲー
トラインとは電気的に分離された容量形成用電極とな
る。
Therefore, if the transparent conductive film is etched until the entire portion of the side surface of the gate line is removed, the transparent conductive film is separated from the gate line and left under the resist film. The transparent conductive film serves as a capacitance-forming electrode that is electrically separated from the gate line.

【0021】そして、このTFTパネルの製造方法は、
ゲートラインを形成した基板上に透明導電膜を成膜し、
この透明導電膜の上にフォトレジスト膜を形成した後
の、前記レジスト膜の露光処理を、前記基板の下面側か
ら、前記ゲートラインを遮光膜として行なうものである
ため、前記フォトレジスト膜を所定パターンに露光処理
するための露光マスクを用いる必要はなく、したがっ
て、露光マスクを用いる露光処理のように高価な高精度
露光処理装置を使用する必要もないから、透明導電膜か
らなる容量形成用電極を、低コストに形成することがで
きる。
The manufacturing method of this TFT panel is as follows.
A transparent conductive film is formed on the substrate on which the gate line is formed,
After the photoresist film is formed on the transparent conductive film, the exposure process of the resist film is performed from the lower surface side of the substrate by using the gate line as a light-shielding film. Since it is not necessary to use an exposure mask for performing an exposure process on a pattern, and therefore, it is not necessary to use an expensive high-precision exposure processing device unlike the exposure process using an exposure mask, and therefore a capacitance forming electrode made of a transparent conductive film is used. Can be formed at low cost.

【0022】[0022]

【実施例】以下、本発明の一実施例を図1および図2を
参照して説明する。図1は容量形成用電極の形成工程を
示す各工程での断面図、図2は製造されたTFTパネル
の一部分の平面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a sectional view in each step showing a step of forming a capacitance forming electrode, and FIG. 2 is a plan view of a part of the manufactured TFT panel.

【0023】まず、製造されたTFTパネルについて説
明すると、このTFTパネルは、ガラス等からなる透明
基板1上に、金属膜からなるゲートライン2と、ゲート
電極4が前記ゲートライン2に一体に形成された薄膜ト
ランジスタ3と、この薄膜トランジスタ3のゲート絶縁
膜5の上に形成されて前記薄膜トランジスタ3のソース
電極7に接続された画素電極9と、前記薄膜トランジス
タ3のドレイン電極8につながるデータライン10とを
設け、かつ、前記基板1上に、前記ゲート絶縁膜5をは
さんで前記画素電極9と対向する容量形成用電極11を
設けて、この容量形成用電極11と前記画素電極9およ
びその間の前記ゲート絶縁膜5とで付加容量を構成した
ものである。
First, the manufactured TFT panel will be described. In this TFT panel, a gate line 2 made of a metal film and a gate electrode 4 are integrally formed on the gate line 2 on a transparent substrate 1 made of glass or the like. A thin film transistor 3, a pixel electrode 9 formed on the gate insulating film 5 of the thin film transistor 3 and connected to the source electrode 7 of the thin film transistor 3, and a data line 10 connected to the drain electrode 8 of the thin film transistor 3. A capacitance forming electrode 11 is provided on the substrate 1 so as to face the pixel electrode 9 across the gate insulating film 5, and the capacitance forming electrode 11 and the pixel electrode 9 and the space between them are provided. The additional capacitance is configured with the gate insulating film 5.

【0024】上記薄膜トランジスタ3は、上記ゲートラ
イン2に一体に形成されたゲート電極4と、このゲート
電極4を覆うゲート絶縁膜5と、このゲート絶縁膜5の
上に形成されたa−Si (アモルファスシリコン)等か
らなるi型半導体膜6と、このi型半導体膜6の上に不
純物をドープしたa−Si 等からなるn型半導体膜(図
示せず)を介して形成されたソース電極7およびドレイ
ン電極8とで構成されている。
The thin film transistor 3 has a gate electrode 4 formed integrally with the gate line 2, a gate insulating film 5 covering the gate electrode 4, and a-Si (aSi (i) formed on the gate insulating film 5. An i-type semiconductor film 6 made of amorphous silicon or the like, and a source electrode 7 formed on the i-type semiconductor film 6 via an n-type semiconductor film (not shown) made of impurity-doped a-Si or the like. And the drain electrode 8.

【0025】上記ゲート絶縁膜5は、Si N等からなる
透明絶縁膜であり、このゲート絶縁膜5は基板1のほぼ
全面にわたって設けられている。なお、上記ゲートライ
ン2の端子部は、図示しないが、前記ゲート絶縁膜5に
開口を設けることによって露出されている。
The gate insulating film 5 is a transparent insulating film made of SiN or the like, and the gate insulating film 5 is provided on almost the entire surface of the substrate 1. Although not shown, the terminal portion of the gate line 2 is exposed by forming an opening in the gate insulating film 5.

【0026】そして、画素電極9は、上記ゲート絶縁膜
5の上に、ITO膜等の透明導電膜によって形成されて
おり、その端縁部において薄膜トランジスタ3のソース
電極7に接続されている。
The pixel electrode 9 is formed of a transparent conductive film such as an ITO film on the gate insulating film 5 and is connected to the source electrode 7 of the thin film transistor 3 at its edge.

【0027】また、図2ではデータライン10を薄膜ト
ランジスタ3のドレイン電極8と一体に示しているが、
このデータライン10は、上記ゲート絶縁膜5の上にデ
ータライン配線領域に対応させて形成した層間絶縁膜
(図示せず)の上に配線されており、前記層間絶縁膜に
設けたコンタクト孔において薄膜トランジスタ3のドレ
イン電極8に接続されている。
Although the data line 10 is shown integrally with the drain electrode 8 of the thin film transistor 3 in FIG.
The data line 10 is wired on an interlayer insulating film (not shown) formed on the gate insulating film 5 so as to correspond to the data line wiring region, and in the contact hole provided in the interlayer insulating film. It is connected to the drain electrode 8 of the thin film transistor 3.

【0028】さらに、上記付加容量を構成する容量形成
用電極11は、ITO膜等の透明導電膜からなってお
り、この容量形成用電極11は、各ゲートライン2のほ
ぼ全長に沿わせて、隣り合うゲートライン2,2間の間
隔より僅かに小さい幅に形成されている。
Further, the capacitance forming electrode 11 constituting the additional capacitance is made of a transparent conductive film such as an ITO film, and the capacitance forming electrode 11 extends along substantially the entire length of each gate line 2. The width is formed to be slightly smaller than the distance between the adjacent gate lines 2 and 2.

【0029】次に、上記TFTパネルの製造方法を図1
を参照して説明する。まず、図1の(a)に示すよう
に、基板1上に、上記ゲートライン(薄膜トランジスタ
3のゲート電極4を含む)2を形成する。このゲートラ
イン2は、基板1上にAl (アルミニウム)またはAl
系合金等の金属膜をスパッタ装置等によって成膜し、こ
の金属膜をフォトリソグラフィ法によりパターニングし
て形成する。
Next, a method of manufacturing the above TFT panel will be described with reference to FIG.
Will be described with reference to. First, as shown in FIG. 1A, the gate line (including the gate electrode 4 of the thin film transistor 3) 2 is formed on the substrate 1. This gate line 2 is formed of Al (aluminum) or Al on the substrate 1.
A metal film of a system alloy or the like is formed by a sputtering device or the like, and the metal film is patterned by photolithography.

【0030】次に、図1の(b)に示すように、上記ゲ
ートライン2を形成した基板1上に、ITO膜等の透明
導電膜11aをスパッタ装置等によって成膜する。な
お、この透明導電膜11aは、ゲートライン2の厚さに
比べて極く薄く成膜する。
Next, as shown in FIG. 1B, a transparent conductive film 11a such as an ITO film is formed on the substrate 1 on which the gate line 2 is formed by a sputtering device or the like. The transparent conductive film 11a is formed to be much thinner than the gate line 2.

【0031】次に、図1の(c)に示すように、上記透
明導電膜11aの上に、ネガ型のフォトレジスト膜12
を形成し、このレジスト膜12を基板1の下面側から露
光処理する。
Then, as shown in FIG. 1C, a negative photoresist film 12 is formed on the transparent conductive film 11a.
And the resist film 12 is exposed from the lower surface side of the substrate 1.

【0032】なお、前記レジスト膜12は、透明導電膜
11a上にネガ型フォトレジストをスピンコート装置等
によって均一厚さに塗布し、その塗布膜を乾燥して形成
する。また、レジスト膜12の露光処理は、基板1の全
体にその下面側から光(紫外線)を照射して行なう。
The resist film 12 is formed by applying a negative photoresist on the transparent conductive film 11a by a spin coater to a uniform thickness and drying the applied film. The exposure processing of the resist film 12 is performed by irradiating the entire substrate 1 with light (ultraviolet rays) from the lower surface side.

【0033】このように、前記レジスト膜12を基板1
の下面側から露光処理すると、基板1の下面側から照射
される光のうち、前記基板1のゲートライン2が形成さ
れている部分への照射光が、金属膜で形成されているゲ
ートライン2によって遮光され、レジスト膜12が、ゲ
ートライン2の上の部分を除いて露光される。
Thus, the resist film 12 is applied to the substrate 1
When the exposure process is performed from the lower surface side of the substrate 1, among the light irradiated from the lower surface side of the substrate 1, the light irradiated to the portion of the substrate 1 where the gate line 2 is formed is the gate line 2 formed of the metal film. The resist film 12 is exposed to light, and the resist film 12 is exposed except for the portion above the gate line 2.

【0034】次に、露光処理したレジスト膜12を現像
処理して、ゲートライン2の上のレジスト膜を除去し、
図1の(d)に示すように、上記透明導電膜11aのゲ
ートライン2の上の部分を露出させる。
Then, the exposed resist film 12 is developed to remove the resist film on the gate line 2.
As shown in FIG. 1D, a portion of the transparent conductive film 11a above the gate line 2 is exposed.

【0035】なお、前記レジスト膜12はネガ型のフォ
トレジスト膜であるため、露光処理したレジスト膜12
を現像処理すると、ゲートライン2の上の未露光のレジ
スト膜が除去される。
Since the resist film 12 is a negative type photoresist film, the exposed resist film 12
Is developed, the unexposed resist film on the gate line 2 is removed.

【0036】次に、上記透明導電膜11aを、ウエット
エッチング装置により、ゲートライン2の側面に被着し
た部分が全て除去されるまでエッチングして、前記レジ
スト膜12の下に残された透明導電膜11aを容量形成
用電極11とし、その後前記レジスト膜12を剥離し
て、容量形成用電極11の形成工程を終了する。図1の
(e)は、前記容量形成用電極11の形成工程を終了し
たときの状態を示している。
Next, the transparent conductive film 11a is etched by a wet etching apparatus until all the portions deposited on the side surfaces of the gate line 2 are removed, and the transparent conductive film left under the resist film 12 is etched. The film 11a is used as the capacitance forming electrode 11, the resist film 12 is then peeled off, and the formation process of the capacitance forming electrode 11 is completed. FIG. 1E shows a state when the formation process of the capacitance forming electrode 11 is completed.

【0037】このように、上記レジスト膜12のゲート
ライン2の上の部分を除去した状態で透明導電膜11a
のエッチングを行なうと、この透明導電膜11aのゲー
トライン2の上の部分がエッチングされるとともに、ゲ
ートライン2の側面に被着した部分もエッチングされて
ゆき、透明導電膜11aのゲートライン2の側面に被着
した部分が除去される。
In this way, the transparent conductive film 11a is removed with the portion of the resist film 12 above the gate line 2 removed.
When the etching is performed, the portion of the transparent conductive film 11a above the gate line 2 is etched, and the portion attached to the side surface of the gate line 2 is also etched. The portion adhered to the side surface is removed.

【0038】なお、この透明導電膜11aのエッチング
は、ゲートライン2の側面に被着した部分を完全に除去
するのに要するエッチング時間をあらかじめ把握してお
き、そのエッチング時間だけ行なえばよい。
Incidentally, the etching of the transparent conductive film 11a may be carried out only for the etching time by grasping in advance the etching time required to completely remove the portion adhered to the side surface of the gate line 2.

【0039】そして、前記透明導電膜11aのゲートラ
イン2の側面に被着した部分が全て除去されると、この
透明導電膜11aがゲートライン2から図1の(e)に
示したように切り離され、レジスト膜12の下に残され
た透明導電膜11aが、ゲートライン2とは電気的に分
離された容量形成用電極11となる。
Then, when all the portions of the transparent conductive film 11a attached to the side surfaces of the gate line 2 are removed, the transparent conductive film 11a is separated from the gate line 2 as shown in FIG. 1 (e). Then, the transparent conductive film 11a left under the resist film 12 becomes the capacitance forming electrode 11 electrically separated from the gate line 2.

【0040】このようにして基板1上に透明導電膜11
aからなる容量形成用電極11を形成した後は、前記基
板1上にゲート絶縁膜5を成膜し、その上にi型半導体
膜、n型半導体膜、ソース,ドレイン電極用金属膜を順
次成膜するとともにこれらをパターニングして薄膜トラ
ンジスタ3を形成し、さらに画素電極9およびデータラ
イン10を形成して、図2に示したTFTパネルを完成
する。なお、前記薄膜トランジスタ3の形成、画素電極
9の形成、データライン10の形成は、公知の方法によ
って行なうから、その説明は省略する。
In this way, the transparent conductive film 11 is formed on the substrate 1.
After forming the capacitance forming electrode 11 made of a, a gate insulating film 5 is formed on the substrate 1, and an i-type semiconductor film, an n-type semiconductor film, a source and drain electrode metal film are sequentially formed on the gate insulating film 5. A thin film transistor 3 is formed by film-forming and patterning these, and further a pixel electrode 9 and a data line 10 are formed to complete the TFT panel shown in FIG. Since the formation of the thin film transistor 3, the formation of the pixel electrode 9 and the formation of the data line 10 are performed by a known method, the description thereof will be omitted.

【0041】すなわち、上記TFTパネルの製造方法
は、基板1上に金属膜からなるゲートライン2を形成し
た後、この基板1上に透明導電膜11aを成膜するとと
もに、この透明導電膜11aの上にネガ型のフォトレジ
スト膜12を形成し、このレジスト膜12を基板1の下
面側から露光処理した後に現像処理して、前記ゲートラ
イン2の上のレジスト膜を除去し、その後前記透明導電
膜11aを、ゲートライン2の側面に被着した部分が全
て除去されるまでエッチングして、前記レジスト膜12
の下に残された透明導電膜11aを容量形成用電極とす
るものである。
That is, in the above-mentioned method for manufacturing a TFT panel, after forming the gate line 2 made of a metal film on the substrate 1, the transparent conductive film 11a is formed on the substrate 1 and the transparent conductive film 11a is formed. A negative photoresist film 12 is formed on the resist film 12, and the resist film 12 is exposed from the lower surface side of the substrate 1 and then developed to remove the resist film on the gate line 2 and then the transparent conductive film. The film 11a is etched until the entire portion of the side surface of the gate line 2 is removed to remove the resist film 12
The transparent conductive film 11a left under is used as a capacitance forming electrode.

【0042】そして、この製造方法は、ゲートライン2
を形成した基板1上に透明導電膜11aを成膜し、この
透明導電膜11aの上にフォトレジスト膜12を形成し
た後の、前記レジスト膜12の露光処理を、基板1の下
面側から、前記ゲートライン2を遮光膜として行なうも
のであるため、前記フォトレジスト膜12を所定パター
ンに露光処理するための露光マスクを用いる必要はな
く、したがって、露光マスクを用いる露光処理のように
高価な高精度露光処理装置を使用する必要もないから、
透明導電膜11aからなる容量形成用電極11を、低コ
ストに形成することができる。
Then, this manufacturing method uses the gate line 2
After the transparent conductive film 11a is formed on the substrate 1 on which the photoresist film 12 is formed, and the photoresist film 12 is formed on the transparent conductive film 11a, the exposure process of the resist film 12 is performed from the lower surface side of the substrate 1. Since the gate line 2 is used as a light-shielding film, it is not necessary to use an exposure mask for exposing the photoresist film 12 to a predetermined pattern. Therefore, it is expensive and expensive like the exposure process using an exposure mask. There is no need to use precision exposure processing equipment,
The capacitance forming electrode 11 made of the transparent conductive film 11a can be formed at low cost.

【0043】[0043]

【発明の効果】本発明のTFTパネルの製造方法は、基
板上に金属膜からなるゲートラインを形成した後、この
基板上に透明導電膜を成膜するとともに、この透明導電
膜の上にネガ型のフォトレジスト膜を形成し、このレジ
スト膜を基板の下面側から前記ゲートラインを遮光膜と
して露光処理した後に現像処理して、前記ゲートライン
の上のレジスト膜を除去し、その後前記透明導電膜を、
ゲートラインの側面に被着した部分が全て除去されるま
でエッチングして、前記レジスト膜の下に残された透明
導電膜を容量形成用電極とするものであるため、前記フ
ォトレジスト膜を所定パターンに露光処理するための露
光マスクを用いる必要はなく、したがって、露光マスク
を用いる露光処理のように高価な高精度露光処理装置を
使用する必要もないから、透明導電膜からなる容量形成
用電極を、低コストに形成することができる。
According to the method of manufacturing a TFT panel of the present invention, after a gate line made of a metal film is formed on a substrate, a transparent conductive film is formed on the substrate and a negative film is formed on the transparent conductive film. Type photoresist film is formed, and the resist film is exposed from the lower surface side of the substrate using the gate line as a light-shielding film and then developed to remove the resist film on the gate line, and then the transparent conductive film is formed. The membrane
Since the transparent conductive film left under the resist film is used as a capacitance-forming electrode by etching until all the parts deposited on the side surfaces of the gate line are removed, the photoresist film is formed into a predetermined pattern. Therefore, it is not necessary to use an exposure mask for performing the exposure process, and therefore it is not necessary to use an expensive high-precision exposure processing apparatus unlike the exposure process using the exposure mask. It can be formed at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による容量形成用電極の形成
工程を示す各工程での断面図。
FIG. 1 is a sectional view of each step showing a step of forming a capacitance forming electrode according to an embodiment of the present invention.

【図2】製造されたTFTパネルの一部分の平面図。FIG. 2 is a plan view of a part of the manufactured TFT panel.

【符号の説明】[Explanation of symbols]

1…基板 2…ゲートライン 3…薄膜トランジスタ 4…ゲート電極 5…ゲート絶縁膜 6…i型半導体膜 7…ソース電極 8…ドレイン電極 9…画素電極 10…データライン 11…容量形成用電極 11a…透明導電膜 12…レジスト膜 DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Gate line 3 ... Thin film transistor 4 ... Gate electrode 5 ... Gate insulating film 6 ... i-type semiconductor film 7 ... Source electrode 8 ... Drain electrode 9 ... Pixel electrode 10 ... Data line 11 ... Capacitance formation electrode 11a ... Transparent Conductive film 12 ... Resist film

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】透明基板上に、ゲートラインと、ゲート電
極が前記ゲートラインに一体に形成された薄膜トランジ
スタと、この薄膜トランジスタのゲート絶縁膜の上に形
成されて前記薄膜トランジスタのソース電極に接続され
た画素電極と、前記薄膜トランジスタのドレイン電極に
つながるデータラインとを設けてなり、かつ前記基板上
に、前記ゲート絶縁膜をはさんで前記画素電極と対向す
る容量形成用電極を設けて、この容量形成用電極と前記
画素電極およびその間の前記ゲート絶縁膜とで付加容量
を構成した薄膜トランジスタパネルの製造方法であっ
て、 前記基板上に金属膜からなるゲートラインを形成した
後、この基板上に透明導電膜を成膜するとともに、この
透明導電膜の上にネガ型のフォトレジスト膜を形成し、
このレジスト膜を前記基板の下面側から前記ゲートライ
ンを遮光膜として露光処理した後に現像処理して、前記
ゲートラインの上のレジスト膜を除去し、その後前記透
明導電膜を、前記ゲートラインの側面に被着した部分が
全て除去されるまでエッチングして、前記レジスト膜の
下に残された透明導電膜を容量形成用電極とすることを
特徴とする薄膜トランジスタパネルの製造方法。
1. A thin film transistor having a gate line and a gate electrode integrally formed on the gate line on a transparent substrate, and a thin film transistor formed on a gate insulating film of the thin film transistor and connected to a source electrode of the thin film transistor. A pixel electrode and a data line connected to the drain electrode of the thin film transistor are provided, and a capacitance forming electrode facing the pixel electrode across the gate insulating film is provided on the substrate to form the capacitance. A method of manufacturing a thin film transistor panel in which an additional capacitance is constituted by a working electrode, the pixel electrode, and the gate insulating film between the electrodes, wherein after forming a gate line made of a metal film on the substrate, a transparent conductive film is formed on the substrate. A film is formed and a negative photoresist film is formed on this transparent conductive film.
The resist film is exposed from the lower surface side of the substrate using the gate line as a light-shielding film and then developed to remove the resist film on the gate line, and then the transparent conductive film is formed on the side surface of the gate line. A method for manufacturing a thin film transistor panel, characterized in that the transparent conductive film left under the resist film is used as a capacitance-forming electrode by etching until all the portions adhered to are removed.
JP18484094A 1994-08-05 1994-08-05 Production of thin film transistor panel Pending JPH0850302A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18484094A JPH0850302A (en) 1994-08-05 1994-08-05 Production of thin film transistor panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18484094A JPH0850302A (en) 1994-08-05 1994-08-05 Production of thin film transistor panel

Publications (1)

Publication Number Publication Date
JPH0850302A true JPH0850302A (en) 1996-02-20

Family

ID=16160238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18484094A Pending JPH0850302A (en) 1994-08-05 1994-08-05 Production of thin film transistor panel

Country Status (1)

Country Link
JP (1) JPH0850302A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057084A (en) * 2001-12-28 2003-07-04 제일모직주식회사 Method For Producing Black Matrix With High Resolution, Minimum Line Width And Improved Process Marginability
KR100603852B1 (en) * 1998-10-28 2006-10-24 엘지.필립스 엘시디 주식회사 Method for manufacturing liquid crystal display device using diffraction exposure technique
JP2011048400A (en) * 2006-04-07 2011-03-10 Au Optronics Corp Method for manufacturing lower substrate of liquid crystal display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603852B1 (en) * 1998-10-28 2006-10-24 엘지.필립스 엘시디 주식회사 Method for manufacturing liquid crystal display device using diffraction exposure technique
KR20030057084A (en) * 2001-12-28 2003-07-04 제일모직주식회사 Method For Producing Black Matrix With High Resolution, Minimum Line Width And Improved Process Marginability
JP2011048400A (en) * 2006-04-07 2011-03-10 Au Optronics Corp Method for manufacturing lower substrate of liquid crystal display

Similar Documents

Publication Publication Date Title
US4958205A (en) Thin film transistor array and method of manufacturing the same
US7022557B2 (en) Thin film transistor array substrate and manufacturing method thereof
US6809785B2 (en) Semipermeable liquid crystal display device and manufacturing method thereof
USRE41632E1 (en) Liquid crystal display device and method of manufacturing the same
KR100904270B1 (en) Thin film transistor array substrate and manufacturing method of the same
US7499118B2 (en) Structure of switching device for liquid crystal display device and fabrication method thereof
KR910009040B1 (en) Method of manufacturing an amphorous-silicon thin film transistor
US7586551B2 (en) Array substrate of liquid crystal display device and manufacturing method thereof
JP2004341550A (en) Liquid crystal display device and method of manufacturing liquid crystal display device
US20060128047A1 (en) Array substrate for liquid crystal display device and manufacturing method thereof
US5814836A (en) Semiconductor device requiring fewer masking steps to manufacture
US8278161B2 (en) Method for fabricating a thin film transistor array substrate with a thinned protective film over a storage capacitor
KR100464204B1 (en) Gray tone mask and manufacturing method for liquid crystal display using it
US6326129B1 (en) Process for manufacturing an active element array substrate
US7563627B2 (en) Method of manufacturing thin film transistor array substrate
US6746887B1 (en) Method of preventing a data pad of an array substrate from overetching
JPS6273669A (en) Manufacture of thin-film transistor device
JPH0850302A (en) Production of thin film transistor panel
KR100508034B1 (en) Photolithographic etching method of thin film and manufacturing method of thin film transistor substrate for liquid crystal display device using same
US7477335B2 (en) Liquid crystal display device and fabrication method thereof
KR20040061195A (en) Liquid Crystal Display Panel and Method of Fabricating the same
KR100232178B1 (en) Manufacturing method of liquid crystal display device
JP3860269B2 (en) Manufacturing method of TFT array substrate
JP2590360B2 (en) Method of manufacturing thin film transistor panel
KR100701662B1 (en) Method for fabricating array substrate of TFT-LCD