KR100268105B1 - Thin-film transistor substrate and manufacturing method thereof - Google Patents

Thin-film transistor substrate and manufacturing method thereof Download PDF

Info

Publication number
KR100268105B1
KR100268105B1 KR1019970004214A KR19970004214A KR100268105B1 KR 100268105 B1 KR100268105 B1 KR 100268105B1 KR 1019970004214 A KR1019970004214 A KR 1019970004214A KR 19970004214 A KR19970004214 A KR 19970004214A KR 100268105 B1 KR100268105 B1 KR 100268105B1
Authority
KR
South Korea
Prior art keywords
substrate
film transistor
black matrix
thin film
electrode
Prior art date
Application number
KR1019970004214A
Other languages
Korean (ko)
Other versions
KR19980067881A (en
Inventor
이정호
남효락
김치우
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970004214A priority Critical patent/KR100268105B1/en
Publication of KR19980067881A publication Critical patent/KR19980067881A/en
Application granted granted Critical
Publication of KR100268105B1 publication Critical patent/KR100268105B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Abstract

PURPOSE: A thin film transistor substrate and a method for manufacturing the same are provided to reduce the step height of a substrate while forming a black matrix on which the thin film transistor is formed. CONSTITUTION: The thin film transistor substrate includes a thin film transistor, a black matrix(90), an organic protection layer, and a pixel electrode(130). The thin film transistor is formed on a dielectric substrate(10) and includes a gate electrode920), a source electrode(70), a drain electrode(80) and a silicon electrode(40). The black matrix includes the first contact ball which exposes the drain electrode and covers at least the thin film transistor. The organic protection layer is formed on the substrate including the black matrix and flattened. The pixel electrode is formed on the organic protection layer and is coupled with the drain electrode. The organic insulator layer includes the second contact ball which exposes the first contact ball and the pixel electrode is coupled with the drain electrode by way of the second contact ball and the first contact ball.

Description

박막 트랜지스터 기판 및 그 제조 방법Thin film transistor substrate and its manufacturing method

본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로서, 더욱 상세히 말하자면, 박막 트랜지스터 액정 표시 장치에 관한 것이다.The present invention relates to a thin film transistor substrate and a method of manufacturing the same, and more particularly, to a thin film transistor liquid crystal display device.

박막 트랜지스터 액정 표시 장치는 박막 트랜지스터 및 화소 전극이 형성되어 있는 하나의 기판과 컬러 필터 및 공통 전극이 형성되어 있는 다른 기판, 그리고 그 사이에 주입되어 있는 액정으로 이루어져 있다. 이러한 액정 표시 장치에서는 화소 전극과 공통 전극 사이에 걸리는 전압의 차에 의해 액정이 비틀림 정도가 결정되고 이에 따라 백라이트에서 발생한 빛의 투과율이 결정된다.The thin film transistor liquid crystal display includes a substrate in which a thin film transistor and a pixel electrode are formed, another substrate in which a color filter and a common electrode are formed, and a liquid crystal injected therebetween. In such a liquid crystal display, the degree of twist of the liquid crystal is determined by the difference in voltage between the pixel electrode and the common electrode, and thus the transmittance of light generated in the backlight is determined.

그런데 이러한 액정 표시 장치의 화소와 화소 사이의 경계 부분에는 화상 정보가 겹치게 되어 화질 불량이 생기는데 이를 방지하기 위해 각각의 컬러 필터 사이에 빛을 막아주는 블랙 매트릭스를 형성하여 준다.However, image information is overlapped at the boundary between the pixel and the pixel of the liquid crystal display, thereby causing a poor image quality. To prevent this, a black matrix is formed between the color filters to prevent light.

그러나 컬러 필터가 형성되어 있는 기판에 블랙 매트릭스를 형성하여 줄 경우에는 조립시 박막 트랜지스터가 형성되어 있는 기판과 정확히 일치되게 조립되지 않아 부정합이 발생하기 쉬울 뿐 아니라, 백라이트로부터 빛이 블랙 매트릭스에 반사되어 화질이 나빠지기 쉽다.However, if a black matrix is formed on a substrate on which a color filter is formed, misalignment is likely to occur because the thin film transistor is not assembled exactly with the substrate on which the thin film transistor is formed, and light is reflected from the backlight to the black matrix. Image quality tends to be bad.

따라서 이러한 점을 개선하기 위해 박막 트랜지스터가 형성되어 있는 기판에 블랙 매트릭스를 형성하여 주는 방법이 제시되었다.Therefore, to improve this point, a method of forming a black matrix on a substrate on which a thin film transistor is formed has been proposed.

이하, 첨부한 도면을 참고로 하여 종래의 박막 트랜지스터 기판을 설명한다.Hereinafter, a conventional thin film transistor substrate will be described with reference to the accompanying drawings.

도1 은 종래의 박막 트랜지스터 기판의 구조를 도시한 단면도이다.1 is a cross-sectional view showing the structure of a conventional thin film transistor substrate.

도1 에서 보는 바와 같이, 종래의 박막 트랜지스터의 기판에서는, 투명한 절연 기판(10) 위에 게이트 전극(20)이 형성되어 있고, 기판(10) 상부에 게이트 전극(20)을 덮는 게이트 절연막(30)이 형성되어 있다. 그리고 게이트 전극(20)에 대응하는 게이트 절연막(30) 상부에 비정질 실리콘으로 이루어진 반도체층(40)이 형성되어 있고, 반도체층(40) 위에는 불순물이 도핑된 비정질 실리콘층(60)이 형성되어 있으며, 그 위에 두 개의 전극(70, 80)이 형성되어 있는데 두 전극(70, 80) 중 하나는 소스 전극(70)이고 다른 하나는 드레인 전극(80)이다. 화소 전극(130)이 드레인 전극(30)과 전기적으로 접속되도록 드레인 전극(80)의 일부분 위에 접촉창을 가지고 있는 유기 블랙 매트릭스(90)가 소스 전극(70) 및 드레인 전극(80) 위에 형성되어 있다.As shown in FIG. 1, in a substrate of a conventional thin film transistor, a gate electrode 20 is formed on a transparent insulating substrate 10 and a gate insulating film 30 covering the gate electrode 20 on the substrate 10. Is formed. A semiconductor layer 40 made of amorphous silicon is formed on the gate insulating layer 30 corresponding to the gate electrode 20. An amorphous silicon layer 60 doped with impurities is formed on the semiconductor layer 40. Two electrodes 70 and 80 are formed thereon, one of the two electrodes 70 and 80 being the source electrode 70 and the other being the drain electrode 80. An organic black matrix 90 having a contact window over a portion of the drain electrode 80 is formed on the source electrode 70 and the drain electrode 80 so that the pixel electrode 130 is electrically connected to the drain electrode 30. have.

여기서, 화소 전극(130)은 유기 블랙 매트릭스(90)의 일부분 위에서부터 소스 전극(70) 및 드레인 전극(80)이 형성되어 있지 않는 기판(10) 위의 게이트 절연막(30) 위에 걸쳐 형성되어 있다. 따라서 유기 블랙 매트릭스(90)의 일부분 위에 형성되어 있는 화소 전극(130)과 게이트 절연막(30) 위에 걸쳐 형성되어 있는 화소 전극(130)과의 단차가 크다.The pixel electrode 130 is formed over a portion of the organic black matrix 90 over the gate insulating film 30 on the substrate 10 on which the source electrode 70 and the drain electrode 80 are not formed. . Therefore, the step difference between the pixel electrode 130 formed over a portion of the organic black matrix 90 and the pixel electrode 130 formed over the gate insulating film 30 is large.

이하, 첨부한 도면을 참고로 하여, 종래의 박막 트랜지스터 기판의 제조 방법을 설명한다.Hereinafter, a manufacturing method of a conventional thin film transistor substrate will be described with reference to the accompanying drawings.

도 2a-2f는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.2A and 2F are cross-sectional views illustrating a method of manufacturing a thin film transistor substrate according to an embodiment of the present invention, in the order of their processes.

도 2a에서 보는 바와 같이, 먼저, 기판(10) 상부에 금속막을 적층한 후 패터닝하여 게이트 전극(20)을 형성한 다음, 기판(10) 위에 게이트 절연막(30)을 적층한다. 다음, 반도체층인 비정질 실리콘 및 n+ 비정질 실리콘을 적층한 후 패터닝하여 비정질 실리콘층(40) 및 n+ 비정질 실리콘층(60)을 형성한다.As shown in FIG. 2A, first, a metal film is stacked on the substrate 10 and then patterned to form a gate electrode 20, and then a gate insulating film 30 is stacked on the substrate 10. Next, the amorphous silicon and n + amorphous silicon, which is a semiconductor layer, are stacked and patterned to form an amorphous silicon layer 40 and an n + amorphous silicon layer 60.

도 2b에서 보는 바와 같이, 금속막을 증착하고 패터닝하여 소스 및 드레인 전극(70, 80)을 형성하고, 소스 및 드레인 전극(70, 80)을 마스크로 하여 비정질 실리콘층(40)이 드러나도록 n+ 비정질 실리콘층(50)을 식각한다.As shown in FIG. 2B, a metal film is deposited and patterned to form source and drain electrodes 70 and 80, and n + amorphous so as to expose the amorphous silicon layer 40 using the source and drain electrodes 70 and 80 as masks. The silicon layer 50 is etched.

도 2c에서 보는 바와 같이, 유기 블랙 매트릭스(90)를 적층한 다음, 드레인 전극(80)의 일부가 드러나도록 유기 블랙 매트릭스(90)를 패터닝한다.As shown in FIG. 2C, the organic black matrix 90 is stacked, and then the organic black matrix 90 is patterned so that a part of the drain electrode 80 is exposed.

도 2d에서 보는 바와 같이, ITO막을 적층하고 드레인 전극(80)과 접속하도록 패터닝하여 화소 전극(130)을 형성한다.As shown in FIG. 2D, the ITO film is stacked and patterned to be connected to the drain electrode 80 to form the pixel electrode 130.

그런데, 블랙 매트릭스를 박막 트랜지스터 기판에 형성하여 주면 조립시 부정합의 발생을 막을 수 있으나, 특히, 유기 블랙 매트릭스는 광학 농도(optical density)를 유지하기 위해서는 1㎛ 이상의 두께가 요구되므로 블랙 매트릭스의 두께만큼 화소 전극의 단차가 발생하여 배향막 형성 및 러빙 공정시 어려움이 있다.However, if the black matrix is formed on the thin film transistor substrate, misalignment can be prevented during assembly, but in particular, the organic black matrix requires a thickness of 1 μm or more in order to maintain optical density, so that the thickness of the black matrix There is a difficulty in forming the alignment layer and the rubbing process due to the step difference of the pixel electrode.

본 발명은 이러한 문제점을 해결하기 위한 것으로서, 박막 트랜지스터가 형성되어 있는 기판에 블랙 매트릭스를 형성하면서도 단차를 줄일 수 있는 박막 트랜지스터 기판을 제공하기 위한 것이다.The present invention has been made to solve such a problem, and to provide a thin film transistor substrate capable of reducing a step while forming a black matrix on a substrate on which a thin film transistor is formed.

도 1은 종래의 박막 트랜지스터 기판의 구조를 도시한 단면도이고,1 is a cross-sectional view showing the structure of a conventional thin film transistor substrate,

도 2a-2d는 종래의 박막 트랜지스터 기판의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,2A and 2D are cross-sectional views illustrating a conventional method for manufacturing a thin film transistor substrate according to a process sequence thereof.

도 3은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조를 도시한 단면도이고,3 is a cross-sectional view illustrating a structure of a thin film transistor substrate according to an exemplary embodiment of the present invention.

도 4a-4e는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.4A and 4E are cross-sectional views illustrating a method of manufacturing a thin film transistor substrate according to an embodiment of the present invention, in the order of their processes.

본 발명에 따른 박막 트랜지스터 기판은,The thin film transistor substrate according to the present invention,

기판 위에 형성되어 있으며 외부로 노출된 반도체층, 소스 전극 및 드레인 전극을 가지고 있는 박막 트랜지스터,A thin film transistor formed on a substrate and having an externally exposed semiconductor layer, a source electrode and a drain electrode,

상기 드레인 전극의 일부가 드러나도록 상기 박막 트랜지스터 위에 형성되어 있는 유기 블랙 매트릭스막,An organic black matrix film formed on the thin film transistor so that a part of the drain electrode is exposed;

상기 유기 블랙 매트릭스막 위와 상기 드레인 전극이 형성되어 있지 않은 상기 기판 위에 상기 드레인 전극의 일부가 드러나게 형성되어 있으며 평평한 유기 보호막,A flat organic passivation layer formed on the organic black matrix layer and on the substrate on which the drain electrode is not formed, a portion of the drain electrode is exposed and

상기 유기 보호막 위에 드레인 전극과 전기적으로 접속되게 형성되어 있는 화소 전극으로 이루어져 있다.The pixel electrode is formed on the organic protective film so as to be electrically connected to the drain electrode.

이와 같이, 소스 및 드레인 전극이 형성되어 있지 않은 기판 위의 화소 전극 하부에도 유기 절연막이 형성되어 있어, 드레인 전극 위의 화소 전극과 드레인 전극이 형성되어 있지 않은 기판 위의 화소 전극간의 단차를 줄일 수 있다.As such, an organic insulating layer is formed under the pixel electrode on the substrate on which the source and drain electrodes are not formed, thereby reducing the step difference between the pixel electrode on the drain electrode and the pixel electrode on the substrate on which the drain electrode is not formed. have.

본 발명에 따른 박막 트랜지스터 기판의 제조 방법은,Method for manufacturing a thin film transistor substrate according to the present invention,

기판 상부에 게이트 전극을 적층한 후 패터닝하는 단계,Stacking and patterning a gate electrode on the substrate;

상기 기판 위에 게이트 절연막, 비정질 실리콘막 및 n+ 비정질 실리콘막을 차례로 적층하는 단계,Sequentially depositing a gate insulating film, an amorphous silicon film, and an n + amorphous silicon film on the substrate;

상기 비정질 실리콘층을 패터닝하는 단계,Patterning the amorphous silicon layer,

소스 및 드레인 전극을 적층한 후 패터닝하는 단계,Stacking and patterning source and drain electrodes,

유기 블랙 매트릭스를 적층하고 패터닝하는 단계,Stacking and patterning the organic black matrix,

평탄화를 위하여 유기 보호막을 적층하는 단계,Stacking an organic protective film for planarization,

상기 유기 보호막 및 상기 유기 블랙 매트릭스를 차례로 식각하여 상기 드레인 전극의 일부가 드러나도록 패터닝하는 단계,Etching the organic passivation layer and the organic black matrix in order to pattern a portion of the drain electrode to be exposed;

화소 전극을 적층한 후 패터닝하는 단계로 이루어져 있다.The pixel electrode is stacked and patterned.

이와 같은 박막 트랜지스터 기판의 제조 방법은 유기 보호막과 유기 블랙 매트릭스 기판을 연속하여 증착한 후 패터닝하기 때문에 제조 공정을 줄일 수 있으며 수율을 높일 수 있다.In the method of manufacturing the thin film transistor substrate, the organic protective film and the organic black matrix substrate are sequentially deposited and then patterned, thereby reducing the manufacturing process and increasing the yield.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판을 설명한다.Hereinafter, a thin film transistor substrate according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도3 에서 보는 바와 같이, 본 발명의 실시예에 따른 박막 트랜지스터의 기판은 다음과 같은 구조로 되어 있다.As shown in Fig. 3, the substrate of the thin film transistor according to the embodiment of the present invention has the following structure.

도3 에서 보는 바와 같이, 본 실시예의 박막 트랜지스터의 기판에서는, 투명한 절연 기판(10) 위에 게이트 전극(20)이 형성되어 있고, 기판(10) 상부에 게이트 전극(20)을 덮는 게이트 절연막(30)이 형성되어 있다. 그리고 게이트 전극(20)에 대응하는 게이트 절연막(30) 상부에 비정질 실리콘층(40)이 형성되어 있고, 비정질 실리콘층(40) 위에는 n+ 비정질실리콘층(60)이 형성되어 있다. 그 위에 두 개의 전극(70, 80)이 형성되어 있는데 두 전극(70, 80) 중 하나는 소스 전극이고 다른 하나는 드레인 전극이다. 박막 트랜지스터 드레인 전극(80)의 일부가 드러나도록 유기 블랙 매트릭스막(90)이 형성되어 있다. 유기 블랙 매트릭스막(90) 위와 상기 드레인 전극(80)이 형성되어 있지 않은 상기 기판(10) 위에 평평하게 형성되어 있는 유기 보호막(100)이 형성되어 있다. 유기 보호막(100) 위에는 드레인 전극(80)과 전기적으로 접속되게 화소 전극(130)이 형성되어 있다. 화소 전극(130)이 드레인 전극(80)과 접속되는 부분을 제외하면 모두 동일한 높이로 형성되어 있기 때문에 단차가 발생하지 않는다.As shown in FIG. 3, in the substrate of the thin film transistor of the present embodiment, the gate electrode 20 is formed on the transparent insulating substrate 10, and the gate insulating film 30 covering the gate electrode 20 on the substrate 10. ) Is formed. An amorphous silicon layer 40 is formed on the gate insulating layer 30 corresponding to the gate electrode 20, and an n + amorphous silicon layer 60 is formed on the amorphous silicon layer 40. Two electrodes 70 and 80 are formed thereon, one of the two electrodes 70 and 80 being a source electrode and the other being a drain electrode. The organic black matrix film 90 is formed so that a part of the thin film transistor drain electrode 80 is exposed. An organic passivation film 100 is formed on the organic black matrix film 90 and on the substrate 10 on which the drain electrode 80 is not formed. The pixel electrode 130 is formed on the organic passivation layer 100 to be electrically connected to the drain electrode 80. Since the pixel electrodes 130 are all formed at the same height except for the portion where the pixel electrode 130 is connected to the drain electrode 80, no step occurs.

이하, 첨부된 도면을 참고로 하여, 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명한다.Hereinafter, a method of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

도 4a-4e는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.4A and 4E are cross-sectional views illustrating a method of manufacturing a thin film transistor substrate according to an embodiment of the present invention, in the order of their processes.

도 4a에서 보는 바와 같이, 먼저, 기판(100) 상부에 금속막을 적층한 후 패터닝하여 게이트 전극(20)을 형성한다. 다음, 기판(100) 위에 게이트 절연막(30)을 적층한다. 다음, 비정질 실리콘 및 n+ 비정질 실리콘을 적층한 후 패터닝하여 비정질 실리콘층(40) 및 n+ 비정질 실리콘층(60)을 형성한다.As shown in FIG. 4A, first, a metal film is stacked on the substrate 100 and then patterned to form a gate electrode 20. Next, a gate insulating film 30 is laminated on the substrate 100. Next, the amorphous silicon and the n + amorphous silicon are laminated and patterned to form the amorphous silicon layer 40 and the n + amorphous silicon layer 60.

도 4b에서 보는 바와 같이, 금속막을 증착하고 패터닝하여 소스 및 드레인 전극(70, 80)을 형성하고, 소스 및 드레인 전극(70, 80)을 마스크로 하여 비정질 실리콘층(40)이 드러나도록 n+ 비정질 실리콘층(60)을 식각한다.As shown in FIG. 4B, a metal film is deposited and patterned to form source and drain electrodes 70 and 80, and n + amorphous so as to expose the amorphous silicon layer 40 using the source and drain electrodes 70 and 80 as masks. The silicon layer 60 is etched.

도 4c에서 보는 바와 같이, 유기 블랙 매트릭스(90)를 적층하고 식각한다.As shown in FIG. 4C, the organic black matrix 90 is stacked and etched.

도 4d에서 보는 바와 같이, 평탄화를 위하여 유기 보호막(100)을 도포하고 평탄화한 다음, 유기 보호막(100) 및 유기 블랙 매트릭스(90)를 연속하여 식각하여 드레인 전극(80)의 일부가 드러나도록 한다.As shown in FIG. 4D, the organic passivation layer 100 is coated and planarized for planarization, and then the organic passivation layer 100 and the organic black matrix 90 are continuously etched to expose a portion of the drain electrode 80. .

도 4e에서 보는 바와 같이, ITO막을 적층하고 드레인 전극(80)과 접속되도록 식각하여 화소 전극(130)을 형성한다.As shown in FIG. 4E, the ITO film is stacked and etched to be connected to the drain electrode 80 to form the pixel electrode 130.

따라서 박막 트랜지스터가 형성되어 있는 기판의 단차를 줄이면서도 제조 공정수를 줄일 수 있어 비용 절감 및 수율을 높일 수 있는 장점이 있다.Therefore, the number of manufacturing processes can be reduced while reducing the step height of the substrate on which the thin film transistor is formed, thereby reducing the cost and increasing the yield.

Claims (5)

절연 기판 위에 형성되어 있으며 게이트 전극, 소스 전극, 드레인 전극 및 반도체층을 포함하는 박막 트랜지스터, 적어도 상기 박막 트랜지스터를 덮고 있으며 상기 드레인 전극을 노출시키는 제1 접촉구를 가지는 블랙 매트릭스, 상기 블랙 매트릭스를 포함하는 상기 기판 위에 형성되어 있으며 평탄화되어 있는 유기 보호막, 상기 유기 보호막 위에 형성되어 있으며 상기 제1 접촉구를 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 기판.A thin film transistor formed on an insulating substrate and including a gate electrode, a source electrode, a drain electrode and a semiconductor layer, a black matrix having at least the first contact hole covering the thin film transistor and exposing the drain electrode, the black matrix comprising the black matrix; And a pixel electrode formed on the substrate and planarized, and a pixel electrode formed on the organic passivation layer and connected to the drain electrode through the first contact hole. 제1항에서, 상기 유기 절연막은 상기 블랙 매트릭스의 제1 접촉구를 노출시키는 제2 접촉구를 가지며, 상기 화소 전극은 상기 제2 접촉구 및 제1 접촉구를 통하여 상기 드레인 전극과 연결되어 있는 박막 트랜지스터 기판.The organic insulating layer of claim 1, wherein the organic insulating layer has a second contact hole exposing a first contact hole of the black matrix, and the pixel electrode is connected to the drain electrode through the second contact hole and the first contact hole. Thin film transistor substrate. 절연 기판 위에 게이트 배선, 게이트 절연막, 반도체층 및 데이터 배선을 형성하는 단계, 상기 기판 위에 블랙 매트릭스 패턴을 형성하는 단계, 상기 블랙 매트릭스 패턴을 포함하는 상기 기판 위에 유기 보호막을 적층하여 평탄화하는 단계, 상기 유기 보호막과 상기 블랙 매트릭스 패턴을 함께 패터닝하여 상기 드레인 전극의 일부를 노출시키는 접촉구를 형성하는 단계, 상기 유기 보호막 위에 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.Forming a gate wiring, a gate insulating film, a semiconductor layer and a data wiring on an insulating substrate, forming a black matrix pattern on the substrate, stacking and planarizing an organic protective film on the substrate including the black matrix pattern, Patterning the organic passivation layer and the black matrix pattern together to form a contact hole exposing a portion of the drain electrode, and forming a pixel electrode on the organic passivation layer. 제3항에서, 상기 게이트 배선, 게이트 절연막, 반도체층 및 데이터 배선을 형성하는 단계는 상기 기판 위에 게이트 배선을 형성하는 단계, 상기 게이트 배선 위에 게이트 절연막, 비정질 실리콘층, n+ 비정질 실리콘층을 차례로 적층하는 단계, 상기 n+ 비정질 실리콘층과 상기 비정질 실리콘층을 함께 패터닝하는 단계, 상기 n+ 비정질 실리콘층 위에 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계, 노출되어 있는 상기 n+ 비정질 실리콘층을 식각하여 제거하는 단계로 이루어지는 박막 트랜지스터 기판의 제조 방법.The method of claim 3, wherein the forming of the gate wiring, the gate insulating film, the semiconductor layer, and the data wiring comprises forming a gate wiring on the substrate, and sequentially stacking a gate insulating film, an amorphous silicon layer, and an n + amorphous silicon layer on the gate wiring. Patterning the n + amorphous silicon layer and the amorphous silicon layer together, forming a data line including a source electrode and a drain electrode on the n + amorphous silicon layer, and etching the exposed n + amorphous silicon layer. And removing the thin film transistor substrate. 제3항 또는 제4항에서, 상기 블랙 매트릭스는 유기 물질인 박막 트랜지스터 기판의 제조 방법.The method of claim 3, wherein the black matrix is an organic material.
KR1019970004214A 1997-02-13 1997-02-13 Thin-film transistor substrate and manufacturing method thereof KR100268105B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970004214A KR100268105B1 (en) 1997-02-13 1997-02-13 Thin-film transistor substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004214A KR100268105B1 (en) 1997-02-13 1997-02-13 Thin-film transistor substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR19980067881A KR19980067881A (en) 1998-10-15
KR100268105B1 true KR100268105B1 (en) 2000-10-16

Family

ID=19496899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004214A KR100268105B1 (en) 1997-02-13 1997-02-13 Thin-film transistor substrate and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100268105B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9664966B2 (en) 2014-08-12 2017-05-30 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623976B1 (en) * 1999-06-17 2006-09-13 삼성전자주식회사 thin film transistor substrate used in reflection type liquid crystal display and manufacturing method thereof
KR100741136B1 (en) * 2006-08-09 2007-07-19 삼성에스디아이 주식회사 Transparent thin film transistor and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252399A (en) * 1993-02-25 1994-09-09 Sony Corp Thin film semiconductor device for display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252399A (en) * 1993-02-25 1994-09-09 Sony Corp Thin film semiconductor device for display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9664966B2 (en) 2014-08-12 2017-05-30 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR19980067881A (en) 1998-10-15

Similar Documents

Publication Publication Date Title
US7405798B2 (en) Liquid crystal display apparatus and method of forming the same
KR100255592B1 (en) The structure and manufacturing method of lcd
US5966190A (en) Array substrate for displaying device with capacitor lines having particular connections
US6567150B1 (en) Liquid crystal display and method of manufacturing the same
US5731855A (en) Liquid crystal display device having a film for protecting interface between interlayer insulating film and underlying layer and manufacturing method thereof
KR19980077392A (en) Thin film transistor liquid crystal display and manufacturing method thereof
KR20030010023A (en) array panel of liquid crystal display and manufacturing method of the same
KR20020058270A (en) array panel of liquid crystal display and manufacturing method thereof
KR100558714B1 (en) Liquid crystal display and fabricating method thereof
KR20020011573A (en) liquid crystal display and fabricating method of the same
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
JP4090594B2 (en) Reflective liquid crystal display device and manufacturing method thereof
KR100268105B1 (en) Thin-film transistor substrate and manufacturing method thereof
KR100386458B1 (en) array panel of liquid crystal display and manufacturing method thereof
KR100413512B1 (en) an array panel for liquid crystal display and manufacturing method thereof
KR100650400B1 (en) array panel of liquid crystal display device and manufacturing method thereof
KR100646787B1 (en) a manufacturing method of a thin film transistor array panel for a liquid crystal display
KR100603852B1 (en) Method for manufacturing liquid crystal display device using diffraction exposure technique
KR100190035B1 (en) Fabrication method of liquid crystal display device
KR100309213B1 (en) A method for manufacturing an lcd using a diffarctive expos ure
KR100862075B1 (en) liquid crystal display device
KR100483525B1 (en) Manufacturing method of liquid crystal display device using organic insulating film
KR20020028014A (en) Method for fabricating tft-lcd
KR19980077750A (en) Thin Film Transistor Liquid Crystal Display (TFT-LCD) and Manufacturing Method Thereof
KR20070063754A (en) The array substrate for liquid crystal display device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee