JPH07153959A - Thin-film transistor and manufacture thereof - Google Patents

Thin-film transistor and manufacture thereof

Info

Publication number
JPH07153959A
JPH07153959A JP29709693A JP29709693A JPH07153959A JP H07153959 A JPH07153959 A JP H07153959A JP 29709693 A JP29709693 A JP 29709693A JP 29709693 A JP29709693 A JP 29709693A JP H07153959 A JPH07153959 A JP H07153959A
Authority
JP
Japan
Prior art keywords
electrode
gate
transparent
layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29709693A
Other languages
Japanese (ja)
Inventor
Masato Moriwake
政人 守分
Takashi Nishi
孝 西
Toshihiro Namita
俊弘 波多
Makoto Takamura
誠 高村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP29709693A priority Critical patent/JPH07153959A/en
Publication of JPH07153959A publication Critical patent/JPH07153959A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a TFT, in which the dispersions of capacitance CGS between a gate and a source and capacitance CGS between the gate and a drain are minimized with a small area, and manufacture thereof. CONSTITUTION:A gate electrode 2, a gate insulating film 9, a semiconductor layer 3 and a transparent electrode layer 13 are formed successively onto a transparent substrate 1, a photo-resist layer 11 covering the transparent electrode layer 13 is formed, the transparent substrate 1 side is exposed using the gate electrode 2 as a mask, the photo-resist layer 11 in the upper section of the gate electrode 2 is removed through etching, and the transparent electrode layer 13 is patterned. Accordingly, a first source electrode 8a, a first drain electrode 7a and a picture element electrode 6 are shaped, and a second source electrode 8b and a second drain electrode 7b are formed onto the first source electrode 8a and the first drain electrode 7a.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は薄膜トランジスタおよび
その製法に関する。さらに詳しくは、ゲート電極とソー
ス電極およびドレイン電極とが自己整合で形成される薄
膜トランジスタおよびその製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and its manufacturing method. More specifically, the present invention relates to a thin film transistor in which a gate electrode and a source electrode and a drain electrode are formed in a self-aligned manner and a manufacturing method thereof.

【0002】[0002]

【従来の技術】アクティブマトリックス形液晶表示装置
は、画素電極をマトリックス状に配列して画像を表示す
るものであり、一方の透明基板上の各画素電極の近傍に
は画素をスイッチングするための薄膜トランジスタ(以
下、TFTという)が配置されている。
2. Description of the Related Art An active matrix type liquid crystal display device is one in which pixel electrodes are arranged in a matrix to display an image, and a thin film transistor for switching pixels is provided in the vicinity of each pixel electrode on one transparent substrate. (Hereinafter referred to as TFT) is arranged.

【0003】従来の逆スタガー型NSI構造と呼ばれる
TFTは、ガラスなどからなる透明基板1上にゲート電
極および半導体層が設けられ、半導体層の表面側に(上
側)ソース領域およびドレイン領域が設けられ、画素電
極とドレイン領域の両方に接続されるようにドレイン電
極が設けられている。この種の従来のTFTの製造方法
によれば、アルミニウムなどからなるゲート電極、チッ
化ケイ素などからなるゲート絶縁膜、アモルファスシリ
コンなどからなる半導体層、オーミックコンタクトをう
るためのソース領域およびドレイン領域がホトリソグラ
フィ技術により順次積層形成される。ついでITOなど
からなる画素電極を所要の位置に設けたのち、ソース電
極、ドレイン電極をおのおの形成する。
In a conventional TFT called an inverted stagger type NSI structure, a gate electrode and a semiconductor layer are provided on a transparent substrate 1 made of glass or the like, and (upper) source region and drain region are provided on the surface side of the semiconductor layer. , The drain electrode is provided so as to be connected to both the pixel electrode and the drain region. According to this type of conventional TFT manufacturing method, a gate electrode made of aluminum or the like, a gate insulating film made of silicon nitride, a semiconductor layer made of amorphous silicon, a source region and a drain region for obtaining ohmic contact are provided. The layers are sequentially formed by photolithography. Next, a pixel electrode made of ITO or the like is provided at a required position, and then a source electrode and a drain electrode are formed respectively.

【0004】[0004]

【発明が解決しようとする課題】前記のような逆スタガ
ー型NSI構造のTFTはゲート電極とソース電極およ
びドレイン電極が別々のマスクで形成されるため、マス
クのアラインメントずれを考慮して充分に余裕をもった
構造にしなければならず、TFTのサイズが大きくなる
という問題がある。
In the TFT having the inverted stagger type NSI structure as described above, the gate electrode, the source electrode, and the drain electrode are formed by separate masks, so that there is a sufficient margin in consideration of the mask alignment deviation. Therefore, there is a problem that the size of the TFT becomes large.

【0005】また、アラインメントずれにより、ゲート
電極に対するソース電極8とドレイン電極との重なり部
分が異なるため、ゲートとソース間容量CGSとゲート
とドレイン間容量CGDとが異なり、TFTの良好なス
イッチング特性がえられないという問題がある。
Further, due to the misalignment, the overlapping portion of the source electrode 8 and the drain electrode with respect to the gate electrode is different, so that the gate-source capacitance C GS and the gate-drain capacitance C GD are different, which results in good switching of the TFT. There is a problem that the characteristics cannot be obtained.

【0006】そこで、本発明は前述の問題を解消し、マ
スクの枚数を増加させることなく、容量CGSとCGD
のバラツキを最小限に抑えられ、最小のデザインルール
で形成できるTFTおよびその製法を提供することを目
的とする。
Therefore, the present invention solves the above-mentioned problem and allows the capacitances C GS and C GD to be increased without increasing the number of masks.
It is an object of the present invention to provide a TFT that can be formed with a minimum design rule and a manufacturing method thereof, in which the variation of the above can be minimized.

【0007】[0007]

【課題を解決するための手段】本発明のTFTは、透明
基板と、該透明基板上に形成されたゲート電極と、該ゲ
ート電極上に形成された半導体層と、前記半導体層上に
前記ゲート電極に対して対称状に形成された透明電極層
と、前記透明電極層上にそれぞれ形成されたソース電極
およびドレイン電極とからなるものである。
A TFT of the present invention comprises a transparent substrate, a gate electrode formed on the transparent substrate, a semiconductor layer formed on the gate electrode, and the gate formed on the semiconductor layer. The transparent electrode layer is formed symmetrically with respect to the electrodes, and the source electrode and the drain electrode are respectively formed on the transparent electrode layer.

【0008】また、本発明のTFTの製法は、(a)透
明基板上にゲート電極を形成し、(b)前記ゲート電極
を被覆するように絶縁膜を形成し、(c)前記ゲート電
極の上方の前記絶縁膜上に半導体層を積層してパターニ
ングし、(d)前記絶縁膜および半導体層上に透明電極
層を設け、(e)前記ゲート電極をマスクとして、前記
透明電極層をパターニングすることにより、ソース電極
およびドレイン電極の端部を画定することを特徴とする
ものである。
In the method of manufacturing a TFT of the present invention, (a) a gate electrode is formed on a transparent substrate, (b) an insulating film is formed so as to cover the gate electrode, and (c) the gate electrode is formed. A semiconductor layer is laminated and patterned on the insulating film above, (d) a transparent electrode layer is provided on the insulating film and the semiconductor layer, and (e) the transparent electrode layer is patterned using the gate electrode as a mask. Thus, the end portions of the source electrode and the drain electrode are defined.

【0009】さらに、本発明の液晶表示装置は、2枚の
透明基板により液晶層が挾持され、少なくとも一方の透
明基板にマトリックス状に画素用電極が形成され、各画
素ごとにスイッチング素子を有するアクテイブマトリッ
クス形液晶表示装置であって、スイッチング素子に前記
TFTが用いられているものである。
Further, in the liquid crystal display device of the present invention, the liquid crystal layer is held by two transparent substrates, pixel electrodes are formed in a matrix on at least one transparent substrate, and an active element having a switching element for each pixel is provided. A matrix type liquid crystal display device in which the TFT is used as a switching element.

【0010】[0010]

【作用】本発明のTFTはソース電極およびドレイン電
極の少なくともゲート電極側端部を透明電極層で形成し
たのでゲート電極をマスクとして裏面側から露光するこ
とができる。そのため、ホトレジスト層は光の回折現象
により、ゲート絶縁膜およびゲート配線に沿ってその少
し内側まで露光される。すなわち、ドレイン電極と自己
整合でソース電極とドレイン電極のあいだを分離するこ
とができることになり、アライメントマージンを考慮す
る必要がない。そのため、最小のデザインルールでサイ
ズの小さいTFTを形成することができる。
In the TFT of the present invention, since at least the end portions of the source electrode and the drain electrode on the side of the gate electrode are formed of the transparent electrode layer, the back surface side can be exposed by using the gate electrode as a mask. Therefore, the photoresist layer is exposed to a little inside along the gate insulating film and the gate wiring due to the diffraction phenomenon of light. That is, the source electrode and the drain electrode can be separated by self-alignment with the drain electrode, and it is not necessary to consider the alignment margin. Therefore, a TFT having a small size can be formed with the minimum design rule.

【0011】また、ソース電極、ドレイン電極の端部は
自己整合で形成される結果、ゲート電極に対して対称状
に形成され、ゲート電極とソース電極、ドレイン電極の
重なり部分は露光時の光の回折現象により決まる幅とな
り、ほぼ同一の幅となる。したがって、容量CGSとC
GDはゲート電極とソース電極、ドレイン電極の重なり
部分できまり、ほぼ同じ値となる。
Further, as a result of the end portions of the source electrode and the drain electrode being formed by self-alignment, they are formed symmetrically with respect to the gate electrode, and the overlapping portion of the gate electrode and the source electrode / drain electrode is formed by the The width is determined by the diffraction phenomenon, and the widths are almost the same. Therefore, the capacitances C GS and C
GD has almost the same value because it is formed in the overlapping portion of the gate electrode, the source electrode and the drain electrode.

【0012】[0012]

【実施例】つぎに、図面を参照しながら本発明のTFT
の製法の一実施例を説明する。図1は本発明のTFTの
製法の製造工程を説明する断面説明図であり、図2〜3
は本発明のTFTを使用し液晶表示装置を製造する一方
の透明基板の製造工程を説明する平面説明図である。
EXAMPLES Next, the TFT of the present invention will be described with reference to the drawings.
An example of the manufacturing method will be described. FIG. 1 is a cross-sectional explanatory view for explaining the manufacturing process of the manufacturing method of the TFT of the present invention, and FIGS.
FIG. 6A is a plan view for explaining one transparent substrate manufacturing process for manufacturing a liquid crystal display device using the TFT of the present invention.

【0013】本発明のTFTは図1にその断面図を示す
ように、透明基板1上にゲート電極2と、このゲート電
極2を覆うように基板1上に形成されたゲート絶縁膜9
と、ゲート絶縁膜9上のゲート電動部分に形成された半
導体層3と、ゲート電極2に対し所要の位置に形成され
た透明電極層(第1のソース電極8a、第1のドレイン
電極7a、画素電極6)と、該透明電極層上に形成され
た第2のソース電極8bと第2のドレイン電極7bおよ
び保護膜としてのパシベーション膜10から構成されて
いる。この第1のソース電極8aと第2のソース電極8
bによりソース電極8が、第1のドレイン電極7aと第
2のドレイン電極7bとによりドレイン電極7が構成さ
れる。本発明のTFTは後述する製法で説明するように
裏面側から露光することにより第1のソース電極8aお
よび第1のドレイン電極7aがゲート電極2と自己整合
により形成されることに特徴があるため、第1のソース
電極8aと第1のドレイン電極7aとが透明な層で形成
され、ゲート電極に対してほぼ等しい位置に両電極端部
が形成され、対称性になるとともに、ゲート電極が小さ
く半導体層3がゲート電極2より外側に延びて半導体層
3と充分なオーミック接触がえられるような構造になっ
ているものである。
As shown in the sectional view of FIG. 1, the TFT of the present invention has a gate electrode 2 on a transparent substrate 1 and a gate insulating film 9 formed on the substrate 1 so as to cover the gate electrode 2.
And a semiconductor layer 3 formed in the gate-electrically-operated portion on the gate insulating film 9, and a transparent electrode layer (first source electrode 8a, first drain electrode 7a,) formed at a required position with respect to the gate electrode 2. The pixel electrode 6), the second source electrode 8b and the second drain electrode 7b formed on the transparent electrode layer, and the passivation film 10 as a protective film. The first source electrode 8a and the second source electrode 8
The source electrode 8 is composed of b, and the drain electrode 7 is composed of the first drain electrode 7a and the second drain electrode 7b. The TFT of the present invention is characterized in that the first source electrode 8a and the first drain electrode 7a are formed by self-alignment with the gate electrode 2 by exposing from the back surface side as described in the manufacturing method described later. , The first source electrode 8a and the first drain electrode 7a are formed of transparent layers, both electrode end portions are formed at substantially the same position with respect to the gate electrode, and the gate electrode has a small size and is symmetrical. The structure is such that the semiconductor layer 3 extends outside the gate electrode 2 and sufficient ohmic contact with the semiconductor layer 3 is obtained.

【0014】つぎにその製法について説明する。まず、
ガラスなどの透明基板1上にスパッタ法などによりアル
ミニウムなどの導体膜を設けたのち、ホトリソグラフィ
技術によりホトレジスト層11をパターニング形成し、
エッチングにより各画素のTFT形成部分にゲート電極
2および各画素間にゲート電極2と接続されたゲート配
線12を同時に形成する(図2(a)参照)。そのの
ち、プラズマCVD法などによりチッ化ケイ素などから
なるゲート絶縁膜9を全面的に設け、さらにその表面に
アモルファスシリコンからなる半導体層3をCVD法な
どにより堆積後、これをホトリソグラフィ技術により、
ゲート電極2よりはみ出るように形成する(図2(b)
参照)。
Next, the manufacturing method will be described. First,
After forming a conductor film such as aluminum on the transparent substrate 1 such as glass by a sputtering method or the like, a photoresist layer 11 is patterned and formed by a photolithography technique,
The gate electrode 2 and the gate wiring 12 connected to the gate electrode 2 are simultaneously formed between the pixels in the TFT formation portion of each pixel by etching (see FIG. 2A). After that, the gate insulating film 9 made of silicon nitride or the like is entirely provided by the plasma CVD method or the like, and the semiconductor layer 3 made of amorphous silicon is further deposited on the surface by the CVD method or the like.
It is formed so as to protrude from the gate electrode 2 (FIG. 2B).
reference).

【0015】つぎに、不純物がドープされたポリシリコ
ン膜などからなる透明電極層13を成膜し、その上をホ
トレジスト層11で覆った状態で、基板裏面側から、ゲ
ート電極2をマスクとしてホトレジスト層11を露光す
る(図1(a)参照)。これにより、ホトレジスト層1
1は光の回折現象により、ゲート電極2の少し内側まで
露光される。つぎに露光されたホトレジスト層11を現
像し、そののち基板の表面側から反応性イオンエッチン
グ(RIE)法などにより透明電極層13をエッチング
(図1(b)、図2(c)参照)し、第1のソース電極
8aと第1のドレイン電極7aおよび画素電極6の2つ
に分離する(図1(c)、図3(d)参照)。なお透明
電極層13と半導体層3とのオーミックコンタクトはパ
ターニング後の透明電極層13から半導体層3への拡散
により達成される。ゲート電極2に対するソース電極8
とドレイン電極7の各重なり部分の幅WおよびW
露光時の光の回折現象により定まるため、ほとんど同じ
幅となる。そのため、ゲートとソース間容量CGSとゲ
ートとドレイン間容量CGDはほとんど同じである。な
お、画素電極6と第1のドレイン電極7aはともに透明
電極層13から構成されているため連続している。
Next, a transparent electrode layer 13 made of a polysilicon film doped with impurities is formed, and the transparent electrode layer 13 is covered with a photoresist layer 11. Then, from the back side of the substrate, the gate electrode 2 is used as a mask for the photoresist. The layer 11 is exposed (see FIG. 1 (a)). Thereby, the photoresist layer 1
1 is exposed to a little inside the gate electrode 2 due to the diffraction phenomenon of light. Next, the exposed photoresist layer 11 is developed, and then the transparent electrode layer 13 is etched from the surface side of the substrate by a reactive ion etching (RIE) method or the like (see FIGS. 1B and 2C). , The first source electrode 8a, the first drain electrode 7a, and the pixel electrode 6 (see FIGS. 1C and 3D). The ohmic contact between the transparent electrode layer 13 and the semiconductor layer 3 is achieved by diffusion from the transparent electrode layer 13 after patterning to the semiconductor layer 3. Source electrode 8 for gate electrode 2
Since the widths W 1 and W 2 of the overlapping portions of the drain electrode 7 and the drain electrode 7 are determined by the diffraction phenomenon of light during exposure, they have almost the same width. Therefore, the gate-source capacitance C GS and the gate-drain capacitance C GD are almost the same. Since the pixel electrode 6 and the first drain electrode 7a are both made of the transparent electrode layer 13, they are continuous.

【0016】つぎに、クロムまたはアルミニウムなどか
らなる金属膜を成膜し、ホトリソグラフィ技術により第
1のドレイン電極7a、第1のソース電極8aおよびソ
ース配線15上に第2のドレイン電極7b、第2のソー
ス電極8bおよびソース電極8と連続した第2のソース
配線16をパターニングして形成する(図3(e)参
照)。このように多層化することによって各電極および
配線の抵抗を下げることができ、良好な特性のTFTを
うることができる。また、ソース配線15はゲート配線
12との交差部で断続されているが第2のソース配線1
6が積層形成されることにより接続される。ソース配線
15と第2のソース配線16は画素間に形成される。
Next, a metal film made of chromium or aluminum is formed, and the second drain electrode 7b and the second drain electrode 7b are formed on the first drain electrode 7a, the first source electrode 8a and the source wiring 15 by the photolithography technique. The second source electrode 8b and the second source wiring 16 continuous with the source electrode 8 are formed by patterning (see FIG. 3E). With such a multilayer structure, the resistance of each electrode and wiring can be reduced, and a TFT having good characteristics can be obtained. Further, the source wiring 15 is interrupted at the intersection with the gate wiring 12, but the second source wiring 1
6 are stacked and connected. The source wiring 15 and the second source wiring 16 are formed between pixels.

【0017】つぎに、チッ化ケイ素などからなるパシベ
ーション膜を全面に形成後、画素電極部をホトリソグラ
フィ技術により開口する(図3(e)参照)。
Next, after forming a passivation film made of silicon nitride or the like on the entire surface, the pixel electrode portion is opened by the photolithography technique (see FIG. 3E).

【0018】このようにして、液晶表示装置の一方側の
透明基板が形成される。なお、前記実施例では透明電極
層13として不純物をドープしたポリシリコンを使用し
たが、ポリシリコン以外にもITOやSnO2 、In2
3 などを使用することもできる。このばあい半導体層
3の表面の透明電極層13との接触部に不純物をドーピ
ングしてオーミックコンタクトがえられるようにする。
In this way, the transparent substrate on one side of the liquid crystal display device is formed. Although polysilicon doped with impurities is used as the transparent electrode layer 13 in the above-described embodiment, ITO, SnO 2 , In 2 may be used in addition to polysilicon.
O 3 or the like can also be used. In this case, the contact portion of the surface of the semiconductor layer 3 with the transparent electrode layer 13 is doped with impurities so that ohmic contact can be obtained.

【0019】さらに、他の透明基板に画素電極に対応す
る対向電極を形成し、両透明基板をそれぞれ画素電極と
対向電極が対向するように対向させ、一定間隙を保持す
るため内部にスペーサをちりばめて両透明基板の周縁を
シール剤層でシールし、その間隙に液晶材料を封入する
ことにより、液晶表示装置が形成される。
Further, a counter electrode corresponding to the pixel electrode is formed on another transparent substrate, both transparent substrates are made to face each other so that the pixel electrode and the counter electrode face each other, and spacers are interspersed therein to maintain a constant gap. A liquid crystal display device is formed by sealing the peripheral edges of both transparent substrates with a sealant layer and enclosing a liquid crystal material in the gap.

【0020】[0020]

【発明の効果】本発明のTFTの製法によれば、自己整
合でソース電極、ドレイン電極を定めることができるた
め、アライメントマージンを考慮する必要がない。これ
により、最小のデザインルールでサイズの小さいTFT
を形成することができるため、これに応じて画素電極を
大きく形成でき開口率の大きい液晶表示装置などのフラ
ットパネル型表示装置がえられる。
According to the manufacturing method of the TFT of the present invention, the source electrode and the drain electrode can be determined by self-alignment, and it is not necessary to consider the alignment margin. This makes it possible to use small TFTs with the smallest design rules.
Therefore, a pixel electrode can be formed large accordingly, and a flat panel display device such as a liquid crystal display device having a large aperture ratio can be obtained.

【0021】また、本発明のTFTの製法によれば、ゲ
ート−ソース間容量CGSとゲート−ドレイン間容量C
GDとがほぼ同じ値となるため、スイッチング特性が向
上したTFTがえられ、このTFTを使用したフラット
パネル型表示装置の表示特性が向上する。
According to the manufacturing method of the TFT of the present invention, the gate-source capacitance C GS and the gate-drain capacitance C
Since GD has almost the same value, a TFT having improved switching characteristics can be obtained, and the display characteristics of a flat panel type display device using this TFT are improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の液晶表示装置の一方の透明基板の製法
の製造工程を説明する断面説明図である。
FIG. 1 is a cross-sectional explanatory diagram illustrating a manufacturing process of a method for manufacturing one transparent substrate of a liquid crystal display device of the present invention.

【図2】本発明の液晶表示装置の一方の透明基板の製法
の製造工程を説明する平面説明図である。
FIG. 2 is an explanatory plan view for explaining the manufacturing process of the method for manufacturing one transparent substrate of the liquid crystal display device of the present invention.

【図3】本発明の液晶表示装置の一方の透明基板の製法
の製造工程を説明する平面説明図である。
FIG. 3 is an explanatory plan view for explaining the manufacturing process of the method for manufacturing one transparent substrate of the liquid crystal display device of the present invention.

【符号の説明】[Explanation of symbols]

1 透明基板 2 ゲート電極 3 半導体層 6 画素電極 7 ドレイン電極 8 ソース電極 9 ゲート絶縁膜 13 透明電極層 1 transparent substrate 2 gate electrode 3 semiconductor layer 6 pixel electrode 7 drain electrode 8 source electrode 9 gate insulating film 13 transparent electrode layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高村 誠 京都市右京区西院溝崎町21番地 ローム株 式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Makoto Takamura, 21 Mizozaki-cho, Saiin, Ukyo-ku, Kyoto ROHM Co., Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 透明基板と、該透明基板上に形成された
ゲート電極と、該ゲート電極上に形成された半導体層
と、前記半導体層上に前記ゲート電極に対して対称状に
形成された透明電極層と、前記透明電極層上にそれぞれ
形成されたソース電極およびドレイン電極とからなる薄
膜トランジスタ。
1. A transparent substrate, a gate electrode formed on the transparent substrate, a semiconductor layer formed on the gate electrode, and formed on the semiconductor layer symmetrically with respect to the gate electrode. A thin film transistor comprising a transparent electrode layer and a source electrode and a drain electrode respectively formed on the transparent electrode layer.
【請求項2】 (a)透明基板上にゲート電極を形成
し、(b)前記ゲート電極を被覆するように絶縁膜を形
成し、(c)前記ゲート電極の上方の前記絶縁膜上に半
導体層を積層してパターニングし、(d)前記絶縁膜お
よび半導体層上に透明電極層を設け、(e)前記ゲート
電極をマスクとして、前記透明電極層をパターニングす
ることにより、ソース電極およびドレイン電極の端部を
画定することを特徴とする薄膜トランジスタの製法。
2. (a) A gate electrode is formed on a transparent substrate, (b) an insulating film is formed so as to cover the gate electrode, and (c) a semiconductor is formed on the insulating film above the gate electrode. Source and drain electrodes by stacking and patterning layers, (d) providing a transparent electrode layer on the insulating film and the semiconductor layer, and (e) patterning the transparent electrode layer using the gate electrode as a mask. Forming a thin film transistor.
【請求項3】 2枚の透明基板により液晶層が挾持さ
れ、少なくとも一方の透明基板にマトリックス状に画素
用電極が形成され、各画素ごとにスイッチング素子を有
するアクテイブマトリックス形液晶表示装置であって、
前記スイッチング素子が請求項1記載の薄膜トランジス
タである液晶表示装置。
3. An active matrix type liquid crystal display device in which a liquid crystal layer is sandwiched between two transparent substrates, pixel electrodes are formed in a matrix on at least one transparent substrate, and a switching element is provided for each pixel. ,
A liquid crystal display device, wherein the switching element is the thin film transistor according to claim 1.
JP29709693A 1993-11-26 1993-11-26 Thin-film transistor and manufacture thereof Pending JPH07153959A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29709693A JPH07153959A (en) 1993-11-26 1993-11-26 Thin-film transistor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29709693A JPH07153959A (en) 1993-11-26 1993-11-26 Thin-film transistor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH07153959A true JPH07153959A (en) 1995-06-16

Family

ID=17842156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29709693A Pending JPH07153959A (en) 1993-11-26 1993-11-26 Thin-film transistor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH07153959A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368228A (en) * 2001-06-13 2002-12-20 Matsushita Electric Ind Co Ltd Liquid crystal display device and method for driving the same
KR100603852B1 (en) * 1998-10-28 2006-10-24 엘지.필립스 엘시디 주식회사 Method for manufacturing liquid crystal display device using diffraction exposure technique
JP2010251574A (en) * 2009-04-17 2010-11-04 Sony Corp Method of manufacturing thin-film transistor, and thin-film transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603852B1 (en) * 1998-10-28 2006-10-24 엘지.필립스 엘시디 주식회사 Method for manufacturing liquid crystal display device using diffraction exposure technique
JP2002368228A (en) * 2001-06-13 2002-12-20 Matsushita Electric Ind Co Ltd Liquid crystal display device and method for driving the same
JP2010251574A (en) * 2009-04-17 2010-11-04 Sony Corp Method of manufacturing thin-film transistor, and thin-film transistor
TWI470697B (en) * 2009-04-17 2015-01-21 Sony Corp Thin film transistor and method for manufacturing thin film transistor

Similar Documents

Publication Publication Date Title
KR100690517B1 (en) Method for manufacturing liquid crystal display
US5441905A (en) Process of making self-aligned amorphous-silicon thin film transistors
USRE38901E1 (en) Manufacturing methods of liquid crystal displays
JP3941032B2 (en) Thin film transistor liquid crystal display element having vertical thin film transistor
US6927815B2 (en) Thin film transistor liquid crystal display and method for manufacturing the same
US20020079501A1 (en) Active matrix substrate, method of making the substrate, and display device
JPH09292632A (en) Matrix array of active matrix liquid crystal display device and liquid crystal display device as well as their production
JP2001311965A (en) Active matrix substrate and manufacturing method therefor
US6191831B1 (en) LCD having a pair of TFTs in each unit pixel with a common source electrode
US7662660B2 (en) Thin film transistor array substrate and fabrication method thereof
US6309903B2 (en) Method for manufacturing fringe field switching mode liquid crystal display device
US6043000A (en) Method for manufacturing a semiconductor device
KR100890745B1 (en) Method of manufacturing a thin film transistor, and liquid crystal display
JP2735070B2 (en) Active matrix liquid crystal display panel
US20020140877A1 (en) Thin film transistor for liquid crystal display and method of forming the same
US6133968A (en) Liquid crystal display panel
KR100626600B1 (en) array panel for liquid crystal display and fabricating method of the same
US6972219B2 (en) Thin film transistor self-aligned to a light-shield layer
JPH07153959A (en) Thin-film transistor and manufacture thereof
KR100223879B1 (en) Liquid crystal display device and its manufacturing method
KR100218503B1 (en) Liquid crystal display device and its manufacturing method
KR100590754B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display
KR100205868B1 (en) A dual gate thin film transistor and a method of fabricating the same
JP2910656B2 (en) Active matrix liquid crystal display panel and manufacturing method thereof
JP3860269B2 (en) Manufacturing method of TFT array substrate