KR20000021352A - 액정 표시 장치 및 그 제조방법 - Google Patents

액정 표시 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20000021352A
KR20000021352A KR1019980040374A KR19980040374A KR20000021352A KR 20000021352 A KR20000021352 A KR 20000021352A KR 1019980040374 A KR1019980040374 A KR 1019980040374A KR 19980040374 A KR19980040374 A KR 19980040374A KR 20000021352 A KR20000021352 A KR 20000021352A
Authority
KR
South Korea
Prior art keywords
source
drain
region
pixel region
layer
Prior art date
Application number
KR1019980040374A
Other languages
English (en)
Inventor
인태형
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980040374A priority Critical patent/KR20000021352A/ko
Publication of KR20000021352A publication Critical patent/KR20000021352A/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정 표시 장치 및 그 제조방법을 개시한다.
개시된 본 발명의 액정 표시 장치는, 화소 영역과 주변 영역이 한정된 글래스 기판과, 상기 글래스 기판의 주변 영역에 형성되며, 폴리실리콘을 채널로 하는 박막 트랜지스터 및 상기 글래스 기판의 화소 영역에 형성되며, 비정질 실리콘을 채널로 하는 박막 트랜지스터를 포함한다.

Description

액정 표시 장치 및 그 제조방법
본 발명은 액정 표시 장치 및 그 제조방법에 관한 것으로, 보다 구체적으로는, 주변 영역에는 폴리실리콘-박막 트랜지스터(poly-TFT)를 형성하고, 셀 영역에는 비정질실리콘-박막 트랜지스터(a-Si-TFT)를 형성하는 액정 표시 장치 및 그 제조방법에 관한 것이다.
현재에는 글래스 상부에 시스템을 형성하기 위하여, 화소 영역 및 주변 회로 영역의 박막 트랜지스터의 채널을 모두 폴리실리콘으로 형성하는 기술이 제안되었다.
이러한 폴리실리콘을 채널층으로 하는 박막 트랜지스터를 이용하면, 별도의 인쇄회로 기판이 요구되지 않으므로, 소형화가 가능하고, 빠른 구동 능력을 가진다.
또한, 액정 표시 장치에 적용하였을 경우에는, 얇고 작은 모듈을 형성하여, 컴팩트한 디스플레이 장치를 구현할 수 있고, 드라이브 IC와 박막 트랜지스터가 동시에 형성되므로써, 비용도 감축된다.
그러나, 상기와 같은 주변 회로 영역과 화소 전극 영역을 모두 폴리실리콘-박막 트랜지스터로 형성하게 되면, 다음과 같은 문제점이 따른다.
즉, 공지된 바와 같이, 폴리실리콘-박막 트랜지스터를 형성하기 위하여는, 비정질 실리콘 상태로 증착한다음, 레이져 빔을 조사하여 다결정화는 단계가 요구된다. 그러나, 이러한 레이져 결정화시, 패널의 크기가 커짐에 따라, 고르게 비정질 실리콘이 결정화되는 것이 어렵다. 따라서, 박막 트랜지스터의 전기적 특성이 균일하지 못하게 된다. 이로 인하여, 소자의 수율이 떨어지는 문제점이 발생된다.
또한, 폴리실리콘 박막 트랜지스터를 형성하게 되면, 액정 표시 장치의 소형화는 이룩할 수 있지만, 화소 영역에 형성되는 박막 트랜지스터의 누설 전류가 비정질 실리콘보다 증대되는 문제점을 갖는다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 전체적인 박막 트랜지스터의 전기적 특성을 향상시키면서, 화소 영역에서 비정질 실리콘 박막 트랜지스터의 전계 이동도를 향상시킬 수 있는 액정 표시 장치의 제조방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명에 따른 액정 표시 장치의 단면도.
(도면의 주요 부분에 대한 부호의 설명)
1 - 기판 2a - 화소 영역의 게이트 전극
2b,2c - 주변 영역의 소오스, 드레인 전극
3 - 화소 영역의 게이트 절연막 4 - 채널층
4a - 폴리실리콘화된 채널층 5 - 절연막
6a - 주변 영역의 게이트 전극 6b,6c - 화소 영역의 소오스, 드레인 전극
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 화소 영역과 주변 영역이 한정된 글래스 기판과, 상기 글래스 기판의 주변 영역에 형성되며, 폴리실리콘을 채널로 하는 박막 트랜지스터와, 상기 글래스 기판의 화소 영역에 형성되며, 비정질 실리콘을 채널로 하는 박막 트랜지스터를 포함한다.
또한, 본 발명은, 주변 영역 및 화소 영역이 한정된 글래스 기판상에 금속막을 증착하고, 소정 부분 패터닝하여 주변 영역에 소오스, 드레인 전극을 형성하고, 이와동시에 화소 영역에 게이트 전극을 형성하는 단계와, 상기 화소 영역 상부에 게이트 절연막을 형성하는 단계와, 상기 주변 영역의 소오스, 드레인 전극 및 소오스, 드레인 전극 사이의 기판 상부에 비정질 실리콘층으로 된 채널층을 형성하고, 상기 화소 영역의 게이트 절연막 상부의 소정 부분에 비정질 실리콘층으로 된 채널층을 형성하는 단계와, 상기 주변 영역의 소오스, 드레인 전극 상부의 채널층 상부에 소오스, 드레인용 불순물을 주입하면서, 상기 화소 영역의 게이트 전극 양측의 채널층에 소오스 드레인 불순물을 주입하는 단계와, 상기 주변 영역의 비정질 실리콘층으로 된 채널층에 전면으로 레이져빔을 가하여, 폴리실리콘화하면서, 상기 불순물을 확산시켜서 소오스, 드레인 영역을 형성하는 단계와, 상기 결과물 상부에 절연막을 증착하는 단계와, 상기 화소 영역의 불순물이 주입된 채널층 부분이 노출되도록 절연막을 패터닝하는 단계와, 상기 결과물 상부에 카탈리스트층을 증착하는 단계와, 상기 화소 영역의 뒷면에 상기 게이트 전극을 마스크로 하여, 레이져 빔을 조사하여, 상기 채널층에 주입된 불순물을 확산시켜서 소오스, 드레인 영역을 형성하는 단계와, 상기 카탈리스트층을 제거하는 단계, 및 상기 주변 영역의 소오스 드레인 영역 사이의 절연막 상부에 게이트 전극을 형성하면서, 상기 노출된 소오스, 드레인영역과 콘택되도록 소오스, 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 주변 영역에는 스테거형을 갖는 폴리실리콘 박막 트랜지스터를 형성하고, 화소 영역에는 바틈(bottom)형을 갖는 비정질 실리콘 박막 트랜지스터를 형성한다. 이에따라, 액정 표시 장치의 구동 능력을 향상시킬 수 있고, 화소 영역에서는 전계 이동도 특성을 향상시킬 수 있다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 1은 본 발명에 따른 액정 표시 장치를 나타낸 단면도이다.
도 1을 참조하여, 화소 영역과 주변 영역이 한정된 글래스 기판(1) 상에 게이트 전극용 금속막 예를들어, Mo, Al-Nd 화합물, Mo-W 화합물, Al-Si 화합물, Al, Al-Cu 화합물 중 어느 하나의 막을 증착한다음, 소정 부분 패터닝한다. 여기서, 화소 영역에서의 패터닝된 금속막(2a)은 화소 영역에 형성될 박막 트랜지스터의 게이트 전극이 되고, 주변 영역에서의 패터닝된 금속막(2b,2c)은 주변영역에 형성될 박막 트랜지스터의 소오스, 드레인 전극이 된다.
그후, 화소 영역의 게이트 전극(2a) 및 주변 영역의 소오스, 드레인 전극(2b,2c)이 형성된 기판(1) 상부에 실리콘 산화막(SiO2), 실리콘 질화막(SiN) 또는 실리콘 질산화막(SiON) 중 선택되는 막을 증착한다음, 화소 영역에만 남도록 포토리소그라피 공정을 이용하여 패터닝하여, 화소 영역에 형성될 박막 트랜지스터의 게이트 절연막(3)을 형성한다. 그런다음, 글래스 기판(1)의 결과물 표면에 채널용 비정질 실리콘층을 증착하고, 액티브 형태로 패터닝하여 채널층(4)을 형성한다.
그후, 주변 영역에서 P모스 트랜지스터가 형성될 채널층(4)의 소정 부분이 노출되도록 포토 마스크 패턴(도시되지 않음)을 형성하고, 노출된 부분, 바람직하게는, 소오스 드레인 전극 상부에 존재하는 채널층에 P형 불순물을 이온주입한다. 이어서, 상기 포토 마스크 패턴을 제거한다음, 다시 주변 영역 및 화소 영역의 N 모스 트랜지스터가 형성될 채널층의 소정 부분이 노출되도록 포토 마스크(도시되지 않음)를 형성한후, 노출된 부분에 N형 불순물을 이온주입한다.
그리고나서, 주변 영역의 채널층을 폴리화하기 위하여, 주변 영역의 채널층(4) 전면에 레이져로 열처리하여, 결정화시킨다. 이때, 레이져 빔은 주변 영역측에만 선택적으로 인가할 수 있다. 따라서, 주변 영역의 채널층이 폴리실리콘화된다. 이때, 레이져 결정화시, 글래스 기판(1) 전 영역에 걸쳐 형성하지 않고, 주변 영역에 해당하는 부분만을 결정화시키므로써, 비정질 실리콘층을 균일하게 결정화시킬 수 있다. 여기서, 도면 부호 4a는 결정화된 폴리실리콘층이다. 이과정에서, 주변 영역의 채널층(4a)에 도핑된 불순물들이 확산되어, 소오스, 드레인 영역이 형성된다.
그리고나서, 층간 절연막으로서, 결과물 상부에 실리콘 산화막(SiO2), 실리콘 질화막(SiN) 또는 실리콘 질산화막(SiON)과 같은 층간 절연막을 증착한다음, 화소 영역 중 채널층(4)에서 불순물이 도핑된 영역이 노출되도록 층간 절연막(5)을 패터닝한다.
그후에, 층간 절연막(5) 및 노출된 채널층(4) 상부에 카탈리스트층(catalyst, 도시되지 않음)을 증착한다. 이때, 카탈리스트층은 Ni, Pd, Pt, W, Cr, Co, Cu, Al,Sn, P, As, Sb, Ag, ln중 선택되는 하나의 금속막 또는 둘이상의 금속막을 혼합한 막이 이용된다.
그리고 난 다음, 화소 영역의 채널층(4)에 주입된 불순물을 확산시키기 위하여, 기판 뒷면으로부터, 레이져 빔을 조사한다. 그러면, 불순물이 주입된 부분은 확산되어, 소오스, 드레인 영역이 형성되고, 게이트 전극(2a) 상부 즉, 실질적인 채널 역할을 하는 부분은 게이트 전극(2a)에 의하여 빛이 차단되어, 레이져빔이 조사되지 않는다. 따라서, 비정질 상태를 유지하게 되고, 화소 영역에서의 소오스 드레인 영역은 결정화되어, 전기적으로 안정화된다. 그러므로, 화소 영역에서의 박막 트랜지스터의 채널은 비정질 상태로 유지되어, 박막 트랜지스터의 전계 이동도가 향상된다. 이때, 결과물 상부에는 카탈리스트층은 반응을 촉진시키는 막이므로, 상기 폴리실리콘화하기 위한 결정화너지 보다 더 낮은 에너지로, 결정화시킬 수 있다.
그리고나서, 카탈리스트층을 공지의 습식 식각 방식으로 제거한다음, 결과물 상부에 금속막 예를들어, Mo, Al-Nd 화합물, Mo-W 화합물, Al-Si 화합물, Al, Al-Cu 화합물을 증착한다. 이어, 주변 영역의 채널층(4a) 상부에 존재하도록, 패터닝하여, 주변 영역 박막 트랜지스터의 게이트 전극(6a)을 형성하면서, 이와 동시에, 노출된 화소 영역의 소오스 드레인 영역과 콘택되도록 금속막을 패터닝하여, 소오스, 드레인 전극(6b,6c)을 형성한다.
그후, 결과물 상부에 층간 절연막(7)을 형성한다음, 드레인 전극(6c)이 노출되도록 층간 절연막(7)을 식각한다. 그후, 노출된 드레인 전극(6c)과 콘택되도록 화소 전극(8)을 형성한다.
이와같이, 주변 영역에서는 박막 트랜지스터를 게이트 전극이 구조물 상부에 배치되는 스태거형으로 형성하면서, 폴리실리콘으로 채널을 형성하고, 화소 영역에서는 박막 트랜지스터를 게이트 전극이 구조물 저부에 배치되는 바틈(bottom)형으로 형성하면서, 비정질 실리콘 채널을 형성한다. 이에따라, 폴리실리콘 박막 트랜지스터와 비정질 실리콘 박막 트랜지스터의 장점을 모두 취할 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 주변 영역에는 스테거형을 갖는 폴리실리콘 박막 트랜지스터를 형성하고, 화소 영역에는 바틈형을 갖는 비정질 실리콘 박막 트랜지스터를 형성한다. 이에따라, 액정 표시 장치의 구동 능력을 향상시킬 수 있고, 화소 영역에서는 전계 이동도 특성을 향상시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (6)

  1. 화소 영역과 주변 영역이 한정된 글래스 기판;
    상기 글래스 기판의 주변 영역에 형성되며, 폴리실리콘을 채널로 하는 박막 트랜지스터; 및
    상기 글래스 기판의 화소 영역에 형성되며, 비정질 실리콘을 채널로 하는 박막 트랜지스터를 포함하는 액정 표시 장치.
  2. 제 1 항에 있어서, 상기 주변 영역에 형성되는 박막 트랜지스터는, 상기 글래스 기판 상에 일정간격을 두고 이격 배치된 소오스, 드레인 전극, 상기 소오스, 드레인 전극 및 글래스 기판상에 형성되는 폴리실리콘으로 된 채널층과, 상기 소오스, 드레인 전극 상부에 존재하는 채널층 부분에 형성되는 소오스, 드레인 영역, 상기 채널층 상부에 형성되는 게이트 절연막과, 상기 소오스, 드레인 영역 사이의 채널층상의 게이트 절연막 상부에 형성되는 게이트 전극을 포함하는 것을 특징으로 하는 액정 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 화소 영역에 형성되는 박막 트랜지스터는, 글래스 기판 상에 형성되는 게이트 전극과, 상기 게이트 전극 상부에 형성되는 게이트 절연막과, 상기 게이트 절연막 상부에 게이트 전극을 포함하도록 형성되는 채널층과, 상기 게이트 전극 양측에 해당하는 채널층에 형성되는 소오스 드레인 영역; 상기 소오스 영역과 콘택되는 소오스 전극; 상기 드레인 영역과 콘택되는 드레인 전극을 포함하는 것을 특징으로 하는 액정 표시 장치.
  4. 주변 영역 및 화소 영역이 한정된 글래스 기판상에 금속막을 증착하고, 소정 부분 패터닝하여 주변 영역에 소오스, 드레인 전극을 형성하고, 이와동시에 화소 영역에 게이트 전극을 형성하는 단계;
    상기 화소 영역 상부에 게이트 절연막을 형성하는 단계;
    상기 주변 영역의 소오스, 드레인 전극 및 소오스, 드레인 전극 사이의 기판 상부에 비정질 실리콘층으로 된 채널층을 형성하고, 상기 화소 영역의 게이트 절연막 상부의 소정 부분에 비정질 실리콘층으로 된 채널층을 형성하는 단계;
    상기 주변 영역의 소오스, 드레인 전극 상부의 채널층 상부에 소오스, 드레인용 불순물을 주입하면서, 상기 화소 영역의 게이트 전극 양측의 채널층에 소오스 드레인 불순물을 주입하는 단계;
    상기 주변 영역의 비정질 실리콘층으로 된 채널층에 전면으로 레이져빔을 가하여, 폴리실리콘화하면서, 상기 불순물을 확산시켜서 소오스, 드레인 영역을 형성하는 단계;
    상기 결과물 상부에 절연막을 증착하는 단계;
    상기 화소 영역의 불순물이 주입된 채널층 부분이 노출되도록 절연막을 패터닝하는 단계;
    상기 결과물 상부에 카탈리스트층을 증착하는 단계;
    상기 화소 영역의 뒷면에 상기 게이트 전극을 마스크로 하여, 레이져 빔을 조사하여, 상기 채널층에 주입된 불순물을 확산시켜서 소오스, 드레인 영역을 형성하는 단계;
    상기 카탈리스트층을 제거하는 단계; 및
    상기 주변 영역의 소오스 드레인 영역 사이의 절연막 상부에 게이트 전극을 형성하면서, 상기 노출된 소오스, 드레인영역과 콘택되도록 소오스, 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
  5. 제 4 항에 있어서, 상기 게이트 전극 및 소오스, 드레인 전극은 Mo, Al-Nd 화합물, Mo-W 화합물, Al-Si 화합물, Al, Al-Cu 화합물중 어느 하나의 막으로 형성되는 것을 특징으로 하는 액정 표시 장치의 제조방법.
  6. 제 4 항에 있어서, 상기 카탈리스트층은 Ni, Pd, Pt, W, Cr, Co, Cu, Al,Sn, P, As, Sb, Ag, ln중 선택되는 하나의 금속막인 것을 특징으로 하는 액정 표시 장치의 제조방법.
KR1019980040374A 1998-09-28 1998-09-28 액정 표시 장치 및 그 제조방법 KR20000021352A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980040374A KR20000021352A (ko) 1998-09-28 1998-09-28 액정 표시 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980040374A KR20000021352A (ko) 1998-09-28 1998-09-28 액정 표시 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20000021352A true KR20000021352A (ko) 2000-04-25

Family

ID=19552266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980040374A KR20000021352A (ko) 1998-09-28 1998-09-28 액정 표시 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20000021352A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683142B1 (ko) * 2000-11-20 2007-02-15 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터-액정표시장치의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0659278A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd 液晶表示装置及びその製造方法
JPH06208133A (ja) * 1992-11-16 1994-07-26 Tokyo Electron Ltd 液晶ディスプレイ基板の製造方法
JPH07181512A (ja) * 1993-12-24 1995-07-21 Toshiba Corp 液晶表示装置
KR19980016032U (ko) * 1996-09-13 1998-06-25 김영귀 프라스틱 인테이크 매니폴드와 배기가스 재순환 파이프의 연결장치
JPH10197897A (ja) * 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd アクティブマトリクスディスプレイ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0659278A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd 液晶表示装置及びその製造方法
JPH06208133A (ja) * 1992-11-16 1994-07-26 Tokyo Electron Ltd 液晶ディスプレイ基板の製造方法
JPH07181512A (ja) * 1993-12-24 1995-07-21 Toshiba Corp 液晶表示装置
KR19980016032U (ko) * 1996-09-13 1998-06-25 김영귀 프라스틱 인테이크 매니폴드와 배기가스 재순환 파이프의 연결장치
JPH10197897A (ja) * 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd アクティブマトリクスディスプレイ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683142B1 (ko) * 2000-11-20 2007-02-15 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터-액정표시장치의 제조방법

Similar Documents

Publication Publication Date Title
US5712495A (en) Semiconductor device including active matrix circuit
KR100451381B1 (ko) 박막트랜지스터및그제조방법
JPH0846201A (ja) 半導体素子及びその製造方法
US6300659B1 (en) Thin-film transistor and fabrication method for same
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
KR100330165B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
US7098971B2 (en) Polycrystalline liquid crystal display device and method of fabricating the same having simultaneously formed gate, source and drain electrodes
KR100585873B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
KR0175408B1 (ko) 액정표시장치용 박막 트랜지스터 기판의 제조방법
KR100703467B1 (ko) 박막트랜지스터
KR19990055456A (ko) 박막트랜지스터 및 이의 제조방법
US6921685B2 (en) Method of fabricating thin film transistor
KR100552296B1 (ko) 다결정규소박막트랜지스터기판의제조방법
KR20060098255A (ko) 액정표시소자 및 그 제조방법
KR20000021352A (ko) 액정 표시 장치 및 그 제조방법
KR100482462B1 (ko) 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법
KR100188090B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법
JP3645100B2 (ja) 相補型回路、周辺回路、アクティブマトリックス基板及び電子機器
KR100308852B1 (ko) 액정표시장치의트랜지스터제조방법
KR100441436B1 (ko) 투과율이 향상된 평판표시장치 및 그의 제조방법
KR100498629B1 (ko) 액정표시장치의제조방법
KR100758156B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판
KR100404510B1 (ko) 박막트랜지스터및그제조방법
KR100332565B1 (ko) 액정표시장치제조방법
KR970003742B1 (ko) 자기정열구조의 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application