KR20000020777A - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR20000020777A
KR20000020777A KR1019980039525A KR19980039525A KR20000020777A KR 20000020777 A KR20000020777 A KR 20000020777A KR 1019980039525 A KR1019980039525 A KR 1019980039525A KR 19980039525 A KR19980039525 A KR 19980039525A KR 20000020777 A KR20000020777 A KR 20000020777A
Authority
KR
South Korea
Prior art keywords
resist pattern
semiconductor device
pattern
surface tension
low surface
Prior art date
Application number
KR1019980039525A
Other languages
English (en)
Other versions
KR100546190B1 (ko
Inventor
고차원
김명수
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980039525A priority Critical patent/KR100546190B1/ko
Publication of KR20000020777A publication Critical patent/KR20000020777A/ko
Application granted granted Critical
Publication of KR100546190B1 publication Critical patent/KR100546190B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 웨이퍼상에 레지스트 패턴(Resist Pattern)을 형성하는 리소그라피(Lithography) 공정에서 레지스트 패턴의 에스펙트 비(aspect ratio)가 커지면서 패턴이 붕괴되는 현상을 해소하기 위한 것으로, 레지스트 패턴을 드라이 하는 과정에서 표면장력이 낮은 린스 용액을 사용하여 세척하는 것이다.

Description

반도체 소자 제조방법
본 발명은 반도체 제조방법에 관한 것으로, 특히 웨이퍼상에 레지스트 패턴(Resist Pattern)을 형성하는 리소그라피(Lithography) 공정에서 레지스트 패턴의 에스펙트 비(aspect ratio)가 커지면서 패턴이 붕괴되는 현상을 해소하기 위한 반도체 소자 제조방법에 관한것이다.
고집적 반도체소자에서 이용되는 레지스트 패턴 붕괴(Resist patten collapse) 현상은 크게 2가지로 나타난다.
첫 번째는 래지스트 패턴과 웨이퍼 기판과의 접착력(adheson)이 약하여 레지스트 패턴이 웨이퍼 기판으로부터 탈리(peeling)되는 것이고, 두 번째는 레지스트 패턴 자체가 물리적으로 단단하지 못하여 패턴이 휘어지거나 부러지는 것이다.
이러한 레지스트 패턴 붕괴 현상은 반도체 소자의 집적도가 높아질수록 더욱 문제점으로 대두되는데, 왜냐하면 레지스트 패턴의 에스펙트 비가 커질수록 패턴과 패턴의 간격이 좁아질수록 패턴 붕괴 현상은 더욱 심해지기 때문이다. 레지스트 패턴 붕괴 현상은 현상(development)공정 중에 발생한다. 현상공정은 먼저 현상액으로 처리하고, 초순수(deionized water)로 세척한 다음, 웨이퍼를 고속으로 회전하여 건조시키는 단계로 진행되는데, 초순수 세척이 끝나고 스핀 드라인(spin dry) 공정이 시작되는 순간에 레지스트 패턴이 쓰러진다. 레지스트 패턴이 쓰러지는 원인은 패턴간에 채워져 있던 초순수가 스핀 드라인 공정이 시작되면서 갑자기 증발하는 순간에 패턴과 패턴사이의 간격의 중앙쪽으로 인력이 작용하기 때문이며, 그 결과 레지스트 패턴은 인력을 견디지 못할 경우에 쓰러지게 된다. 패턴과 패턴사이의 간격의 중앙쪽으로 거리는 압력의 크기는 초순수 용액의 표면장력과 패턴의 에스펙트 비에 비례하고, 패턴 사이에서 초순수의 표면에서 형성되는 곡면의 반지름에 반비례한다.
이를 식으로 나타내면 다음과 같다.
붕괴 력(collapse force)=(표면 장력/곡면 반지름)×(패턴 높이/패턴 넓이)
=ρ[dyn/cm]/R[cm] × H[㎛]/W[㎛]
=ρ(H/RW)[dyn/cm2]
상기식에서 곡면 반지름(R)이 작다는 것은 패턴간 간격이 좁다는 것이며, 패턴 넓이가 작다는 것은 반도체 소자의 최소 선폭이 작음을 뜻한다. 에스펙트 비는 패턴높이(H)/패턴선폭(W)로 정의된다. (도3 참조)
여기서, 11은 기판, 12a은 레지스트 패턴, 15는 초순수 용액, 16은 붕괴력이 작용하는 방향을 도시한다.
반도체 소자 중에서도 특히 DRAM(Dynamic Random Access Memory)소자의 캐패시터(capacitor)를 제조하기 위한 마스크(MASK)공정에서 레지스트 패턴의 붕괴현상은 큰 문제이다. 왜냐하면, 캐패시터를 제조하기 위한 마스크상의 패턴모양이 섬(island)처럼 되어있고 그 패턴의 크기도 가장 작아서 웨이퍼기판과의 접촉 면적이 작기 때문이다.
도1a 내지 1c는 종래 기술에 의해 레지스트 패턴을 형성하는 단계를 도시한 단면도이다.
도1a는 웨이퍼 기판(1)위에 포토레지스트(2)를 도포하고 소프트 베이크(Soft Bake)를 실시한 다음에 마스크(3)를 씌워 광(4)으로 조사하는 것이다.
도1b는 상기 광이 조사된 포토레지스트(2)를 상온의 현상액에서 처리하여 레지스트 패턴(2a)을 형성한 것이다.
도1c는 표면장력이 낮은 린스(Rinse)용액을 사용하여 웨이퍼 기판(1)을 세척하고 스핀 드라이방식으로 웨이퍼를 건조시켜 현상공정을 완료한 것으로, 레지스트 패턴(2a)과 레지스트 패턴(2a) 사이에 채워져 있던 린스용액이 완전히 증발되는 순간에 레지스트 패턴(2a)이 물리적으로 단단치 못하면 도1c와 레지스트 패턴(2a)이 휘거나 잘라지는 문제가 발생됨을 도시한다.
본 발명은 리소그라피 공정에서 레지스트 패턴이 쓰러지는 것을 방지하는 반도체 제조방법을 제공하는데 그 목적이 있다.
도1a 내지 1c는 종래 기술에 의해 레지스트 패턴을 형성하는 단계를 도시한 단면도이다.
도2a 내지 2c는 본 발명에 의해 레지스트 패턴을 형성하는 단계를 도시한 단면도이다.
도3은 레지스트 패턴의 붕괴력을 설명하기 위해 레지스트 패턴 사이에 채워진 초순수 용액의 곡률 반경등을 도시한 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
1, 11 : 웨이퍼 기판 2, 12 : 포토레지스트
2, 12a : 레지스트 패턴 3, 13 : 마스크
상기 목적을 달성하기 위한 본 발명은 웨이퍼 기판 상부에 포토레지스트 패턴을 형성하는 반도체 소자 제조방법에 있어서,
기판 상부에 포토레지스트를 도포하고, 노광 공정을 진행하는 단계와,
상온의 초순수 용액으로 세척하는 단계와,
표면장력이 낮은 린스 용액으로 세척해주고, 스핀 드라이 공정으로 상기 초순수를 증발시켜 레지스트 패턴을 형성하는 단계를 포함한다.
상기 표면장력이 낮은 린스 용액은 이소프로필 알콜 (Isopropyl Alcohel) +DIW(초순수) 또는 t- 부틸 알콜(Butyl Alcohel) +DIW(초순수)의 혼합한 용액을 사용한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 레지스트 패턴 제조공정을 상세히 설명하기로 한다.
도2a 내지 도2D는 본 발명에 의해 레지스트 패턴을 형성하는 공정을 도시한 단면도이다.
도2a는 웨이퍼 기판(11)위에 포토레지스트(12)를 0.8㎛ 두께로 도포하고 소프트 베이크를 핫 플레이트(hot plate)에서 90℃의 온도로 90초간 실시한 다음에 마스크(13)를 씌우고 노광장비를 사용하여 광(14)을 조사하는 것이다.
도2b는 상기 광이 조사된 포토레지스트(12)를 포스트 노광 베이크(Post -Exposure Bake)를 핫 플레이트상에서 110℃/90초 조건에서 실시한 다음 , TMAH(Tetra Methyl Ammonium Hydroxide)로 60초간 처리하여 레지스트 패턴(12a)을 형성한 다음, 상온의 초순수 용액으로 세척하는 것이다.
도2c는 상온의 초순수 용액에 의한 세척을 끝낸다음, 표면장력이 낮은 린스 용액으로 예를들어 이소프로필 알콜 (Isopropyl Alcohel), t- 부틸 알콜(Butyl Alcohol), 글리세롤, 프르나미드(fornamide), 디아이소메탄(diiodomethane), 에틸렌글리콜 또는 아세틸알콜 들중 하나 이상의 용액과 DIW(초순수)의 혼합용액으로 기판을 세척해주고 웨이퍼 기판(11)을 3000∼4000 RPM에서 10∼20초간 회전시켜 초순수를 증발시킴으로써 최종적으로 레지스트 패턴(12a)이 쓰러짐이 없이 형성된 것으로, 이것은 상기 표면 장력이 낮은 린스 용액이 쉽게 증발되기 때문에 붕괴력(Collapse Force)이 작아지게 되어 레지스트 패턴이 그대로 유지되게 된다.
상기한 본 발명에 의하면 상기 레지스트 패턴을 드라이 하는 과정에서 표면장력이 낮은 린스 용액을 사용하여 세척하고 스핀 드라이 공정을 진행한다. 그로인하여 레지스트 패턴의 붕괴 없이 정상적인 공정을 진행할 수가 있으므로 반도체 수율이 향상된다.

Claims (4)

  1. 웨이퍼 기판 상부에 포토레지스트 패턴을 형성하는 반도체 소자 제조방법에 있어서,
    기판 상부에 포토레지스트를 도포하고, 노광 공정을 진행하는 단계와,
    상온의 초순수 용액으로 세척하는 단계와,
    표면장력이 낮은 린스 용액으로 세척해주고, 스핀 드라이 공정으로 상기 초순수를 증발시켜 레지스트 패턴을 형성하는 단계를 포함하는 반도체 소자 제조방법.
  2. 제1항에 있어서,
    상기 표면장력이 낮은 린스 용액은 이소프로필렌 알콜(Isopropyl Alcohel)과 초순수의 혼합용액 또는 t-부틸 알콜과 초순수 혼합용액인 것을 특징으로 하는 반도체 소자 제조방법.
  3. 제1항에 있어서,
    상기 스핀 드라이 공정은 3000∼4000 RPM에서 10∼20초간 회전시키는 것을 특징으로 하는 반도체 소자 제조방법.
  4. 제1항에 있어서,
    상기 노광 공정후에 포스트 노광 베이크 공정을 진행하고, TMAH(Tetra Methyl Ammonium Hydroxide) 처리 공정을 진행하는 단계를 더 포함하는 반도체 소자 제조방법.
KR1019980039525A 1998-09-23 1998-09-23 반도체 소자 제조방법 KR100546190B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980039525A KR100546190B1 (ko) 1998-09-23 1998-09-23 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980039525A KR100546190B1 (ko) 1998-09-23 1998-09-23 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20000020777A true KR20000020777A (ko) 2000-04-15
KR100546190B1 KR100546190B1 (ko) 2006-04-12

Family

ID=19551685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039525A KR100546190B1 (ko) 1998-09-23 1998-09-23 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR100546190B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381342B1 (ko) * 2000-05-18 2003-04-26 한국철도기술연구원 경량전철용 측면상방향형 제3궤조 집전장치
KR100393118B1 (ko) * 2001-02-22 2003-07-31 현만석 반도체 소자의 레지스트 패턴 형성 방법 및 이 방법에서 사용되는 반도체 웨이퍼 세척액
KR100802269B1 (ko) * 2001-12-29 2008-02-11 주식회사 하이닉스반도체 반도체 세정장치 및 이를 이용한 세정방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003586A (ko) * 1995-06-30 1997-01-28 김주용 반도체 웨이퍼 클리닝 방법
KR970052694A (ko) * 1995-12-29 1997-07-29 김주용 웨이퍼 세정방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381342B1 (ko) * 2000-05-18 2003-04-26 한국철도기술연구원 경량전철용 측면상방향형 제3궤조 집전장치
KR100393118B1 (ko) * 2001-02-22 2003-07-31 현만석 반도체 소자의 레지스트 패턴 형성 방법 및 이 방법에서 사용되는 반도체 웨이퍼 세척액
KR100802269B1 (ko) * 2001-12-29 2008-02-11 주식회사 하이닉스반도체 반도체 세정장치 및 이를 이용한 세정방법

Also Published As

Publication number Publication date
KR100546190B1 (ko) 2006-04-12

Similar Documents

Publication Publication Date Title
US8956981B2 (en) Methods of eliminating pattern collapse on photoresist patterns
US6319853B1 (en) Method of manufacturing a semiconductor device using a minute resist pattern, and a semiconductor device manufactured thereby
KR100333035B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
KR100620651B1 (ko) 반도체 소자의 미세패턴 제조방법
CN101393401B (zh) 光刻工艺的显影方法
JPH088163A (ja) パターン形成方法
JP2002134379A (ja) パターン形成方法
KR20020068679A (ko) 반도체 소자의 레지스트 패턴 형성 방법 및 이 방법에서 사용되는 반도체 웨이퍼 세척액
TW201726256A (zh) 顯影裝置以及利用該顯影裝置對晶圓上的光阻進行顯影的方法
US5843627A (en) Method for forming fine patterns of semiconductor device
KR100546190B1 (ko) 반도체 소자 제조방법
JP2006253207A (ja) 塗布膜形成方法，半導体装置の製造方法
US20100247770A1 (en) Method for applying coating liquid, method for forming coated film, method for forming a pattern by using the same, and method for manufacturing semiconductor device
JPH06224116A (ja) レジスト現像方法
JPH07142344A (ja) フォトレジストの現像方法
KR0172549B1 (ko) 반도체소자의 포토레지스트 패턴 형성방법
US5874200A (en) Method for forming a pattern preventing water mark formation
KR100244516B1 (ko) 패턴 형성 방법
KR102209291B1 (ko) Euv 리소그래피 펠리클 박막의 제조 방법 및 장치
JP7391450B2 (ja) フォトレジスト除去方法及びフォトレジスト除去システム
KR19980050143A (ko) 반도체 소자의 미세패턴 형성방법
WO2022205776A1 (zh) 光刻胶去除方法以及光刻胶去除系统
KR100234848B1 (ko) 반도체 소자의 세정 방법
KR100510467B1 (ko) 웨이퍼상에 물반점 형성이 방지되는 커패시터하부전극 형성방법
US6281130B1 (en) Method for developing ultra-thin resist films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee