KR100802269B1 - 반도체 세정장치 및 이를 이용한 세정방법 - Google Patents

반도체 세정장치 및 이를 이용한 세정방법 Download PDF

Info

Publication number
KR100802269B1
KR100802269B1 KR1020010088189A KR20010088189A KR100802269B1 KR 100802269 B1 KR100802269 B1 KR 100802269B1 KR 1020010088189 A KR1020010088189 A KR 1020010088189A KR 20010088189 A KR20010088189 A KR 20010088189A KR 100802269 B1 KR100802269 B1 KR 100802269B1
Authority
KR
South Korea
Prior art keywords
photoresist
cleaning liquid
temperature
photoresist pattern
pattern
Prior art date
Application number
KR1020010088189A
Other languages
English (en)
Other versions
KR20030058037A (ko
Inventor
김진수
이근수
정재창
신기수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010088189A priority Critical patent/KR100802269B1/ko
Publication of KR20030058037A publication Critical patent/KR20030058037A/ko
Application granted granted Critical
Publication of KR100802269B1 publication Critical patent/KR100802269B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 고온 처리된 포토레지스트 세정액을 이용한 패턴 붕괴 방지방법에 관한 것으로, 더욱 상세하게는 포토레지스트 패턴 형성시 반도체 기판을 세정하는데 있어서 고온으로 처리된 포토레지스트 세정액을 이용하는 것을 특징으로 하는 패턴 붕괴 방지방법에 관한 것이다.
이러한 본 발명에서는 물이 고온에서 표면장력이 감소한다는 원리를 이용하여 상온 이상 끓는점 이하의 온도로 고온 처리된 탈이온수, 초순수 또는 선택적으로 계면활성제를 포함하도록 하여 포토레지스트 세정액으로 사용하는 것으로, 포토레지스트 패턴 형성시 세정액이 포토레지스트 패턴 사이에 스며들어가 스핀 드라이될 때에 포토레지스트 패턴을 잡아 당기는 힘인 모세관력을 작게 함으로써 패턴이 무너지는 현상을 개선시킬 수 있다.
또한 피드백 시스템(feedback system)에 의해 작동하여 포토레지스트 세정액의 온도 조절 및 분사를 하는 분사장치를 이용함으로써 포토레지스트 세정액의 온도를 조절하는 것이 용이하다.

Description

반도체 세정장치 및 이를 이용한 세정방법{Cleaning equipment for semiconductor and cleaning method of using the same}
도 1a 및 1b는 포토레지스트 패턴 크기와 아스펙트 비와의 관계도.
도 2a 내지 2d는 포토레지스트 패턴 형성을 위한 노광 및 현상 공정도.
도 3은 포토레지스트 패턴에 작용하는 모세관력을 설명하는 예시도.
도 4는 본 발명에 따른 분사장치의 개략도.
도 5는 실시예에 의한 포토레지스트 패턴 사진.
도 6은 비교예에 의한 포토레지스트 패턴 사진.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 반도체 기판 2 : 포토레지스트 패턴
3 : 마스크 4 : 포토레지스트 막
5 : 노광 영역 6 : 비노광 영역
7 : 현상액 10' : 일반적인 분사장치
10 : 본 발명의 분사장치 11 : 온도감지부
12 : 제어부 13 : 히팅 버퍼 탱크(heating buffer tank)
20 : 세정액
본 발명은 고온 처리된 포토레지스트 세정액을 이용한 패턴 붕괴 방지방법에 관한 것으로, 더욱 상세하게는 포토레지스트 패턴 형성시 반도체 기판을 세정하는데 있어서 고온으로 처리된 포토레지스트 세정액을 이용하는 것을 특징으로 하는 패턴 붕괴 방지방법에 관한 것이다.
근래에 반도체 소자의 고집적화에 따라 패턴 크기의 미세화가 필수적인데, 패턴 크기의 미세화는 아스펙트 비(aspect ratio)의 증가를 수반하고, 또한 아스펙트 비의 증가로 인해 패턴이 무너지는 문제점이 발생하게 된다.
이러한 아스펙트 비는 도 1에서 보이는 바와 같이, 포토레지스트 패턴이 반도체 기판과 접착하고 있는 단면 길이(a 또는 a')에 대한 포토레지스트 패턴의 두께(b 또는 b')비를 말한다.
도 1a 및 1b를 통해 포토레지스트 패턴 크기와 아스펙트 비와의 관계를 보면, 도 1a는 반도체 소자의 고집적도가 낮은 경우이고, 도 1b는 반도체 소자의 고집적도가 높은 경우로서, 도 1a에서 보여지는 포토레지스트 패턴의 아스펙트 비는
Figure 112001035500817-pat00001
이고, 도 1b에서 보여지는 포토레지스트 패턴의 아스펙트 비는
Figure 112001035500817-pat00002
로, 이때 a ≥ a' 이고 b ≒ b' 이기 때문에
Figure 112001035500817-pat00003
≥
Figure 112001035500817-pat00004
임을 알 수 있다.
따라서, 도 1a의 포토레지스트 패턴은 무너짐 정도가 적게 나타나고, 도 1b의 포토레지스트 패턴은 무너짐 정도가 많이 나타난다.
한편, 반도체 기판 상에 포토레지스트 패턴을 형성하는 일반적인 방법을 개략적으로 보면, 도 2a에서 보이는 바와 같이 패턴이 형성된 마스크(3)를 이용하여 반도체 기판(1)에 형성된 포토레지스트 막(4)의 노광 영역(5)을 노광한 후, 도 2b에서와 같이 현상공정을 실시하여 현상액(7)으로 포토레지스트 막(4)의 노광 영역(5)을 용해시켜 제거하여 포토레지스트 패턴(2)을 얻는다. 그런 다음, 반도체 기판(1)을 세정하기 위하여 도 2c에서와 같이 분사장치(10')를 이용하여 세정액(20)을 분사시키고, 도 2d에서와 같이 이를 스핀 드라이(spin dry)하는 과정을 거치는데, 이 과정에서 패턴 무너짐이 발생하는 것이다.
이처럼 패턴이 무너짐이 발생하는 이유는 도 3에서 볼 수 있는 바와 같이, 세정액(20)이 포토레지스트 패턴(2) 사이에 스며들어가 스핀 드라이될 때에 모세관력(capillary force)을 발생시켜 포토레지스트 패턴(2)을 잡아당기기 때문이다. 이는 세정액이 포토레지스트 패턴을 잡아당기는 힘(P)을 모세관력이라고 하였을 때 하기의 식과 같은 함수관계로 표시될 수 있다.
Figure 112001035500817-pat00005
상기 식에서 γ는 세정액의 표면장력(surface tension)을 말하고, θ는 포토레지스트 패턴과 세정액이 접촉되는 컨택 앵글(contact angle)을 말하며, S는 포토레지스트 패턴 사이의 간격을 말한다.
그런데 종래에는 상기 세정액의 주성분으로 25℃ 이하의 낮은 온도의 물을 사용하였기 때문에 상대적으로 표면장력이 높아져 패턴 무너짐을 더욱 유발시키고 있어, 초고집적 반도체 소자 개발을 위한 0.12㎛ 이하 패턴 형성에 문제점이 있었다.
또한 종래의 세정액인 25℃ 이하의 낮은 온도의 물을 분사시키기 위해 사용하는 분사장치(10')의 경우, 다만 분사하는 기능만을 가진 것이었고 온도 조절을 위한 기능은 가지고 있지 않았다.
본 발명의 목적은 상기 종래의 문제점을 해결하고자 물이 고온에서 표면장력이 감소된다는 원리를 이용하여 고온 처리시킨 포토레지스트 세정액을 이용하는 것을 특징으로 하는 포토레지스트 패턴 붕괴 방지방법을 제공하는 것이다.
또한 본 발명의 목적은 상기 방법에 의해 제조되는 반도체 소자를 제공하는 것이다.
본 발명에서는 상기 목적을 달성하기 위하여,
(a) 반도체 기판에 형성된 피식각층 상부에 포토레지스트 조성물을 도포하여 포토레지스트 막을 형성하는 단계;
(b) 상기 포토레지스트 막을 노광원으로 노광하는 단계;
(c) 상기 노광된 포토레지스트 막을 현상액으로 현상하여 포토레지스트 패턴을 얻는 단계; 및
(d) 상기 포토레지스트 패턴을 고온 처리된 포토레지스트 세정액을 이용하여 세정하는 단계를 포함하는 것을 특징으로 하는 포토레지스트 패턴 붕괴 방지방법을 제공한다.
우선, 본 발명의 고온 처리된 포토레지스트 세정액은 주성분으로서 탈이온수 또는 초순수를 사용하고 추가로 계면활성제 등을 첨가할 수 있다.
상기 세정액은 상온 이상 끓는점 이하의 온도로 유지된 상태에서 분사된다.
세정액이 탈이온수 또는 초순수만으로 이루어진 경우 온도는 25℃ 이상 100℃ 미만의 온도로 유지된다.
이러한 본 발명의 고온 처리된 포토레지스트 세정액은 온도가 28∼85℃인 것이 보다 바람직하다.
하기의 표 1은 물의 온도와 표면장력과의 관계를 나타내는 것으로서, 표 1에서 보이는 바와 같이 물의 20℃에서의 표면장력이 7.29 × 10-2 J/㎠ 인 반면, 80℃에서의 표면장력은 6.40 × 10-2 J/㎠으로 감소하여, 결국 모세관력(P)이 약 13% 정도 감소함을 알 수 있다.
[표 1]
물의 온도와 표면장력과의 관계
온도 (℃) 표면장력 (J/㎠)
20 7.29 × 10-2
40 6.99 × 10-2
60 6.70 × 10-2
80 6.40 × 10-2

이러한 본 발명의 포토레지스트 세정액은 현상액을 사용하는 즉, 습식현상 공정을 채택하는 모든 포토레지스트 패턴 형성공정에 사용가능하다.
상기 포토레지스트 세정액을 분사시키기 위한 분사장치(10)는 피드백 시스템(feedback system)에 의해 작동하여 포토레지스트 세정액의 온도 조절 및 분사를 하는 장치로서 그 구성을 보면, 도 4에서 보이는 바와 같이 세정액 분사단에 위치하는 온도 감지부(11), 세정액 공급단에 위치하는 히팅 버퍼 탱크(heating buffer tank)(13) 및 온도 감지부(11)에서 측정된 온도값을 히팅 버퍼 탱크에 피드백 시키는 제어부(12)를 포함한다.
상기 히팅 버퍼 탱크(13)는 세정액 공급단으로부터 공급된 세정액을 세팅(setting) 되어 있는 온도값으로 히팅시키는 역할을 하는 것으로, 온도 감지부(11)에서 측정된 세정액의 온도가 25 내지 99℃를 벗어나는 경우 제어부(12)를 통해 피드백 되면 히팅 버퍼 탱크(13)는 다시 세팅되어 있는 온도값으로 세정액을 히팅시키게 된다.
한편, 상기의 (c) 단계 및 (d) 단계는 동시에 이루어질 수 있다. 즉, 본 발명에 따른 포토레지스트 세정액의 사용방법은 현상액과 동시에 분사하여 사용할 수도 있고, 현상공정 후에 단독으로 분사하여 사용할 수도 있다.
또한 상기의 (c) 단계인 현상공정은 알칼리 현상액을 이용하여 수행될 수 있으며, 이때 알칼리 현상액은 0.01 내지 5 중량%의 테트라메틸암모늄하이드록사이드(TMAH) 수용액인 것이 바람직하다.
본 발명에서는 또한 상기 본 발명의 포토레지스트 조성물을 이용하여 제조된 반도체 소자를 제공한다.
이하 본 발명을 실시예에 의하여 상세히 설명한다. 단 실시예는 발명을 예시하는 것일 뿐 본 발명이 하기 실시예에 의하여 한정되는 것은 아니다.
실시예 : 본 발명의 포토레지스트 세정액에 의한 포토레지스트 패턴 형성
헥사메틸디실라잔(HMDS) 처리된 실리콘 웨이퍼에 피식각층을 형성시키고, 그 상부에 메타크릴레이트 타입의 감광제인 Clariant사의 AX1020P를 3000rpm으로 스핀 코팅하여 포토레지스트 박막을 제조한 다음, 120℃의 오븐에서 90초간 소프트 베이크 하였다. 소프트 베이크 후 ArF 레이저 노광장비로 노광하고, 120℃의 오븐에서 90초간 다시 포스트 베이크 하였다. 베이크 완료후 2.38 중량% 테트라메틸암모늄하이드록사이드 수용액에 30초간 침지하여 현상 후, 도 4의 분사장치를 이용하여 30℃로 온도를 높인 탈이온수 20㎖를 분사시켜 세정한 후, 이를 스핀 드라이시켜 150㎚ L/S 포토레지스트 패턴을 얻었고, 그 결과 패턴의 무너짐이 발생하지 않음을 알 수 있었다(도 5 참조).
비교예 : 종래의 포토레지스트 세정액에 의한 포토레지스트 패턴 형성
탈이온수의 온도를 23℃로 하는 것을 제외하고는 실시예와 동일한 방법으로 150㎚ L/S 포토레지스트 패턴을 얻었으나, 상기 실시예에서 생성된 패턴과 달리 패턴이 붕괴되었다(도 6 참조).
이상에서 살펴본 바와 같이, 본 발명에서는 물이 고온에서 표면장력이 감소한다는 원리를 이용하여 상온 이상 끓는점 이하의 온도로 고온 처리된 탈이온수, 초순수 또는 선택적으로 계면활성제를 포함하도록 하여 포토레지스트 세정액으로 사용하는 것으로, 포토레지스트 패턴 형성시 세정액이 포토레지스트 패턴 사이에 스며들어가 스핀 드라이될 때에 포토레지스트 패턴을 잡아 당기는 힘인 모세관력을 작게 함으로써 패턴이 무너지는 현상을 개선시킬 수 있다.
또한 피드백 시스템(feedback system)에 의해 작동하여 포토레지스트 세정액의 온도 조절 및 분사를 하는 분사장치를 이용함으로써 포토레지스트 세정액의 온도로 조절하는 것이 용이하다.

Claims (9)

  1. (a) 반도체 기판에 형성된 피식각층 상부에 포토레지스트 조성물을 도포하여 포토레지스트 막을 형성하는 단계;
    (b) 상기 포토레지스트 막을 노광원으로 노광하는 단계;
    (c) 상기 노광된 포토레지스트 막을 현상액으로 현상하여 포토레지스트 패턴을 얻는 단계; 및
    (d) 상기 포토레지스트 패턴을 상온 이상 끓는점 이하의, 탈이온수 또는 초순수를 주성분으로 하고, 계면활성제를 포함하는 고온 세정액을 이용하여 세정하는 단계를 포함하는 것을 특징으로 하는 포토레지스트 패턴 붕괴 방지방법.
  2. 제 1 항에 있어서,
    상기 (d) 단계의 세정액은 28 ∼ 85℃ 온도범위인 것을 특징으로 하는 포토레지스트 패턴 붕괴 방지방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 (d) 단계는 (c) 단계의 현상공정과 동시에 수행되는 것을 특징으로 하는 포토레지스트 패턴 붕괴 방지방법.
  5. 제 1 항에 있어서,
    상기 (c) 단계의 현상액은 알칼리 현상액인 것을 특징으로 하는 포토레지스트 패턴 붕괴 방지방법.
  6. 세정액 분사단에 위치하는 온도 감지부, 세정액 공급단에 위치하는 히팅 버퍼 탱크(heating buffer tank) 및 온도 감지부에서 측정된 온도값을 히팅 버퍼 탱크에 피드백(feedback) 시키는 제어부를 포함하는 것을 특징으로 하는 세정액 분사장치.
  7. (a) 포토레지스트 패턴이 형성된 반도체 기판을 준비하는 단계; 및
    (b) 제 6 항 기재의 세정액 분사장치를 이용하여 반도체 기판을 세정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  8. 제 7 항에 있어서,
    상기 세정액은 상온 이상 끓는점 이하의 온도로 분사되는 것을 특징으로 하는 반도체 소자 제조방법.
  9. 제 7 항 기재의 방법에 의해 제조된 반도체 소자.
KR1020010088189A 2001-12-29 2001-12-29 반도체 세정장치 및 이를 이용한 세정방법 KR100802269B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088189A KR100802269B1 (ko) 2001-12-29 2001-12-29 반도체 세정장치 및 이를 이용한 세정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088189A KR100802269B1 (ko) 2001-12-29 2001-12-29 반도체 세정장치 및 이를 이용한 세정방법

Publications (2)

Publication Number Publication Date
KR20030058037A KR20030058037A (ko) 2003-07-07
KR100802269B1 true KR100802269B1 (ko) 2008-02-11

Family

ID=32215794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088189A KR100802269B1 (ko) 2001-12-29 2001-12-29 반도체 세정장치 및 이를 이용한 세정방법

Country Status (1)

Country Link
KR (1) KR100802269B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521405B2 (en) * 2002-08-12 2009-04-21 Air Products And Chemicals, Inc. Process solutions containing surfactants
KR100668235B1 (ko) * 2006-05-08 2007-01-12 주식회사 무지개오에이 칸막이용 배선덮개 조립체

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142349A (ja) * 1993-11-16 1995-06-02 Mitsubishi Electric Corp 現像工程におけるフォトレジストパターンの倒れを防止する方法
KR20000003658A (ko) * 1998-06-29 2000-01-25 윤종용 초순수 온도 제어 장치
KR20000020777A (ko) * 1998-09-23 2000-04-15 김영환 반도체 소자 제조방법
KR20010070467A (ko) * 2000-01-11 2001-07-25 포만 제프리 엘 포토레지스트 마스크내의 현상관련 결함을 제거하는 방법및 이에 이용되는 청정 트랙 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142349A (ja) * 1993-11-16 1995-06-02 Mitsubishi Electric Corp 現像工程におけるフォトレジストパターンの倒れを防止する方法
KR20000003658A (ko) * 1998-06-29 2000-01-25 윤종용 초순수 온도 제어 장치
KR20000020777A (ko) * 1998-09-23 2000-04-15 김영환 반도체 소자 제조방법
KR20010070467A (ko) * 2000-01-11 2001-07-25 포만 제프리 엘 포토레지스트 마스크내의 현상관련 결함을 제거하는 방법및 이에 이용되는 청정 트랙 시스템

Also Published As

Publication number Publication date
KR20030058037A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
US20140038425A1 (en) Methods of eliminating pattern collapse on photoresist patterns
US7846623B2 (en) Resist pattern and reflow technology
KR100569536B1 (ko) Ｒｅｌａｃｓ 물질을 이용하여 패턴 붕괴를 방지하는 방법
US6376157B1 (en) Method of manufacturing a semiconductor device, chemical solution to form fine pattern, and semiconductor device
JP2004527113A (ja) 現像済みフォトレジスト層をすすぐための方法および蒸発性の溶液
US8142980B2 (en) Over-coating agent for forming fine patterns and a method of forming fine patterns using such agent
US7189499B2 (en) Method of forming fine patterns
WO2005103832A1 (ja) レジストパターン形成方法及び複合リンス液
US20050009365A1 (en) Method of forming fine patterns
JP3825294B2 (ja) レジストパターンの微細化方法及びその方法に用いるレジストパターン微細化用被覆形成液
JP2006210825A (ja) パターン形成方法
KR100802269B1 (ko) 반도체 세정장치 및 이를 이용한 세정방법
US7384726B2 (en) Resist collapse prevention using immersed hardening
US7851139B2 (en) Pattern forming method
Marriott High Resolution Positive Resist Developers: A Technique Or Functional Evaluation And Process Optimization
KR100932085B1 (ko) 현상 결함 방지 공정 및 여기에 사용하는 조성물
US7214474B2 (en) Wash composition with polymeric surfactant
KR20060074747A (ko) 감광막 패턴 수축용 조성물
KR100472732B1 (ko) 반도체장치제조방법
KR100537182B1 (ko) 반도체 소자 제조방법
TW201407302A (zh) 基於降低圖案粗糙度及變形之目的之處理程序
KR100598257B1 (ko) 반도체 제조 공정에서의 감광막 현상 방법
JPH05181286A (ja) レジストパタ−ンの形状改善方法
US20080070406A1 (en) Pattern forming method and semiconductor device manufacturing method using the same
KR100640944B1 (ko) 반도체 제조용 포토 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee