KR20000019405A - 반도체 메모리의 번-인 모드 제어회로 - Google Patents

반도체 메모리의 번-인 모드 제어회로 Download PDF

Info

Publication number
KR20000019405A
KR20000019405A KR1019980037490A KR19980037490A KR20000019405A KR 20000019405 A KR20000019405 A KR 20000019405A KR 1019980037490 A KR1019980037490 A KR 1019980037490A KR 19980037490 A KR19980037490 A KR 19980037490A KR 20000019405 A KR20000019405 A KR 20000019405A
Authority
KR
South Korea
Prior art keywords
voltage
burn
cell array
bit line
power supply
Prior art date
Application number
KR1019980037490A
Other languages
English (en)
Other versions
KR100460073B1 (ko
Inventor
진교원
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR10-1998-0037490A priority Critical patent/KR100460073B1/ko
Publication of KR20000019405A publication Critical patent/KR20000019405A/ko
Application granted granted Critical
Publication of KR100460073B1 publication Critical patent/KR100460073B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 별도의 플레이트전압 발생기를 구비하여 번-인 모드에서도 항상 일정한 레벨의 셀 어레이전압과 플레이트전압을 발생시키는 번-인 모드 제어회로를 제공하는데 그 목적이 있다. 이와 같은 목적의 본 발명은 번-인 판정기와 내부전원전압 발생기, 플레이트전압 발생기를 포함하여 이루어진다. 번-인 판정기는 기준전압과 외부전원전압을 입력받아 외부전원전압이 기준전압보다 크면 번-인 판정신호를 발생시킨다. 내부전원전압 발생기는 번-인 판정신호에 의해 활성화되어 비트라인 프리차지전압과 셀 어레이전압을 포함하는 다수개의 내부전원전압을 발생시킨다. 플레이트전압 발생기는 번-인 판정신호와 함께 내부전원전압 발생기로부터 비트라인 프리차지전압과 셀 어레이전압을 입력받아 번-인 판정신호가 활성화되지 않으면 비트라인 프리차지전압을 출력하고, 번-인 판정신호가 활성화되면 셀 어레이전압을 출력한다.

Description

반도체 메모리의 번-인 모드 제어회로
본 발명은 반도체 메모리의 번-인 모드 제어회로에 관한 것으로, 특히 정상 동작모드와 번-인 모드에 따라 서로 다른 레벨의 다수개의 내부전원전압을 발생시키는 번-인 모드 제어회로에 관한 것이다.
반도체 칩은 웨이퍼 공정이 완료된 직후 또는 패키징이 완료된 다음에 제품의 초기불량을 선별하기 위하여 번-인 테스트를 실시한다. 번-인 테스트는 칩에 고온·고압을 가하여 인위적으로 불량을 발생시키기 위한 테스트이다. 제품의 초기불량을 미리 제거하면 그만큼 제품의 불량 발생률을 감소시킬 수 있는 것이다.
도 1a는 종래의 반도체 메모리의 번-인 모드 제어회로를 나타낸 블록도이다.
번-인 판정기(102)에는 외부전원전압(VCC)과 기준전압(Vref)이 입력된다. 기준전압(Vref)은 번-인 모드를 판정하기 위한 것이다. 즉, 외부전원전압(VCC)이 기준전압(Vref) 이상으로 높아지면 번-인 모드로 판정하는 것이다. 번-인 모드로 판정되면 하이레벨의 번-인 판정신호(B/I)를 발생시킨다.
내부전원전압 발생기(104)에는 상술한 기준전압(Vref)과 번-인 판정신호(B/I)가 입력된다. 내부전원전압 발생기(104)는 워드라인전압과 셀 어레이전압, 비트라인 프리차지전압, 플레이트전압과 같은 여러가지 내부전원전압을 발생시킨다. 번-인 모드가 아닌 동안에는(즉, 번-인 판정신호(B/I)가 로우레벨인 동안에는) 일반적인 레벨의 내부전원전압을 발생시키지만, 번-인 모드 동안에는(즉, 번-인 판정신호(B/I)가 하이레벨인 동안에는) 일반적인 레벨보다 높고 또 비례적으로 상승하는 내부전원전압을 발생시킨다.
도 1b는 종래의 반도체 메모리의 번-인 모드 제어회로에서 발생하는 내부전원전압의 변화를 나타낸 그래프이다.
정상동작 모드인 동안에는 워드라인전압과 셀 어레이전압, 비트라인 프리차지전압(=플레이트전압)이 모두 일정한 레벨을 갖는다. 비트라인 프리차지전압과 셀 플레이트전압은 모두 셀 어레이전압의 1/2에 해당하는 전압레벨을 갖는다.
번-인 모드인 동안에는 외부전원전압(VCC)이 상승함에 따라 상술한 각각의 내부전원전압들이 비례적으로 상승한다. 이때에도 비트라인 프리차지전압과 셀 플레이트전압은 셀 어레이전압의 1/2을 유지하면서 상승한다.
즉, 도 1b에서 플레이트전압의 상승률이 셀 어레이전압의 상승률에 의존하는 것을 알 수 있다. 플레이트전압은 메모리의 셀 캐패시터의 기준전압이기 때문에 번-인 모드에서 셀 캐패시터에 충분한 스트레스(전압차에 의한)를 제공하기 위해서는 셀 어레이전압을 상승시키는 수밖에 없다.
반도체 메모리에서 센스앰프는 셀 어레이전압과 동일한 레벨의 전압을 사용한다. 따라서 번-인 모드에서 셀 어레이전압을 매우 높게 상승시켜야 한다면 센스앰프를 설계할 때 번-인 모드의 전압상승을 고려하여 설계해야하기 때문에 그만큼 설계가 어렵고, 고전압을 고려한 레이아웃으로 인하여 칩 사이즈가 증가한다.
본 발명은 별도의 플레이트전압 발생기를 구비하여 번-인 모드에서도 항상 일정한 레벨의 셀 어레이전압과 플레이트전압을 발생시키는 번-인 모드 제어회로를 제공하는데 그 목적이 있다.
이와 같은 목적의 본 발명은 번-인 판정기와 내부전원전압 발생기, 플레이트전압 발생기를 포함하여 이루어진다.
번-인 판정기는 기준전압과 외부전원전압을 입력받아 외부전원전압이 기준전압보다 크면 번-인 판정신호를 발생시킨다.
내부전원전압 발생기는 번-인 판정신호에 의해 활성화되어 비트라인 프리차지전압과 셀 어레이전압을 포함하는 다수개의 내부전원전압을 발생시킨다.
플레이트전압 발생기는 번-인 판정신호와 함께 내부전원전압 발생기로부터 비트라인 프리차지전압과 셀 어레이전압을 입력받아 번-인 판정신호가 활성화되지 않으면 비트라인 프리차지전압을 출력하고, 번-인 판정신호가 활성화되면 셀 어레이전압을 출력한다.
도 1a는 종래의 반도체 메모리의 번-인 모드 제어회로를 나타낸 블록도.
도 1b는 종래의 반도체 메모리의 번-인 모드 제어회로에서 발생하는 내부전원전압의 변화를 나타낸 그래프.
도 2a는 본 발명에 따른 반도체 메모리의 번-인 모드 제어회로를 나타낸 블록도.
도 2b는 본 발명에 따른 플레이트전압 발생기를 나타낸 회로도.
도 3은 본 발명에 따른 반도체 메모리의 번-인 모드 제어회로에서 발생하는 내부전원전압의 변화를 나타낸 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
102, 202 : 번-인 판정기 104, 204 : 내부전원전압 발생기
206 : 플레이트전압 발생기 208, 210 : 엔모스 트랜지스터
212 : 인버터 VCC : 외부전원전압
Vref : 기준전압 B/I : 번-인 판정신호
이와 같이 이루어지는 본 발명의 바람직한 실시예를 도 2와 도 3을 참조하여 설명하면 다음과 같다.
도 2a는 본 발명에 따른 반도체 메모리의 번-인 모드 제어회로를 나타낸 블록도이다.
번-인 판정기(202)에는 외부전원전압(VCC)과 기준전압(Vref)이 입력된다. 기준전압(Vref)은 번-인 모드를 판정하기 위한 것이다. 즉, 외부전원전압(VCC)이 기준전압(Vref) 이상으로 높아지면 번-인 모드로 판정하는 것이다. 번-인 모드로 판정되면 하이레벨의 번-인 판정신호(B/I)를 발생시킨다.
내부전원전압 발생기(204)에는 상술한 기준전압(Vref)과 번-인 판정신호(B/I)가 입력된다. 내부전원전압 발생기(204)는 워드라인전압과 셀 어레이전압, 비트라인 프리차지전압과 같은 여러가지 내부전원전압을 발생시킨다. 번-인 모드가 아닌 동안에는(즉, 번-인 판정신호(B/I)가 로우레벨인 동안에는) 일반적인 레벨의 내부전원전압을 발생시킨다. 번-인 모드 동안에는(즉, 번-인 판정신호(B/I)가 하이레벨인 동안에는) 일반적인 레벨보다 높고 또 비례적으로 상승하는 워드라인전압을 발생시킨다.
본 발명의 내부전원전압 발생기(204)에서 발생하는 내부전원전압 가운데 워드라인전압을 제외한 나머지 셀 어레이전압과 비트라인 프리차지전압은 번-인 모드에서도 항상 일정한 레벨을 유지한다.
플레이트전압 발생기(206)에는 상술한 번-인 판정신호(B/I)와 함께 내부전원전압 발생기(204)로부터 비트라인 프리차지전압과 셀 어레이전압이 입력된다. 플레이트전압 발생기(206)에서는 비트라인 프리차지전압과 셀 어레이전압 가운데 하나를 선택하여 플레이트 전압으로서 출력하는데, 이때 번-인 판정신호(B/I)가 선택신호로서 사용된다. 즉, 번-인 판정신호(B/I)가 활성화되지 않아 로우레벨인 동안에는 비트라인 프리차지전압 레벨을 플레이트전압으로서 출력하고, 반대로 번-인 판정신호(B/I)가 활성화되어 하이레벨인 동안에는 셀 어레이전압 레벨을 플레이트전압으로서 출력한다.
도 2b는 본 발명에 따른 플레이트전압 발생기를 나타낸 회로도이다.
제 1 스위치인 엔모스 트랜지스터(208)의 드레인에는 비트라인 프리차지전압이 입력되고, 게이트는 번-인 판정신호(B/I)의 반전된 신호에 의해 제어된다. 제 2 스위치인 엔모스 트랜지스터(210)의 드레인에는 셀 어레이전압이 입력되고, 게이트는 번-인 판정신호(B/I)에 의해 제어된다. 상술한 두 개의 엔모스 트랜지스터(208)(210)의 각각의 소스는 공통 출력단을 형성하여 플레이트전압을 발생시킨다.
번-인 모드가 아닌 경우에는 번-인 판정신호(B/I)가 로우레벨이어서 엔모스 트랜지스터(208)가 턴 온되어 비트라인 프리차지전압이 플레이트전압으로서 출력된다. 반대로 번-인 모드인 경우에는 번-인 판정신호(B/I)가 하이레벨이어서 엔모스 트랜지스터(210)가 턴 온되어 설 어레이전압이 플레이트전압으로서 출력된다.
도 3은 본 발명에 따른 반도체 메모리의 번-인 모드 제어회로에서 발생하는 내부전원전압의 변화를 나타낸 그래프이다.
정상동작 모드에서는 셀 어레이전압과 비트라인 프리차지전압(=플레이트전압)이 항상 일정한 레벨을 유지하는데, 비트라인 프리차지전압이 셀 어레이전압의 1/2의 전압레벨을 갖는다.
번-인 모드에서는 워드라인전압을 제외한 각 내부전원전압이 일정한 전압레벨을 갖는다. 다만 번-인 모드에서는 플레이트전압이 셀 어레이전압과 동일해지며, 비트라인 프리차지전압은 정상동작 모드에서와 마찬가지로 셀 어레이전압의 1/2의 전압레벨을 갖는다.
본 발명에 따른 번-인 모드 제어회로는 번-인 모드에서도 정상동작 모드에서 사용하는 셀 어레이전압을 그대로 사용하면서도 셀 캐패시터 양단에 인가되는 스트레스(전압차에 의한)를 종래 방식보다 높일 수 있기 때문에 스크린 효과(불량제거 효과)를 높여서 결과적으로 제품의 신뢰도를 향상시킨다.
뿐만 아니라, 번-인 모드와 정상동작 모드에서 동일한 레벨의 셀 어레이전압을 사용하기 때문에 센스앰프의 설계시에 번-인 모드를 고려할 필요가 없다. 따라서 센스앰프 설계시에 디자인 룰(Design Rule)을 작게할수 있으므로 레이아웃이 매우 용이하고, 결과적으로 칩 사이즈가 감소한다.

Claims (5)

  1. 반도체 메모리의 번-인 모드 제어회로에 있어서,
    기준전압과 외부전원전압이 입력되고, 상기 외부전원전압이 상기 기준전압보다 크면 번-인 판정신호를 발생시키는 번-인 판정기와;
    상기 번-인 판정신호에 의해 활성화되어 비트라인 프리차지전압과 셀 어레이전압을 포함하는 다수개의 내부전원전압을 발생시키는 내부전원전압 발생기와;
    상기 번-인 판정신호가 입력되고, 상기 내부전원전압 발생기로부터 상기 비트라인 프리차지전압과 상기 셀 어레이전압이 입력되며, 상기 번-인 판정신호가 활성화되지 않으면 상기 비트라인 프리차지전압을 출력하고, 상기 번-인 판정신호가 활성화되면 상기 셀 어레이전압을 출력하는 플레이트전압 발생기를 포함하는 반도체 메모리의 번-인 모드 제어회로.
  2. 청구항 1에 있어서, 상기 셀 어레이전압과 상기 비트라인 프리차지전압은 번-인 모드 동안에도 항상 일정한 전압레벨을 유지하도록 이루어지는 반도체 메모리의 번-인 모드 제어회로.
  3. 청구항 1에 있어서, 상기 비트라인 프리차지전압은 상기 셀 어레이전압의 1/2인 것이 특징인 반도체 메모리의 번-인 모드 제어회로.
  4. 청구항 1에 있어서, 상기 플레이트전압 발생기는,
    상기 비트라인 프리차지전압이 입력되고, 상기 번-인 판정신호의 반전된 신호에 의해 스위칭되어 상기 비트라인 프리차지전압을 플레이트 전압으로서 출력하는 제 1 스위치와;
    상기 셀 어레이전압이 입력되고, 상기 번-인 판정신호에 의해 스위칭되어 상기 셀 어레이전압을 플레이트전압으로서 출력하는 제 2 스위치를 포함하여 이루어지는 반도체 메모리의 번-인 모드 제어회로.
  5. 청구항 4에 있어서, 상기 제 1 스위치는 상기 번-인 판정신호가 활성화되지 않은 동안에 턴 온되고, 상기 제 2 스위치는 상기 번-인 판정신호가 활성화된 동안에 턴 온되도록 이루어지는 반도체 메모리의 번-인 모드 제어회로.
KR10-1998-0037490A 1998-09-11 1998-09-11 반도체메모리의번-인모드제어회로 KR100460073B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0037490A KR100460073B1 (ko) 1998-09-11 1998-09-11 반도체메모리의번-인모드제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0037490A KR100460073B1 (ko) 1998-09-11 1998-09-11 반도체메모리의번-인모드제어회로

Publications (2)

Publication Number Publication Date
KR20000019405A true KR20000019405A (ko) 2000-04-06
KR100460073B1 KR100460073B1 (ko) 2005-04-06

Family

ID=19550283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0037490A KR100460073B1 (ko) 1998-09-11 1998-09-11 반도체메모리의번-인모드제어회로

Country Status (1)

Country Link
KR (1) KR100460073B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069860A (ko) * 2001-02-28 2002-09-05 (주)실리콘세븐 외부 전원 전압을 이용한 번인 테스트 구동 회로
KR100439101B1 (ko) * 2001-12-24 2004-07-05 주식회사 하이닉스반도체 번인 스트레스 전압 제어 장치
KR100451992B1 (ko) * 2002-07-11 2004-10-08 주식회사 하이닉스반도체 반도체 메모리 소자의 전압 발생 회로
KR100510480B1 (ko) * 1999-02-25 2005-08-26 삼성전자주식회사 번-인 모드 데이터 기입회로

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4332320C1 (de) * 1993-09-23 1995-05-04 Ver Glaswerke Gmbh Verfahren zum Herstellen einer Verbundglasscheibe mit eingelegten Antennendrähten
KR0164802B1 (ko) * 1995-07-14 1999-02-01 김광호 범 인 테스트 모드 구동회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510480B1 (ko) * 1999-02-25 2005-08-26 삼성전자주식회사 번-인 모드 데이터 기입회로
KR20020069860A (ko) * 2001-02-28 2002-09-05 (주)실리콘세븐 외부 전원 전압을 이용한 번인 테스트 구동 회로
KR100439101B1 (ko) * 2001-12-24 2004-07-05 주식회사 하이닉스반도체 번인 스트레스 전압 제어 장치
KR100451992B1 (ko) * 2002-07-11 2004-10-08 주식회사 하이닉스반도체 반도체 메모리 소자의 전압 발생 회로

Also Published As

Publication number Publication date
KR100460073B1 (ko) 2005-04-06

Similar Documents

Publication Publication Date Title
GB2296583A (en) Defective cell repairing
US7843256B2 (en) Internal voltage generator
US5410510A (en) Process of making and a DRAM standby charge pump with oscillator having fuse selectable frequencies
KR940008091A (ko) 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치
KR950015694A (ko) 번-인회로를 가지는 반도체 메모리장치 및 그 번-인방법
US7298157B2 (en) Device for generating internal voltages in burn-in test mode
KR20030088863A (ko) 두개의 내부 전원 기준 전압 발생 회로를 구비한 내부전원 전압 제어 장치
KR100616215B1 (ko) 안티퓨즈를 이용한 리페어 회로
KR100460073B1 (ko) 반도체메모리의번-인모드제어회로
KR100724564B1 (ko) 반도체 메모리 장치
KR20020042186A (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
KR20040067793A (ko) 번인시험시의 소비전력을 저감하는 반도체 기억장치
US7480196B2 (en) Semiconductor device generating a test voltage for a wafer burn-in test and method thereof
US20020021603A1 (en) Apparatus and method for package level burn-in test in semiconductor device
KR100804148B1 (ko) 반도체 소자
KR100311972B1 (ko) 반도체 메모리 장치의 모드신호 발생장치
KR100383882B1 (ko) 주기선택회로 및 이를 이용한 반도체메모리저장장치
KR100192586B1 (ko) 반도체 메모리 장치의 전류 센스앰프
US6657904B2 (en) Semiconductor device
KR100837803B1 (ko) 전압 검출 장치 및 이를 포함하는 내부 전압 발생 장치
KR100480906B1 (ko) 반도체 메모리 소자의 리페어 회로
KR100264727B1 (ko) 반도체 메모리 소자의 내부 전압 발생기
KR100224774B1 (ko) 반도체 메모리 장치의 컬럼 리던던시 회로
KR20000062507A (ko) 반도체메모리테스트회로
KR20000044959A (ko) 캠 셀 센스앰프의 구동 회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee