KR20000016452A - 액티브매트릭스형 액정표시장치의 구동회로 - Google Patents

액티브매트릭스형 액정표시장치의 구동회로 Download PDF

Info

Publication number
KR20000016452A
KR20000016452A KR1019980710036A KR19980710036A KR20000016452A KR 20000016452 A KR20000016452 A KR 20000016452A KR 1019980710036 A KR1019980710036 A KR 1019980710036A KR 19980710036 A KR19980710036 A KR 19980710036A KR 20000016452 A KR20000016452 A KR 20000016452A
Authority
KR
South Korea
Prior art keywords
circuit
digital
switch
signal
analog conversion
Prior art date
Application number
KR1019980710036A
Other languages
English (en)
Inventor
미카 나카무라
유타카 난노
나오미 가네꼬
마스미 이즈치
히로시 쓰쓰
가쓰미 아다치
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR20000016452A publication Critical patent/KR20000016452A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정표시장치의 구성부품에서 구동 IC 를 삭감함으로써 코스트를 저감하고, 구동 IC 를 어레이기판에 장착하는 공정을 삭감하여 액정표시장치의 두께를 얇게 하는 것을 목적으로 하고 있다.
저항분할형 디지털/아날로그변환회로를 구비하고, 이 디지털/아날로그변환회로로부터의 아날로그 출력전압을 신호증폭소자에 의해 증폭하고, 이 증폭된 아날로그 출력전압에 의해 액정표시소자를 구동하는 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 저항소자(R)가 액정표시장치의 어레이기판상의 p-Si 의 n+층으로 형성되는 동시에 스위칭소자(Tr) 및 신호증폭소자가 상기 어레이기판에 형성되어 있는 것을 특징으로 한다.

Description

액티브매트릭스형 액정표시장치의 구동회로
다계조(多階調) 화상이나 풀컬러 화상 등을 표시할 수 있는 액티브매트릭스형 액정표시장치의 구동회로는 영상신호로서의 아날로그신호를 출력하기 위하여 디지털/아날로그변환회로를 구비하고 있다. 디지털/아날로그변환회로로서는 용량소자를 사용한 것이 있으나, 이와 같은 용량소자를 사용한 디지털/아날로그변환회로로 구동회로를 구성한 경우, 구동회로에 통상 사용하는 범위의 전원전압에서는 출력전압특성에 직선성(直線性)을 얻기 어렵다는 결점이 있다. 그래서, 액정표시장치의 구동회로로서는 저항소자를 사용한 저항분할형 디지털/아날로그변환회로로 구성한 것이 사용되고 있다.
그런데, 저항분할형 디지털/아날로그변환회로는 개별부품으로서의 저항소자나 스위칭소자를 사용하여 구성되는 외에, 단결정(單結晶)실리콘의 IC(집적회로)의 내부에서 구성되어 1칩화 되어 있는 제품도 다수 존재하고 있다. 종래의 액정표시장치의 구동회로에는 이들 구동 IC 가 사용되고 있다. 즉 종래의 저항분할형 디지털/아날로그변환회로를 구비한 액정표시장치의 구동회로에서는 구동 IC 를 테이프자동실장방식에 의해 또는 어레이기판상에 직접 장착하는 등 하여 어레이기판에 장착하고 있다.
그러나, 상기 액정표시장치의 구동회로에서는 다음과 같은 과제를 가지고 있었다.
① 액정표시장치의 구성부품으로서 구동 IC 가 필요하고, 그만큼 코스트가 높아진다.
② 또, 구동 IC 를 어레이기판에 장착하는 공정이 필요하게 된다.
③ 또, 구동 IC 의 분량만큼 두께가 증대할 뿐만 아니라, 구동 IC 가 어레이기판상에 차지하는 면적이 크고, 액정표시장치의 박형화(薄型化)나 소형화를 도모함에 있어서 문제가 되어 있다.
④ 또한, 종래의 결정실리콘을 사용한 구동회로에서는 디지털/아날로그변환회로를 구성하는 저항소자로서는 1016개/cm3정도의 N 형 또는 P 형 불순물이 도핑된 실리콘을 사용하는 경우가 일반적이다. 이들 불순물 농도는 칩 사이에서의 평균적인 출력 불균일을 억제하기 위해 매우 정밀하게 그 저항치를 제어할 필요가 있다. 일반적으로는 칩 사이에서의 평균출력이 20mV 다르면 칩 사이에서의 이음매가 눈에 띄게 현저하다. 따라서, 저항치를 양호한 정밀도로 작성하기 위해서는 이온주입법을 이용하여 N 형 또는 P 형의 불순물을 결정실리콘에 도핑해야만 한다. 그러나, 이 방법으로는 칩의 사이즈 또는 개수가 증가한 경우에 모든 칩에 있어서 그 불균일을 규정된 범위내에 수용하는 것은 매우 곤란하고, 또한 구동회로 작성까지의 스루풋(through put)이 낮다.
또, 종래의 액정표시장치의 구동회로는 구동회로의 저소비전력화를 도모하는 관점에서 다음과 같은 문제가 생기고 있었다. 즉, 종래, 저항분할형 디지털/아날로그변환회로는 일반적인 회로이고, 단체(單體)의 저항소자, 스위치소자를 사용하여 구성되는 외에, 단결정실리콘(c-Si)의 IC 내부에서 구성되고, 1칩화 되어 있는 제품도 다수 있다. 최근에는 유리기판상의 박막트랜지스터(이하, TFT 라고 약칭한다)를 폴리실리콘(p-Si)으로 형성하고, 유리기판상에 이와 같은 디지털/아날로그변환회로를 포함하는 액정표시장치의 구동회로를 일체화하기 위한 개발도 진행되고 있다. 그러나, p-Si 의 TFT 는 c-Si 의 트랜지스터에 비하여 성능이 뒤지므로 회로의 전력효율이 나쁘고, 유리기판상에 일체화된 액정표시장치의 구동회로에서는 드라이버 IC 를 불필요하게 할 수 있는 코스트의 효과나, 드라이버 IC 가 없음으로써 소형화, 박형화의 효과는 있으나 저소비전력화는 곤란하였다. 특히, 종래의 액정표시장치의 구동회로에서는 소스라인 및 화소전극에의 기입기간중에 불필요한 전력소비가 발생하고 있었다. 이 점에 관하여 다음에 구체적으로 설명한다. 일반적으로는 소스라인과 게이트라인과의 교차점이나, 소스라인과 대향전극 사이에 용량이 생기므로, 소스라인에는 커다란 용량성(容量性) 부하가 접속되어 있다고 생각된다. 그러므로, 구동회로에서 구동전압을 소스라인에 출력하여도 소스라인의 전위는 즉시 액정을 구동시키기 위해 필요한 전압이 얻어지지 않고, 희망하는 전압에 달하기까지 일정시간을 요한다. 그리고 이 기간, 즉 소스라인에의 기입기간이 경과한 후에 화소트랜지스터에 게이트주사펄스가 부여되고, 화소전극의 전위가 원하는 전위로 변화하거나 또는 구동전압의 출력과 거의 동시에 게이트주사펄스가 부여되어 소스라인의 전위의 변화에 따라 화소전극의 전위가 원하는 전위로 변화하고, 화소전극에의 기입이 행하여진다. 따라서, 소스라인 및 화소전극에의 기입기간경과 후는 소스라인에 소정의 구동전압을 계속 인가할 필요는 본래적으로는 없다. 그런데, 종래의 구동방식에서는 이러한 소스라인 및 화소전극에의 기입기간은 1수평동기기간과 대응하고 있었다. 이것은 수평동기신호를 사용하여 소스라인 및 화소전극에의 기입을 제어하고 있었기 때문이다. 그러므로, 종래의 예에서는 소스라인에 소정의 구동전압을 계속 인가할 필요가 없는 기간까지 구동전압을 인가하려고 구동회로가 통상동작을 하고 있어, 소비전력의 저감화의 관점에서 문제가 되어 있었다.
본 발명의 제1의 목적은 상기 종래의 과제를 고려한 것으로, 액정표시장치의 구성부품으로서의 구동 IC 를 불필요로 하고, 부품 코스트의 저감을 도모하는 동시에 제조공정을 간소화하고, 더욱 액정표시장치의 박형화, 소형화를 도모할 수 있는 액티브매트릭스형 액정표시장치의 구동회로를 제공하려는 것이다.
또, 본 발명의 제2의 목적은 상기 종래의 과제를 고려한 것으로, 통상동작기간 이외의 기간에 대하여, 디지털/아날로그변환회로의 소비전류를 삭감함으로써, 저소비전력화를 가능하게 한 액티브매트릭스형 액정표시장치의 구동회로를 제공하려는 것이다.
본 발명은 저항분할형 디지털/아날로그변환회로를 구비한 액티브매트릭스형 액정표시장치의 구동회로에 관한 것이다.
도 1은 본 발명의 [제1 형태]의 실시형태 1-1에 관한 액정표시장치의 구성을 나타내는 구성도이다.
도 2는 본 발명의 [제1 형태]의 실시형태 1-1에 관한 액정표시장치의 구동회로의 부분적 구성도이다.
도 3은 본 발명의 [제1 형태]의 실시형태 1-1에 관한 액정표시장치의 구동회로의 구성도이다.
도 4는 본 발명의 [제1 형태]의 실시형태 1-2에 관한 액정표시장치의 구동회로의 구성도이다.
도 5는 본 발명의 [제1 형태]의 실시형태 1-3에 관한 액정표시장치의 구동회로의 구성도이다.
도 6은 본 발명의 [제1 형태]의 실시형태 1-4에 관한 액정표시장치의 구동회로의 구성도이다.
도 7은 본 발명의 [제2 형태]에 있어서의 통상동작기간을 설명하기 위한 도면이다.
도 8은 본 발명의 [제2 형태]에 있어서의 통상동작기간을 설명하기 위한 도면이다.
도 9는 본 발명의 [제2 형태]의 실시형태 2-1에 관한 액정표시장치의 구동회로의 전체구성도이다.
도 10은 본 발명의 [제2 형태]의 실시형태 2-1에 관한 액정표시장치의 구동회로의 타이밍차트이다.
도 11은 본 발명의 [제2 형태]의 실시형태 2-1에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 12는 본 발명의 [제2 형태]의 실시형태 2-1 에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 13은 본 발명의 [제2 형태]의 실시형태 2-2에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 14는 본 발명의 [제2 형태]의 실시형태 2-3에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 15는 본 발명의 [제2 형태]의 실시형태 2-3에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 16은 본 발명의 [제2 형태]의 실시형태 2-4에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 17은 본 발명의 [제2 형태]의 실시형태 2-5에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 18은 본 발명의 [제2 형태]의 실시형태 2-5에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 19는 제6번째에 입력데이터인 경우의 디지털/아날로그변환회로의 등가회로이다.
도 20은 본 발명의 [제2 형태]의 실시형태 2-6에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 21은 본 발명의 [제2 형태]의 실시형태 2-6에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 22는 본 발명의 [제2 형태]의 실시형태 2-7에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 23은 본 발명의 [제2 형태]의 실시형태 2-7에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 24는 본 발명의 [제2 형태]의 실시형태 2-8에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 25는 본 발명의 [제2 형태]의 실시형태 2-8에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 26은 본 발명의 [제2 형태]의 실시형태 2-9에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 27은 본 발명의 [제2 형태]의 실시형태 2-9에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 28은 본 발명의 [제2 형태]의 실시형태 2-10에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 29는 본 발명의 [제2 형태]의 실시형태 2-10에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 30은 본 발명의 [제2 형태]의 실시형태 2-11에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 31은 본 발명의 [제2 형태]의 실시형태 2-11에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 32는 본 발명의 [제2 형태]의 실시형태 2-12에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 33은 본 발명의 [제2 형태]의 실시형태 2-12에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 34는 본 발명의 [제2 형태]의 실시형태 2-13에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 전체구성도이다.
도 35는 본 발명의 [제2 형태]의 실시형태 2-13에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 36은 본 발명의 [제2 형태]의 실시형태 2-14에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 37은 본 발명의 [제2 형태]의 실시형태 2-14에 관한 액정표시장치의 구동회로에 구비되어 있는 제1 전환신호생성회로의 회로도이다.
도 38은 제1 전환신호생성회로의 타이밍차트이다.
도 39는 본 발명의 [제2 형태]의 실시형태 2-14에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 40은 본 발명의 [제2 형태]의 실시형태 2-15에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 41은 본 발명의 [제2 형태]의 실시형태 2-15에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 42는 본 발명의 [제2 형태]의 실시형태 2-16에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 43은 본 발명의 [제2 형태]의 실시형태 2-16에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 44는 본 발명의 [제2 형태]의 실시형태 2-17에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 45는 본 발명의 [제2 형태]의 실시형태 2-17에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 46은 본 발명의 [제2 형태]의 실시형태 2-18에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 47은 본 발명의 [제2 형태]의 실시형태 2-18에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 48은 본 발명의 [제2 형태]의 실시형태 2-19에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 49는 본 발명의 [제2 형태]의 실시형태 2-19에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 50은 본 발명의 [제2 형태]의 실시형태 2-20에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 51은 본 발명의 [제2 형태]의 실시형태 2-20에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 52는 본 발명의 [제2 형태]의 실시형태 2-21에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 53은 본 발명의 [제2 형태]의 실시형태 2-21에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 54는 본 발명의 [제2 형태]의 실시형태 2-22에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 55는 본 발명의 [제2 형태]의 실시형태 2-22에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 56은 본 발명의 [제2 형태]의 실시형태 2-23에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 구성도이다.
도 57은 본 발명의 [제2 형태]의 실시형태 2-23에 관한 액정표시장치의 구동회로에 내장되어 있는 디지털/아날로그변환회로의 타이밍차트이다.
도 58은 본 발명의 [제2 형태]의 실시형태 2-24에 관한 제 1 전환신호생성회로(105B)의 구성을 나타낸 회로도이다.
도 59는 제1 전환신호생성회로(105B)의 타이밍차트이다.
도 60은 본 발명의 [제2 형태]의 실시형태 2-25에 관한 제 1 전환신호생성회로(105C)의 구성을 나타낸 회로도이다.
(발명을 실시하기 위한 최선의 형태)
본 발명중, 청구항 1 에 기재한 발명은 액정표시장치의 어레이기판상에 형성된 액티브매트릭스형 액정표시장치의 구동회로로서, 복수의 저항소자와 저항소자에 관련된 복수의 스위칭소자를 가진 저항분할형 디지털/아날로그변환회로를 구비하고, 이 디지털/아날로그변환회로의 출력을 전압증폭률이 1배이고 임피던스변환기능을 구비한 전류증폭소자를 통하여, 액정표시부의 구동전압으로서 출력하도록 구성된 액티브매트릭스형 액정표시장치의 구동회로로서, 상기 각 저항소자가 상기 어레이기판상에 형성된 불순물을 포함하는 반도체층으로 구성되어 있는 것을 특징으로 한다.
상기 구성에 의해, 액정표시장치의 구성부품으로서의 구동 IC 를 사용하지 않고, 어레이기판상에 구동회로가 형성되므로 부품코스트가 저감될 뿐만 아니라, 구동 IC 의 장착공정이 불필요하게 되므로, 제조코스트가 저감되는 동시에 액정표시장치의 박형화 및 소형화를 용이하게 도모할 수 있다. 특히 상기 반도체층의 형성공정을 새로이 설정하지 않고, 화소트랜지스터를 형성하는 공정에서 동시에 상기 반도체층을 형성함으로써, 대폭 제조 코스트를 저감할 수 있다.
또, 디지털/아날로그변환회로를 구성하는 저항소자를 유리기판상에 어레이와 일체로 구성함으로써, 칩 사이에서의 이음매를 고려하지 않고 대면적에 걸치는 구동회로의 저항소자를 작성하는 것이 가능하다. 왜냐하면 일반적으로는 대면적에 걸쳐 N 형 또는 P 형의 불순물을 도핑하는 방법은 스루풋이 높은 질량비분리형(質量非分離型) 이온샤워법이 채택된다. 이 경우, 유리 전체면에 걸친 저항의 불균일은 크고, 전체면에서의 출력 불균일은 20mV 이상이지만, 인접하는 채널간의 출력 불균일은 최대 수 mV 이고, 따라서 칩의 이음매가 패턴적으로 존재하지 않으므로 이온주입에 있어서의 프로세스 마진을 크게 취하는 것이 가능하다. 어레이 전체면에 걸친 출력 불균일은 0.1V 정도이지만, 이것은 액정패널면내의 휘도불균일로 환산하면, 10% 이내여서 문제가 되지 않는다.
또, 전류증폭소자를 통하여 전류를 증폭하기 위해, 디지털/아날로그변환회로의 출력을 소스라인의 용량성 부하를 충전하기 위해 필요한 전류출력능력에 비하여 대폭 작게 할 수 있고, 회로구성의 자유도가 높으며, 따라서 역시 장치의 소형화나 제조 코스트의 저감을 용이하게 도모할 수 있다.
또한, 전류증폭소자로서는 볼티지호로어형 연산증폭기나 소스호로어형 박막트랜지스터(TFT) 등에 의해 실현된다.
본 발명중 청구항 2 에 기재한 발명은 액정표시장치의 어레이기판상에 형성된 액티브매트릭스형 액정표시장치의 구동회로로서, 복수의 저항소자와 저항소자에 관련된 복수의 스위칭소자를 가진 저항분할형 디지털/아날로그변환회로를 구비하고, 이 디지털/아날로그변환회로의 출력을 직접 그대로 액정표시부의 구동전압으로서 출력하도록 구성된 액티브매트릭스형 액정표시장치의 구동회로로서, 상기 각 저항소자가 상기 어레이기판상에 형성된 불순물을 함유하는 반도체층으로 구성되어 있는 것을 특징으로 한다.
상기 구성에 의해, 액정표시부의 구동전압으로서 필요한 전압을 디지털/아날로그변환회로만으로 발생시킬 필요는 있지만, 회로규모를 작게 억제하여 장치의 소형화를 도모하는 동시에 제조코스트를 저감할 수 있다. 또, 디지털/아날로그변환회로에서 출력되는 전압이 그대로 액정표시부의 구동전압으로서 출력되므로, 불균일이 적은 고도로 정밀한 출력전압특성을 용이하게 얻을 수 있다.
또, 상기와 같이 신호증폭소자를 사용하지 않는 구성으로 함으로써, 증폭소자를 사용하는 구성중에서, 예를들면 증폭소자를 어레이기판에 형성하는 경우에 비해, 신호증폭소자의 회로면적의 분량만큼 전체의 회로면적을 작게 할 수 있고, 또한, 증폭소자의 소비전력을 삭감할 수 있다. 그리고, 신호증폭소자를 사용하는 구성중에서, 예를들면 개별부품으로서의 신호증폭소자를 어레이기판에 장착하는 경우에 비해, 액정표시장치의 구성부품에서 당해 신호증폭소자를 삭제할 수 있고, 코스트의 저감을 도모할 수 있으며, 또 당해 신호증폭소자를 어레이기판에 장착하는 공정을 삭감할 수 있다.
본 발명중 청구항 3 에 기재한 발명은 복수의 저항소자와 저항소자에 관련된 복수의 스위칭소자를 가진 저항분할형 디지털/아날로그변환회로를 구비하고, 이 디지털/아날로그변환회로의 출력을 전압증폭률이 1배이고 임피던스변환기능을 구비하는 전류증폭소자를 통하여 액정표시부의 구동전압으로서 출력하도록 구성된 액티브매트릭스형 액정표시장치의 구동회로로서, 상기 전류증폭소자는 액정표시장치의 어레이기판상에 장착된 것이며, 전류증폭소자를 제외한 잔여구동회로 구성부분은 상기 어레이기판상에 형성된 액티브매트릭스형 액정표시장치의 구동회로로서, 상기 각 저항소자가 상기 어레이기판상에 형성된 불순물을 함유하는 반도체층에 의해 구성되어 있는 것을 특징으로 한다.
상기 구성에 의하면, 전류증폭소자를 어레이기판상에 실장하는 공정이 필요하게 되므로, 구동회로 전체를 어레이기판상에 형성하는 경우에 비해, 제조공정이 증가하고, 또 IC 칩화 된 전류증폭소자의 분량만큼 액정표시장치의 박형화 및 소형화를 도모할 수 없는 등의 문제가 있다. 그러나, 어레이기판상에 증폭소자를 형성하는 경우에는 스위칭트랜지스터와는 달리 정확한 증폭도를 달성하는 트랜지스터를 형성하지 않으면 안되며, 특히 비단결정(非單結晶)재료로 형성하는 경우에는 제조에 곤란성이 수반된다. 따라서, 전류증폭소자만이 IC 칩화 된 개별부품을 사용하는 경우에는, 전류증폭소자를 어레이기판에 형성하는 경우에 비해 제조가 용이해진다는 이점이 있다.
본 발명중 청구항 4 에 기재한 발명은 청구항 1 내지 청구항 3 의 어느 한 항에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 반도체층은 실리콘 또는 게르마늄을 함유하는 비단결정재료로서, 도너(donor) 또는 어셉터(acceptor)가 되는 불순물질을 함유하는 것을 특징으로 한다.
상기 구성에 의해서도 청구항 1 의 발명과 동일한 작용을 한다.
본 발명중 청구항 5 에 기재한 발명은, 청구항 1 내지 청구항 3 의 어느 한 항에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 반도체층은 비단결정 실리콘층이고, 또한 N 형층 또는 P 형층의 적어도 어느 한쪽인 것을 특징으로 한다.
상기 구성에 의해서도 청구한 1의 발명과 동일한 작용을 한다.
본 발명중 청구항 6에 기재한 발명은 청구항 1 내지 청구항 3 의 어느 한 항에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 디지털/아날로그변환회로가 R-2R 래더(ladder)형 디지털/아날로그변환회로인 것을 특징으로 한다.
상기와 같이 R-2R 래더형 디지털/아날로그변환회로로 구성함으로써 직선성의 출력전압특성을 얻을 수 있다. 또, 저항치가 다른 2종류의 저항소자로 디지털/아날로그변환회로를 구성할 수 있으므로, 저항치의 불균일에 의한 출력전압특성에의 영향이 작다는 것 말고도 R-2R 래더형 이외의 구성인 디지털/아날로그변환회로에서 동일한 출력전압특성을 얻는 경우에 비해, 디지털/아날로그변환회로내에서의 저항소자가 차지하는 총면적을 현저히 작게 할 수 있다.
그 이유를 다음에 설명하면, 4비트(bit)의 디지털입력신호의 R-2R 래더형 디지털/아날로그변환회로를 사용한 경우, 기준 저항치를 r1 이라고 하면, 전체의 사용저항치(합성저항치가 아니고, 저항소자의 회로사용면적으로 환산한 저항치를 의미한다)는 13 × r1 이 된다. 여기서, 이 청구항 6 에 기재한 발명의 경우와 같은 직선적인 출력전압특성을 이른바 무게저항방식의 디지털/아날로그변환회로로 구성한 경우를 상정해 본다. 이 무게저항방식의 디지털/아날로그변환회로의 구성으로서는 예를들면 2종류의 전원(도 2 의 VH, VL 에 대응함)을 구비하고, 이들 전원을 택일적(擇一的)으로 선택하는 스위칭소자와, 이 스위칭소자에 일단측(一端側)이 접속되는 동시에 타단측(他端側)이 출력단(出力端)에 접속되는 저항소자로 이루어지는 직렬회로를 디지털입력신호의 비트(bit)수 만큼 병렬로 접속하고, 디지털입력신호에 따라 각 스위칭소자의 스위칭양태를 전환하여 2종류의 전원중 한쪽을 선택하도록 구성한 것을 고려할 수 있다. 그리고, 이 경우의 기준저항치(최소단위의 비트에 대응하는 저항소자의 저항치)에 대한 각 저항소자의 저항비는 1 : 2n-1(n 은 디지털입력신호의 비트)로 설정된다.
따라서, 4비트의 디지털입력신호인 경우, 기준저항치를 r1 이라고 하면, 다른 3개의 저항소자의 저항치는 2 × r1, 4 × r1, 8 × r1 로 되고, 전체의 사용 저항치는 15 × r1 로 된다. 한편 상술한 바와 같이, 청구항 6 에 기재한 발명의 경우의 전체 사용 저항치는 13 × r1 이다. 이 결과, 각 저항소자가 동일한 시트저항을 가진 비단결정 반도체층으로 형성되어 있다고 할 경우, 이 무게저항방식인 경우의 저항소자의 총면적은 청구항 6 에 기재한 발명인 경우의 15/13 배 필요하게 된다. 이는 디지털입력신호의 비트수가 더욱 커지면 커질수록, 무게저항방식인 경우의 저항소자의 총면적은 청구항 6 에 기재한 발명의 경우보다 한층 커진다. 따라서, 이 한 예로 보더라도, 청구항 6 에 기재한 발명의 경우, 디지털/아날로그변환회로내에서의 저항소자가 점하는 총면적을 현저히 작게 할 수 있다는 것을 이해할 수 있다.
본 발명중 청구항 7 에 기재한 발명은 청구항 4 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 디지털/아날로그변환회로가 R-2R 래더형 디지털/아날로그변환회로인 것을 특징으로 한다.
상기 구성에 의해서도 또한, 청구항 6 에 기재한 발명과 동일한 작용을 한다.
본 발명중 청구항 8 에 기재한 발명은 청구항 5 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 디지털/아날로그변환회로가 R-2R 래더형 디지털/아날로그변환회로인 것을 특징으로 한다.
상기 구성에 의해서도 또한, 청구항 6 에 기재한 발명과 동일한 작용을 한다.
본 발명중 청구항 9 에 기재한 발명은 청구항 1 내지 청구항 3 의 어느 한 항에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 디지털/아날로그변환회로가 전압포텐쇼미터형 디지털/아날로그변환회로인 것을 특징으로 한다.
상기와 같이 전압포텐쇼미터형 디지털/아날로그변환회로로 구성함으로써, 출력전압은 직렬에 접속된 저항소자의 저항치의 비율에 따라 가중된 것으로 된다. 따라서, 각 저항소자의 저항치의 설정에 의해 출력전압특성을 직선만이 아니라, 원하는 임의의 곡선의 특성으로 하는 것을 용이하게 할 수 있다. 더욱이, 스위칭소자를 통해서 흐르는 전류가 작으면, 이 스위칭소자에 의한 분류(分流)나 전압강하가 발생하지 않고, 출력전압이 저항소자에 의한 분압(分壓)에 의해서만 결정되므로, 스위칭소자의 ON 저항을 고려하지 않고 회로설계를 할 수 있다.
본 발명중 청구항 10 에 기재한 발명은 청구항 4 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 디지털/아날로그변환회로가 전압포텐쇼미터형 디지털/아날로그변환회로인 것을 특징으로 한다.
상기 구성에 의해서도 또한, 청구항 9 의 발명과 동일한 작용을 한다.
본 발명중 청구항 11 에 기재한 발명은 청구항 5 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 디지털/아날로그변환회로가 전압포텐셔미터형 디지털/아날로그변환회로인 것을 특징으로 한다.
상기 구성에 의해서도 또한, 청구항 9 에 기재한 발명과 동일한 작용한다.
본 발명중 청구항 12 에 기재한 발명은 청구항 1 내지 청구항 3 의 어느 한 항에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 디지털/아날로그변환회로는 디지털화상입력데이터의 상위비트데이터 또는 하위비트데이터 중 한쪽의 비트데이터에 따라 동작하는 제1의 디지털/아날로그변환회로부와, 제1의 디지털/아날로그변환회로부에서 출력하는 전압을 기준전압으로 하고, 디지털화상입력데이터의 상위비트데이터 또는 하위비트데이터중 다른쪽의 비트데이터에 따라 동작하는 제2의 디지털/아날로그변환회로부로 구성되고, 상기 제1의 디지털/아날로그변환회로부와 상기 제2의 디지털/아날로그변환회로부중 한쪽의 디지털/아날로그변환회로가 R-2R 래더형 디지털/아날로그변환회로로 구성되어 있고, 다른쪽의 디지털/아날로그변환회로부가 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되어 있는 것을 특징으로 한다.
상기 구성과 같이, 구동회로에 내장되어 있는 디지털/아날로그변환회로를 R-2R 래더형 디지털/아날로그변환회로와, 전압포텐쇼미터형 디지털/아날로그변환회로의 2개의 디지털/아날로그변환회로로 구성함으로써, 각 디지털/아날로그변환회로의 장점을 가진 구동회로가 얻어진다.
또, 본 발명중 청구항 13 에 기재한 발명은 청구항 1 내지 청구항 3 의 어느 한 항에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 소정의 기준신호를 입력하고, 이 기준신호로부터 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 두기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호생성회로를 구비하고, 상기 디지털/아날로그변환회로는 상기 저항소자가 복수개 직렬로 접속된 직렬회로로서, 일단(一端)이 고전압용 전원단자에 접속되고, 타단(他端)이 저전압용 전원단자에 접속된 직렬회로와, 상기 직렬회로의 일단과 고전압용 전원단자와의 사이 또는 상기 직렬회로의 타단과 저전압용 전원단자와의 사이의 어느 한쪽 사이에 개재하고, 제1 전환신호생성회로로부터의 제1 전환신호에 의해서 통상동작기간중에는 ON 상태가 되고, 상기 잔여기간중에는 OFF 상태로 되는 제1 스위치와, 상기 직렬회로를 구성하는 저항소자의 각 접속점과, 디지털/아날로그변환회로의 출력단자와의 사이에 각각 개재하고, 디지털화상데이터에 따라 스위칭양태가 제어되는 제2 스위치군을 가진 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 또한 상기 제1 전환신호생성회로로부터의 제1 전환신호에 응답하여 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단을 설치한 것을 특징으로 한다.
상기 구성에 의해 다음과 같은 작용을 한다.
통상동작기간중에는 제1 전환신호에 의해 제1 스위치가 ON 상태로 되고, 또한 제2 스위치군의 스위칭양태가 디지털화상데이터에 따라 제어된다. 이로써, 디지털화상데이터에 대응한 구동전압이 소스라인에 출력하게 된다.
1수평동기기간내에 있어서 통상동작기간 이외의 잔여기간중에는 제1 전환신호에 의해 제1 스위치가 OFF 상태로 된다. 이로써, 저항소자에의 전원이 차단되고, 저항소자에 정상적으로 흐르는 전류가 제로가 된다. 따라서, 저전력기간중의 저항소자에서 소비하는 전력을 삭감할 수 있다. 그리고, 이 저전력기간중에는 용량성 부하와의 전기적 접속을 절단하는 수단에 의해 구동회로와 용량성 부하와의 전기적 접속이 절단된다. 이로써, 용량성 부하의 전위가 유지되고, 화소전극의 전위의 변동으로 인한 액정의 표시특성의 열화를 방지할 수 있다. 따라서, 용량성 부하의 전압변화에 필요한 기간 이외의 기간 전체를 저전력기간으로 할 수 있다.
여기서, 용어「통상동작기간」이라는 것은 실시형태의 항에서 상세히 정의하고 있는 바와 같이, ①게이트주사펄스가 화소트랜지스터에 주어지는 타이밍이 구동회로의 출력변화에 의해 소스라인의 전위가 완전히 원하는 전위에 도달한 후인 경우에는, 소스라인의 전위가 변화하기 시작한 시점부터 원하는 전위에 도달하기까지의 기간(이른바 소스라인 기입기간을 의미함)을 의미하고, ②게이트주사펄스가 화소트랜지스터에 부여되는 타이밍이 구동회로의 출력변화에 의해 소스라인의 전위가 변화하기 시작한 시점과 거의 같은 경우에는, 게이트주사펄스가 주어진 시점부터 화소전극이 원하는 전위에 도달하기까지의 기간(이른바 화소전극기입기간을 의미함)을 의미한다. 즉, 소스라인에 접속되어 있는 여러가지 용량을 고려하여 본질적으로 화소전극의 전위를 완전히 변화시키기 위해 디지털/아날로그변환회로가 디지털데이터에 상응한 구동전압을 계속 출력할 필요가 있는 기간을 의미한다. 따라서, 1수평동기기간중 당해 통상동작기간 이외의 잔여기간은 디지털/아날로그변환회로는 통상동작을 계속할 필요는 없고, 이 잔여기간중에도 통상동작기간중과 동일한 통상동작을 계속하는 종래의 예에 비하여, 본 발명은 소비전력의 저감을 도모할 수 있는 작용을 거두게 된다.
그리고, 「용량성 부하와의 전기적 접속을 절단하는 수단」으로서는 ①구동회로에 있어서의 출력측에 제1 전환신호에 의해 제어되는 출력스위치를 설치하고, 통상동작중에는 ON 상태로 하고, 상기 잔여기간중에는 OFF 상태로 하도록 구성해도 되고, ②또, 전류증폭소자의 구동전압을 통상동작기간중에는 ON 상태로 하고, 상기 잔여기간중에는 OFF 상태로 하도록 구성해도 된다. 단, 전류증폭소자의 구동전원을 OFF 로 했을 때, 출력임피던스가 하이(High)임피던스로 되는 구성의 전류증폭소자에 한한다. 출력임피던스가 하이임피던스로 되지 않는 구성의 전류증폭소자의 경우에는 출력스위치가 필요하게 된다. 또, ③디지털/아날로그변환회로를 구성하는 제2 스위치군을 상기 잔여기간중에는 강제적으로 OFF 하도록 구성해도 된다.
또, 본 발명중 청구항 14 에 기재한 발명은 청구항 13 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서, 1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 출력스위치인 것을 특징으로 한다.
상기 구성과 같이, 구동회로에 있어서의 출력측에 설치된 출력스위치에 의해, 상기 잔여기간, 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하도록 하였으므로, 예를들면 전류증폭소자의 전원절단인 경우, 전류증폭소자의 구성 여하에 따라서는 전원절단에 의해 전류증폭소자의 출력임피던스가 하이임피던스로 되지 않는 경우가 발생하여, 구동회로와 용량성 부하와의 전기적 접속을 절단할 수 없다. 또, 디지털/아날로그변환회로를 구성하는 제2 스위치군을 강제적으로 OFF 로 하는 경우에는 예를들면 제2 스위치군을 강제적으로 OFF 하기 위한 고정데이터를 미리 기억시켜 두고 통상동작기간에는 화상데이터에, 잔여기간에는 고정데이터에, 각각 전환하는 전환스위치를 설치할 필요가 있고, 회로구성이 복잡하게 된다. 한편, 출력스위치에 의하면 상기 문제가 생기지 않고 용이하게 용량성 부하와의 전기적 접속을 절단하는 것이 가능하게 된다.
또, 본 발명중 청구항 15 에 기재한 발명은 청구항 1 내지 청구항 3 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 소정의 기준신호를 입력하고, 이 기준신호로부터 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 두기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호생성회로를 구비하고, 상기 디지털/아날로그변환회로는 상기 저항소자가 복수개 직렬로 접속된 직렬회로로서, 일단이 제1 고전압용 전원단자와 이 제1 고전압용 전원보다 전압레벨이 낮은 제2 고전압용 전원단자에 공통으로 접속되고, 타단이 저전압용 전원단자에 접속된 직렬회로와, 상기 제1 고전압용 전원단자 및 상기 제2 고전압용 전원단자의 2종류의 전원단자와 상기 직렬회로의 일단과의 사이에 개재하고, 제1 전환신호생성회로로부터의 제1 전환신호에 의해 직렬회로의 일단과의 접속이 통상동작기간중에는 제1 고전압용 전원단자측으로 전환되고, 상기 잔여기간중에는 제2 고전압용 전원단자측으로 전환되는 제3 스위치와, 상기 직렬회로를 구성하는 저항소자의 각 접속점과, 디지털/아날로그변환회로의 출력단자와의 사이에 각각 개재하고, 디지털화상데이터에 따라 스위칭양태가 제어되는 제2 스위치군을 가진 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 또한, 상기 제1 전환신호생성회로로부터의 제1 전환신호에 응답하여, 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단을 설치한 것을 특징으로 한다.
상기 구성에 의하면 다음과 같은 작용을 한다.
통상동작기간중에는, 제1 전환신호에 의해 제3 스위치는 제1 고전압용 전원단자측으로 전환되고, 또한 제2 스위치군의 스위칭 양태가 디지털화상데이터에 따라 제어된다. 이로써, 디지털화상데이터에 대응한 구동전압이 소스라인에 출력된다.
잔여기간중에는, 제1 전환신호에 의해 제3 스위치는 제2 고전압용 전원단자측으로 전환된다. 이로써, 디지털/아날로그변환회로에 흐르는 전류를 저감할 수 있어 저전력화가 가능하다. 또, 이 저전력기간중에는, 용량성 부하와의 전기적 접속을 절단하는 수단에 의해 구동회로와 용량성 부하와의 전기적 접속이 절단된다. 이로써, 용량성 부하의 전위가 유지된다. 따라서 용량성 부하의 전압변화에 필요한 기간 이외의 기간 전체를 저전력기간으로 할 수 있다.
또, 전원을 차단하는 경우에 비하면 저전력화는 뒤지지만, 본 발명에서는 일정치의 전류가 회로에 흐르므로 회로내의 전위를 확정할 수 있다. 따라서, 통상동작기간으로 이행할 때의 통상동작전압에 의한 급격한 전류증가에 의한 신호노이즈의 발생을 저감할 수 있다.
또, 본 발명중 청구항 16 에 기재한 발명은 청구항 15 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서, 제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 출력스위치인 것을 특징으로 한다.
상기 구성과 같이, 출력스위치에 의하면 간단한 회로구성이고, 더욱이 완전히 용량성 부하와의 전기적 접속을 절단할 수 있다.
또, 본 발명중 청구항 17 에 기재한 발명은 청구항 1 내지 청구항 3 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 소정의 기준신호를 입력하고, 이 기준신호로부터 1수평동기기간내에 있어서 통상동작기간 이외의 잔여기간의 두기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호생성회로를 구비하고, 상기 디지털/아날로그변환회로는 상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과, 디지털화상데이터의 각 비트마다 설치되고, 고전압용 전원단자와의 접속상태와 저전압용 전원단자와의 접속상태의 두가지 접속상태를 선택적으로 전환하여 출력전압을 결정하는 제4 스위치군과, 상기 제4 스위치군의 스위칭양태를 제어하는 제2 전환신호를 생성하여, 이 제2 전환신호를 제4 스위치군에 출력하는 제2 전환신호생성회로로서, 디지털화상데이터와 상기 제1 전환신호생성회로로부터의 제1 전환신호를 입력하고, 상기 통상동작기간중에는 디지털화상입력데이터에 대응한 제2 전환신호를 출력하고, 상기 잔여기간중에는 디지털화상입력데이터중 적어도 상기 저항소자망에 흐르는 전류의 최소전류치와 최대전류치중 중간전류치 이하가 되는 입력데이터의 어느 하나의 입력데이터에 고정하여, 이 고정된 입력데이터를 제2 전환신호로서 출력하는 제2 전환신호생성회로를 가진 R-2R 래더형 디지털/아날로그변환회로로 구성되고, 또한, 상기 제1 전환신호생성회로로부터의 제1 전환신호에 응답하여, 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단을 설치한 것을 특징으로 한다.
상기 구성에 의하면 다음과 같은 작용을 한다.
통상동작기간중에는, 제 2 전환신호생성회로는 디지털화상입력데이터에 대응한 제2 전환신호를 제4 스위치군에 출력한다. 이로써, 디지털화상데이터에 대응한 구동전압이 소스라인에 출력된다.
잔여기간중에는, 제2 전환신호생성회로는 디지털화상데이터중 적어도 상기 저항소자망에 흐르는 전류의 최소전류치와 최대전류치중의 중간전류치 이하가 되는 입력데이터의 어느 하나의 입력데이터에 고정하여, 이 고정된 입력데이터를 제2 전환신호로서 제4 스위치군에 출력한다. 이로써, 디지털/아날로그변환회로의 동작시간이 장시간에 걸치는 경우, 디지털/아날로그변환회로에 있어서의 소비전력이 1수평동기기간 내내 통상동작을 계속하는 종래의 예에 있어서의 평균소비전력 이하로 된다. 따라서, 본 발명에 의해서도 또한 디지털/아날로그변환회로의 저전력화가 가능하게 된다.
또한, 전원을 차단하는 경우에 비하면 저전력화는 뒤지지만 본 발명에서는 일정치의 전류가 회로에 흐르므로 회로내의 전위를 확정할 수 있다. 따라서, 통상동작기간으로 이행할 때의 통상동작전압에 의한 급격한 전류 증가에 의한 신호노이즈의 발생을 저감할 수 있다.
도, 본 발명중 청구항 18 에 기재한 발명은 청구항 17 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서, 제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 출력스위치인 것을 특징으로 한다.
상기 구성과 같이, 출력스위치에 의하면 간단한 회로구성이고, 더욱이 완전히 용량성 부하와의 전기적 접속을 절단할 수 있다.
또, 청구항 19 에 기재한 발명은 청구항 1 내지 청구항 3 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 소정의 기준신호를 입력하고, 이 기준신호로부터 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 두기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호생성회로를 구비하고, 상기 디지털/아날로그변환회로는 상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과, 출력전압을 결정하는 제5 스위치군과, 상기 제5 스위치군의 스위칭양태를 제어하는 제3 전환신호를 생성하여, 이 제3 전환신호를 제5 스위치군에 출력하는 제3 전환신호생성회로로서, 상기 제5 스위치군을 모두 OFF 상태로 하는 고정데이터를 기억하는 기억회로를 가지며, 디지털화상데이터와 상기 제1 전환신호생성회로로부터의 제1 전환신호를 입력하여, 상기 통상동작기간중에는 디지털화상입력데이터에 대응한 제3 전환신호를 출력하고, 상기 잔여기간중에는 저항소자망에의 전원을 절단상태로 하기 위해, 상기 기억회로에 기억되어 있는 고정데이터를 제3 전환신호로서 출력하는 제3 전환신호생성회로를 가진 R-2R 래더형 디지털/아날로그변환회로로 구성되고, 또한, 상기 제1 전환신호생성회로로부터의 제1 전환신호에 응답하여, 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단을 설치한 것을 특징으로 한다.
상기 구성에 의하면 다음과 같은 작용을 한다.
통상동작기간중에는 제3 전환신호생성회로는 디지털화상입력데이터에 대응한 제3 전환신호를 제5 스위치군에 출력한다. 이로써, 디지털화상데이터에 대응한 구동전압을 소스라인에 출력하게 된다.
잔여기간중에는, 제3 전환신호생성회로는 기억회로에 기억되어 있는 고정데이터를 제3 전환신호로서 출력한다. 이로써, 제5 스위치군이 모두 OFF 상태로 된다. 따라서 회로내를 흐르는 전류가 제로가 되고 소비전력을 저감할 수 있다.
또, 청구항 20 에 기재한 발명은 청구항 19 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서, 제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 출력스위치인 것을 특징으로 한다.
상기 구성과 같이, 출력스위치에 의하면 간단한 회로구성이고, 더욱이 완전히 용량성 부하와의 전기적 접속을 절단할 수 있다.
또, 청구항 21 에 기재한 발명은 청구항 1 내지 청구항 3 의 어느 한 항에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 소정의 기준신호를 입력하고, 이 기준신호로부터 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 두기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호생성회로를 구비하고, 상기 디지털/아날로그변환회로는 디지털화상입력데이터의 상위비트에 따라 동작하는 제1 의 디지털/아날로그변환회로부와, 제1의 디지털/아날로그변환회로부로부터의 고전압측 출력이 부여되는 제1 접속단자와, 제1 의 디지털/아날로그변환회로부로부터의 저전압측 출력이 부여되는 제2 접속단자를 구비하고, 이 제1 접속단자와 제2 접속단자 사이의 전압을 기준전압으로 하고, 디지털화상입력데이터의 하위비트에 따라 동작하는 제2 의 디지털/아날로그변환회로부로 구성되고, 상기 제1 의 디지털/아날로그변환회로부는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 상기 제2 의 디지털/아날로그변환회로부는 R-2R 래더형 디지털/아날로그변환회로로 구성되고, 상기 제1 의 디지털/아날로그변환회로부는 상기 저항소자가 복수개 직렬로 접속된 직렬회로로서, 일단이 고전압용 전원단자에 접속되고, 타단이 저전압용 전원단자에 접속된 직렬회로와, 상기 직렬회로의 일단과 고전압용 전원단자 사이 또는 상기 직렬회로의 타단과 저전압용 전원단자 사이중 어느 한쪽 사이에 개재하고, 제1 전환신호생성회로로부터의 제1 전환신호에 의하여, 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 OFF 상태로 되는 제6 스위치와, 상기 직렬회로를 구성하는 저항소자의 각 접속점과 상기 제1 접속단자와의 사이에 각각 개재되고, 디지털화상입력데이터의 상위비트에 의해 제어되는 제7 스위치군과, 상기 직렬회로를 구성하는 저항소자의 각 접속점과 상기 제2 접속단자와의 사이에 각각 개재하고, 디지털화상입력데이터의 상위비트에 의해 제어되는 제8스위치군을 가지며, 상기 제2 의 디지털/아날로그변환회로부는 상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자로 구성되는 R-2R 래더 저항소자망과, 제1 접속단자와의 접속상태와 제2 접속단자와의 접속상태를 디지털입력데이터의 하위비트에 의해 선택적으로 전환하는 제9 스위치군을 가지며, 또한 상기 제1 전환신호생성회로로부터의 제1 전환신호에 응답하여 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단이 설치되고, 상기 통상동작기간중에는 제6 스위치가 ON 상태로 되고, 또한 디지털화상데이터의 상위비트에 따라 제7 스위치군 및 제8 스위치군의 스위칭양태가 제어되고, 또한 디지털화상데이터의 하위비트에 따라 제 9 스위치군의 스위칭양태가 제어되고, 상기 잔여기간중에는 제6 스위치가 OFF 상태로 되고, 또한 상기 절단수단에 의해 용량성 부하와의 전기적 접속이 절단되는 것을 특징으로 한다.
상기 구성에 의하면 다음과 같은 작용을 한다.
통상동작기간중에는 제6 스위치가 ON 상태로 되고, 또한 디지털화상데이터의 상위비트에 따라 제7 스위치군 및 제8 스위치군의 스위칭양태가 제어되고, 또한 디지털화상데이터의 하위비트에 따라 제9 스위치군의 스위칭양태가 제어된다. 이로써, 디지털화상데이터에 대응한 구동전압이 소스라인에 출력하게 된다.
잔여기간중에는 제6 스위치가 OFF 상태로 되고, 또한 상기 절단수단에 의해 용량성 부하와의 전기적 접속이 절단된다. 이로써, 회로내를 흐르는 전류가 제로로 되어 소비전력을 저감할 수 있다. 이와 같이 하여 전압포텐쇼미터형이고 또한 상위비트 대응의 제1 의 디지털/아날로그변환회로의 전원절단에 의하여 저전력화를 도모할 수 있다.
또, 청구항 22 에 기재한 발명은 청구항 21 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서, 제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 출력스위치인 것을 특징으로 한다.
상기 구성과 같이, 출력스위치에 의하면 간단한 회로구성이고, 더욱이 완전히 용량성 부하와의 전기적 접속을 절단할 수 있다.
또, 청구항 23 에 기재한 발명은 청구항 1 내지 청구항 3 의 어느 한 항에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 소정의 기준신호를 입력하고, 이 기준신호로부터 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 두기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호생성회로를 구비하고, 상기 디지털/아날로그변환회로는 디지털화상입력데이터의 상위비트에 따라 동작하는 제1 의 디지털/아날로그변환회로부와, 제1의 디지털/아날로그변환회로부로부터의 고전압측 출력이 주어지는 제1 접속단자와, 제1 의 디지털/아날로그변환회로부로부터의 저전압측 출력이 주어지는 제2 접속단자를 구비하고, 이 제1 접속단자와 제2 접속단자 사이의 전압을 기준전압으로 하고, 디지털화상입력데이터의 하위비트에 따라 동작하는 제2 의 디지털/아날로그변환회로부로 구성되고, 상기 제1 의 디지털/아날로그변환회로부는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 상기 제2 의 디지털/아날로그변환회로부는 R-2R 래더형 디지털/아날로그변환회로로 구성되고, 상기 제1 의 디지털/아날로그변환회로부는 상기 저항소자가 복수개 직렬로 접속하여 직렬회로를 구성하고, 이 직렬회로의 일단은 제1 전환신호에 의해 제어되는 전원전환용 제10 스위치를 통하여 제1 고전압용 전원단자와 이 제1 고전압용 전원보다 전압레벨이 낮은 제2 고전압용 전원단자에 공통으로 접속되고, 직렬회로의 타단은 저전압용 전원단자에 접속되고 상기 직렬회로를 구성하는 저항소자의 각 접속점과 상기 제1 접속단자와의 사이에, 디지털화상입력데이터의 상위비트에 의해 제어되는 제7 스위치군이 각각 개재되고, 각 저항소자의 각 접속점과 상기 제2 접속단자와의 사이에, 디지털화상입력데이터의 상위비트에 의해 제어되는 제8 스위치군이 각각 개재된 구성을 가지며, 상기 제2 의 디지털/아날로그변환회로부는 상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과, 제1 접속단자와의 접속상태와 제2 접속단자와의 접속상태의 2가지 접속상태를 디지털입력데이터의 하위비트에 의해 선택적으로 전환하는 제9 스위치군을 가지며, 또한 상기 제1 전환신호생성회로로부터의 제1 전환신호에 응답하여 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단이 설치되고, 상기 통상동작기간중에는 전원전환용 제10 스위치가 제1 고전압용 전원단자쪽으로 전환되고, 다시 디지털화상데이터의 상위비트에 따라 제7 스위치군 및 제8 스위치군의 스위칭양태가 제어되고, 또한 디지털화상데이터의 하위비트에 따라 제9 스위치군의 스위칭양태가 제어되고, 상기 잔여기간중에는 전원전환용 제10 스위치가 제2 고전압용 전원단자쪽으로 전환되고, 또한 상기 전환수단에 의해 용량성 부하와의 전기적 접속이 절단되는 것을 특징으로 하다.
상기 구성에 의하면 다음과 같은 작용을 한다.
통상동작기간중에는 전원전환용 제10 스위치가 제1 고전압용 전원단자쪽으로 전환되고, 다시 디지털화상데이터의 상위비트에 따라 제7 스위치군 및 제8스위치군의 스위칭양태가 제어되고, 또한 디지털화상데이터의 하위비트에 따라 제9 스위치군의 스위칭양태가 제어된다. 이로써, 디지털화상데이터에 대응한 구동전압을 소스라인에 출력하게 된다.
잔여기간중에는 전원전환용 제10 스위치가 제2 고전압용 전원단자쪽으로 전환되고, 다시 상기 전환수단에 의해 용량성 부하와의 전기적 접속이 절단된다. 이로써, 회로내를 흐르는 전류가 감소하고 소비전력을 저감할 수 있다. 이와 같이 하여, 전압포텐쇼미터형이고 또한 상위비트 대응의 제1 의 디지털/아날로그변환회로부의 전원전압의 전환에 의하여 저전력화를 도모할 수 있다.
또, 청구항 24 에 기재한 발명은 청구항 23 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서, 제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 출력스위치인 것을 특징으로 한다.
상기 구성과 같이, 출력스위치에 의하면 간단한 회로구성이고, 더욱이 완전히 용량성 부하와의 전기적 접속을 절단할 수 있다.
또, 청구항 25 에 기재한 발명은 청구항 1 내지 청구항 3 의 어느 한 항에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 소정의 기준신호를 입력하고, 이 기준신호로부터 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 두기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호생성회로를 구비하고, 상기 디지털/아날로그변환회로는 디지털화상입력데이터의 상위비트데이터에 따라 동작하는 제1 의 디지털/아날로그변환회로부와, 제1 의 디지털/아날로그변환회로부로부터의 고전압측 출력이 주어지는 제1 접속단자와, 저전압측 출력이 주어지는 제2 접속단자를 구비하고, 이 제1 접속단자와 제2 접속단자 사이의 전압을 기준전압으로 하고, 디지털화상입력데이터의 하위비트데이터에 따라 동작하는 제2 의 디지털/아날로그변환회로부를 가지며, 상기 제1의 디지털/아날로그변환회로부는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 상기 제2 의 디지털/아날로그변환회로부는 R-2R 래더형 디지털/아날로그변환회로로 구성되고, 상기 제1 의 디지털/아날로그변환회로부는 상기 저항소자가 복수개 직렬로 접속하여 직렬회로를 구성하고, 이 직렬회로의 일단은 고전압용 전원단자에 접속되고, 직렬회로의 타단은 저전압용 전원단자에 접속되고, 상기 직렬회로를 구성하는 저항소자의 각 접속점과 상기 제1 접속단자와의 사이에 디지털화상입력데이터의 상위비트에 의해 제어되는 제7 스위치군이 각각 개재되고, 각 저항소자의 각 접속점과 상기 제2 접속단자와의 사이에 디지털화상입력데이터의 상위비트에 의해 제어되는 제8 스위치군이 각각 개재된 구성을 가지며, 상기 제2 의 디지털/아날로그변환회로부는 상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과. 디지털입력데이터의 각 비트마다 설치되어, 제1 접속단자와의 접속상태와 제2 접속단자와의 접속상태의 2가지 접속상태를 선택적으로 전환하는 제9 스위치군과, 상기 제9 스위치군의 스위칭양태를 제어하는 제4 전환신호를 생성하여, 이 제4 전환신호를 제9 스위치군에 출력하는 제4 전환신호생성회로로서, 디지털화상데이터의 하위비트와 상기 제1 전환신호생성회로로부터의 제1 전환신호를 입력하고, 상기 통상동작기간중에는 하위비트의 디지털화상입력데이터에 대응한 제4 전환신호를 출력하고, 상기 잔여기간중에는 하위비트의 디지털화상데이터중, 적어도 상기 저항소자망에 흐르는 전류의 최소전류치와 최대전류치중의 중간전류치 이하가 되는 입력데이터의 어느 하나의 입력데이터에 고정하여, 이 고정된 입력데이터를 제4 전환신호로서 출력하는 제4 전환신호생성회로를 가지며, 또한 상기 제1 전환신호생성회로로부터의 제1 전환신호에 응답하여, 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단이 설치된 것을 특징으로 한다.
상기 구성에 의하면 다음과 같은 작용을 한다.
통상동작기간중에는 제7 및 제8 스위치군이 상위비트에 따라 스위칭양태가 제어되고, 제9 스위치군이 화상데이터에 따른 구동전압이 얻어지도록 고전원측 또는 저전원측의 어느 하나에 접속이 전환된다. 이로써, 디지털화상데이터에 대응한 구동전압을 소스라인에 출력하게 된다.
잔여기간중에는, 제4 전환신호생성회로는 디지털화상데이터중 적어도 상기 저항소자망에 흐르는 전류의 최소전류치와 최대전류치중의 중간전류치 이하가 되는 입력데이터의 어느 하나의 입력데이터에 고정하여, 이 고정된 입력데이터를 제4 전환신호로서 제9 스위치군에 출력한다. 이로써, 제9 스위치군은 고정데이터에 따라 스위칭되고, 그래서 제2 의 디지털/아날로그변환회로내를 흐르는 전류가 감소하여 소비전력을 저감할 수 있다. 이와 같이 하여 R-2R 래더형이고, 또한 하위비트 대응의 제2 의 디지털/아날로그변환회로의 입력데이터 전환에 의하여 저전력화를 도모할 수 있다.
또, 청구항 26 에 기재한 발명은 청구항 25 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서, 제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 출력스위치인 것을 특징으로 한다.
상기 구성과 같이, 출력스위치에 의하면 간단한 회로구성이고, 더욱이 완전히 용량성 부하와의 전기적 접속을 절단할 수 있다.
또, 청구항 27 에 기재한 발명은 청구항 1 내지 3 의 어느 한 항에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 소정의 기준신호를 입력하고, 이 기준신호로부터 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 두기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호생성회로를 구비하고, 상기 디지털/아날로그변환회로는 디지털화상입력데이터의 상위비트데이터에 따라 동작하는 제1 의 디지털/아날로그변환회로부와, 제1 의 디지털/아날로그변환회로부로부터의 고전압측 출력이 주어지는 제1 접속단자와, 이 제1 접속단자에 이어져 있는 전원입력라인에 개재하는 제11 스위치와, 저전압측 출력이 주어지는 제2 접속단자와, 이 제2 접속단자에 이어져 있는 전원입력라인에 개재하는 제12 스위치를 구비하고, 이 제1 접속단자와 제2 접속단자 사이의 전압을 기준전압으로 하고, 디지털화상입력데이터의 하위비트데이터에 따라 동작하는 제2 의 디지털/아날로그변환회로부로 구성되고, 상기 제1 의 디지털/아날로그변환회로부는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 상기 제2 의 디지털/아날로그변환회로부는 R-2R 래더형 디지털/아날로그변환회로로 구성되고, 상기 제1 의 디지털/아날로그변환회로부는 상기 저항소자가 복수개 직렬로 접속하여 직렬회로를 구성하고, 이 직렬회로의 일단은 고전압용 전원단자에 접속되고, 직렬회로의 타단은 저전압용 전원단자에 접속되고, 상기 직렬회로를 구성하는 저항소자의 각 접속점과 상기 제1 접속단자와의 사이에 디지털화상입력데이터의 상위비트에 의해 제어되는 제7 스위치군이 각각 개재되고, 각 저항소자의 각 접속점과 상기 제2 접속단자와의 사이에 디지털화상입력데이터의 상위비트에 의해 제어되는 제8 스위치군이 각각 개재된 구성을 가지며, 상기 제2 의 디지털/아날로그변환회로부는 상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과, 디지털입력데이터의 하위비트마다 설치되어 제1 접속단자와의 접속상태와 제2 접속단자와의 접속상태의 두가지 접속상태를 선택적으로 전환하는 제9 스위치군을 가지며, 또한 상기 제1 전환신호생성회로로부터의 제1 전환신호에 응답하여, 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단이 설치된 것을 특징으로 한다.
상기 구성에 의하면 다음과 같은 작용을 한다.
통상동작기간중에는 제11 스위치 및 제12 스위치가 ON 상태로 되고, 또한 디지털화상데이터의 상위비트에 따라 제7 스위치군 및 제8 스위치군의 스위칭양태가 제어되고, 또한 디지털화상데이터의 하위비트에 따라 제9 스위치군의 스위칭양태가 제어된다. 이로써, 디지털화상데이터에 대응한 구동전압을 소스라인에 출력하게 된다.
잔여기간중에는 제11 스위치 및 제12 스위치가 OFF 상태로 되고, 이로써, 제2 의 디지털/아날로그변환회로부내를 흐르는 전류가 제로로 되어 소비전력을 저감할 수 있다. 이와 같이 하여, R-2R 래더형이고 또한 하위비트 대응의 제2 의 디지털/아날로그변환회로부의 전원절단에 의하여 저전력화를 도모할 수 있다.
또, 청구항 28에 기재한 발명은 청구항 27에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서, 제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 출력스위치인 것을 특징으로 한다.
상기 구성과 같이, 출력스위치에 의하면 간단한 회로구성으로 더욱이 완전히 용량성 부하와의 전기적 접속을 절단할 수 있다.
또, 청구항 29 에 기재한 발명은 청구항 1 내지 청구항 3 의 어느 한 항에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 소정의 기준신호를 입력하고, 이 기준신호로부터 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 두기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호생성회로를 구비하고, 상기 디지털/아날로그변환회로는 디지털화상입력데이터의 상위비트에 따라 동작하는 제1 의 디지털/아날로그변환회로부와, 제1 의 디지털/아날로그변환회로부로부터의 고전압측 출력이 주어지는 제1 접속단자와, 저전압측 출력이 주어지는 제2 접속단자를 구비하고, 이 제1 접속단자와 제2 접속단자 사이의 전압을 기준전압으로 하고, 디지털화상입력데이터의 하위비트에 따라 동작하는 제2 의 디지털/아날로그변환회로부와, 상기 제1 의 디지털/아날로그변환회로부는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 상기 제2 의 디지털/아날로그변환회로부는 R-2R 래더형 디지털/아날로그변환회로로 구성되고, 상기 제1 의 디지털/아날로그변환회로부는 상기 저항소자를 복수개 직렬로 접속하여 직렬회로를 구성하고, 이 직렬회로의 일단은 전원전환용 제10 스위치를 통하여 제1 고전압용 전원단자와, 이 제1 고전압용 전원보다 전압레벨이 낮은 제2 고전압용 전원단자에 공통으로 접속되고, 직렬회로의 타단은 저전압용 전원단자에 접속되고, 상기 직렬회로를 구성하는 저항소자의 각 접속점과, 상기 제1 접속단자와의 사이에 디지털화상입력데이터의 상위비트에 의해 제어되는 제7 스위치군이 각각 개재되고, 각 저항소자의 각 접속점과 상기 제2 접속단자와의 사이에 디지털화상입력데이터의 상위비트에 의해 제어되는 제8 스위치군이 각각 개재된 구성을 가지며, 상기 제2 의 디지털/아날로그변환회로부는 상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과, 디지털입력데이터의 하위비트마다 설치되어 제1 접속단자와의 접속상태와, 제2 접속단자와의 접속상태의 두가지 접속상태를 선택적으로 전환하는 제9 스위치군과, 상기 제9 스위치군의 스위칭양태를 제어하는 제4 전환신호를 생성하여, 이 제4 전환신호를 제9 스위치군에 출력하는 제4 전환신호생성회로로서, 디지털화상데이터의 하위비트와 상기 제1 전환신호생성회로로부터의 제1 전환신호를 입력하고, 상기 통상동작기간중에는 하위비트의 디지털화상입력데이터에 대응한 제4 전환신호를 출력하고, 상기 잔여기간중에는 하위비트의 디지털화상데이터중, 적어도 상기 저항소자망에 흐르는 전류의 최소전류치와 최대전류치 중의 중간전류치 이하가 되는 입력데이터의 어느 하나의 입력데이터에 고정하여, 이 고정된 입력데이터를 제4 전환신호로서 출력하는 제4 전환신호생성회로를 가지며, 또한 상기 제1 전환신호생성회로로부터의 제1 전환신호에 응답하여, 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단이 설치된 것을 특징으로 한다.
상기 구성에 의하면 다음과 같은 작용을 한다
통상동작기간중에는 전원전환용 제10 스위치가 제1 고전압용 전원단자측으로 전환되고, 제7 스위치군 및 제8 스위치군이 화상데이터의 상위비트에 따른 스위치양태로 제어되고, 또한 제9 스위치군이 화상데이터의 하위비트에 따른 구동전압이 얻어지도록 고전압측 또는 저전압측의 어느 한쪽으로 접속이 전환된다. 이로써, 디지털화상데이터에 대응한 구동전압을 소스라인에 출력하게 된다.
잔여기간중에는 전원전환용 제10 스위치가 제2 고전압용 전원단자측으로 전환되고, 또한 제9 스위치군이 상기 고정된 입력데이터에 의해 스위칭되고, 상기 단절수단에 의해 용량성 부하와의 전기적 접속이 절단된다. 이로써, 제1 의 디지털/아날로그변환회로부에서는 제2 고전압용 전원이 공급되고, 회로내를 흐르는 전류가 감소하고, 또 이에 따라 제2 의 디지털/아날로그변환회로부의 공급전원도 감소한다. 또한, 제2 의 디지털/아날로그변환회로부에서는 고정데이터에 의해 소비전력을 저감할 수 있다. 이와 같이 하여 전압포텐쇼미터형이고 또한 상위비트 대응의 제1 의 디지털/아날로그변환회로부의 전원전환 및 R-2R 래더형이고 또한 하위비트 대응의 제2 의 디지털/아날로그변환회로부의 입력데이터 전환에 의해 저전력화를 도모할 수 있다.
또, 청구항 30 에 기재한 발명은 청구항 29 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서, 제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 출력스위치인 것을 특징으로 한다.
상기 구성과 같이, 출력스위치에 의하면 간단한 구성이고 더욱이 완전히 용량성 부하와의 전기적 접속을 절단할 수 있다.
또, 청구항 31 에 기재한 발명은 청구항 1 내지 청구항 3의 어느 한 항에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 소정의 기준신호를 입력하고, 이 기준신호로부터 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 두기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호생성회로를 구비하고, 상기 디지털/아날로그변환회로는 디지털화상입력데이터의 상위비트에 따라 동작하는 제1 의 디지털/아날로그변환회로부와, 제1 의 디지털/아날로그변환회로부로부터의 고전압측 출력이 주어지는 제1 접속단자와, 이 제1 접속단자에 이어지는 전원입력라인에 개재하는 제11 스위치와, 저전압측 출력이 주어지는 제2 접속단자와, 이 제2 접속단자에 이어지는 전원입력라인에 개재하는 제12 스위치를 구비하고, 이 제1 접속단자와 제2 접속단자 사이의 전압을 기준전압으로 하고, 디지털화상입력데이터의 하위비트데이터에 따라 동작하는 제2 의 디지털/아날로그변환회로부로 구성되고, 상기 제1 의 디지털/아날로그변환회로부는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 상기 제2 의 디지털/아날로그변환회로부는 R-2R 래더형 디지털/아날로그변환회로로 구성되고, 상기 제1 의 디지털/아날로그변환회로부는 상기 저항소자를 복수개 직렬로 접속하여 직렬회로를 구성하고, 이 직렬회로의 일단은 전원전환용 제10 스위치를 통하여 제1 고전압용 전원단자와 이 제1 고전압용 전원보다 전압레벨이 낮은 제2 고전압용 전원단자에 공통으로 접속되고, 직렬회로의 타단은 저전압용 전원단자에 접속되고, 상기 직렬회로를 구성하는 저항소자의 각 접속점과 상기 제1 접속단자와의 사이에 디지털화상입력데이터의 상위비트에 의해 제어되는 제7 스위치군이 각각 개재되고, 각 저항소자의 각 접속점과 상기 제2 접속단자와의 사이에 디지털화상입력데이터의 상위 비트에 의해 제어되는 제8 스위치군이 각각 개재된 구성을 가지며, 상기 제2 의 디지털/아날로그변환회로부는 상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자로 구성되는 R-2R 래더 저항소자망과, 디지털입력데이터의 하위비트마다 설치되어 제1 접속단자와의 접속상태와 제2 접속단자의 2가지 접속상태를 선택적으로 전환하는 제9 스위치를 가지며, 또한 상기 제1 전환신호생성회로로부터의 제1 전환신호에 응답하여, 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단이 설치되고, 통상동작기간중에는 전원전환용 제10 스위치가 제1 고전압용 전원단자쪽으로 전환되고, 제7 스위치군 및 제8 스위치군이 화상데이터의 상위비트에 따른 스위칭양태로 제어되고, 제9 스위치군이 화상데이터의 하위비트에 따른 구동전압이 얻어지도록 고전원측 또는 저전원측의 어느 한쪽으로 접속을 전환하고, 또한 제11 스위치 및 제12 스위치가 ON 상태로 되고, 상기 잔여기간중에는 전원전환용 제10 스위치가 제2 고전압용 전원단자쪽으로 전환되고, 또한 제11 스위치 및 제12 스위치가 OFF 상태로 되고, 다시 상기 절단수단에 의해 소스라인에 접속되는 용량성 부하와의 전기적 접속이 절단되는 것을 특징으로 한다.
상기 구성에 의하면 다음과 같은 작용을 한다.
통상동작기간중에는 전원전환용 제10 스위치가 제1 고전압용 전원단자측으로 전환되고, 제7 스위치군 및 제8 스위치군이 화상데이터의 상위비트에 따른 스위치양태로 제어되고, 제9 스위치군이 화상데이터의 하위비트에 따른 구동전압이 얻어지도록 고전압측 또는 저전압측의 어느 한쪽으로 접속을 전환하고, 또한 제11 스위치 및 제12 스위치가 ON 상태로 된다. 이로써, 디지털화상데이터에 대응한 구동전압이 소스라인에 출력된다.
잔여기간중에는 전원전환용 제10 스위치가 제2 고전압용 전원단자쪽으로 전환되고, 또한 제11 스위치 및 제12 스위치가 OFF 상태로 되고, 또한 절단수단에 의해 소스라인에 접속되는 용량성 부하와의 전기적 접속이 절단된다. 이로써, 제1 의 디지털/아날로그변환회로부에서는 제2 고전압용 전원이 공급되고, 회로내에 흐르는 전류가 감소한다. 또, 제2 의 디지털/아날로그변환회로부에서는 전원절단에 의해 회로내에 흐르는 전류가 제로가 된다. 이와 같이 하여 전압포텐쇼미터형이고 또한 상위비트 대응의 제1 의 디지털/아날로그변환회로부의 전원전환 및 R-2R 래더형이고 또한 하위비트 대응의 제 2 의 디지털/아날로그변환회로부의 전원절단에 의하여 저전력화를 도모할 수 있다.
또, 청구항 32 에 기재한 발명은 청구항 31 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서, 제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위하여 OFF 상태로 되는 출력스위치인 것을 특징으로 한다.
상기 구성과 같이, 출력스위치에 의하면 간단한 회로구성이고 더욱이 완전히 용량성 부하와의 전기적 접속을 절단할 수 있다.
또, 청구항 33 에 기재한 발명은 청구항 1 내지 청구항 3 의 어느 한 항에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 소정의 기준신호를 입력하고, 소스라인에 화상데이터를 기입하기에 앞서 행해지는 프리차지(precharge)를 위한 프리차지기간모드와, 프리차지기간 이외의 잔여기간모드의 어느 하나의 모드로 전환하는 제5 전환신호를 생성하는 제5 전환신호생성회로를 구비하고, 상기 디지털/아날로그변환회로는 상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과, 디지털화상데이터의 각 비트마다 설치되고, 고전압용 전원단자와의 접속상태와 저전압용 전원단자와의 접속상태의 두가지 접속상태를 선택적으로 전환하여 출력전압을 결정하는 제4 스위치군과, 상기 제4 스위치군의 스위칭양태를 제어하는 제6 전환신호를 생성하여, 이 제6 전환신호를 제4 스위치군에 출력하는 제6 전환신호생성회로로서, 디지털화상데이터와 상기 제5 전환신호생성회로로부터의 제5 전환신호를 입력하고, 상기 프리차지기간 이외의 잔여기간중에는, 디지털화상입력데이터에 대응한 제6 전환신호를 출력하고, 상기 프리차지기간중에는 디지털화상데이터중 적어도 상기 저항소자망에 흐르는 전류의 최소전류치와 최대전류치중의 중간전류치 이하가 되는 입력데이터의 어느 하나의 입력데이터에 고정하여, 이 고정된 입력데이터를 제6 전환신호로 하여 출력하는 제6 전환신호생성회로를 가진 R-2R 래더형 디지털/아날로그변환회로로 구성되어 있는 것을 특징으로 한다.
상기 구성에 의하면, 프리차지기간중 제6 전환신호생성회로에 의해, 제4 스위치군의 조합중 디지털/아날로그변환회로의 저항소자에 흐르는 전류의 최소전류치와 최대전류치중의 중간전류치 이하가 되는 스위칭양태의 조합이 된다. 따라서 프리차지기간에 있어서의 저전력화가 가능해진다.
또, 청구항 34 에 기재한 발명은 청구항 1 내지 청구항 3 의 어느 한 항에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 소정의 기준신호를 입력하고, 소스라인에 화상데이터를 기입하기에 앞서 행해지는 프리차지(precharge)를 위한 프리차지기간모드와, 프리차지기간 이외의 잔여기간모드의 어는 하나의 모드로 전환하는 제5 전환신호를 생성하는 제5전환신호생성회로를 구비하고, 상기 디지털/아날로그변환회로는 디지털화상입력데이터의 상위비트에 따라 동작하는 제1 의 디지털/아날로그변환회로부와, 제1 의 디지털/아날로그변환회로로부터의 고전압측 출력이 부여되는 제1 접속단자와, 저전압측 출력이 부여되는 제2 접속단자를 구비하고, 이 제1 접속단자와 제2 접속단자 사이의 전압을 기준전압으로 하고, 디지털화상입력데이터의 하위비트에 따라 동작하는 제2 의 디지털/아날로그변환회로로 구성되고, 상기 제1 의 디지털/아날로그변환회로부는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 상기 제2 의 디지털/아날로그변환회로부는 R-2R 래더형 디지털/아날로그변환회로로 구성되고, 상기 제1 의 디지털/아날로그변환회로부는 상기 저항소자를 복수개 직렬로 접속하여 직렬회로를 구성하고, 이 직렬회로의 일단은 전원전환용 제10 스위치를 통해 제1 고전압용 전원단자와, 이 제1 고전압용 전원보다 전압레벨이 낮은 제2 고전압용 전원단자에 공통으로 접속되고, 직렬회로의 타단은 저전압용 전원단자에 접속되고, 상기 직렬회로를 구성하는 저항소자의 각 접속점과 상기 제1 접속단자와의 사이에 디지털화상입력데이터의 상위비트에 의해 제어되는 제7 스위치군이 각각 개재되고, 각 저항소자의 각 접속점과 상기 제2 접속단자와의 사이에, 디지털화상입력데이터의 상위비트에 의해 제어되는 제8 스위치군이 각각 개재된 구성을 가지며, 상기 제2 의 디지털/아날로그변환회로부는 상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과, 디지털입력데이터의 하위비트마다 설치되어 제1 접속소자와의 접속상태와 제2 접속단자와의 접속상태의 두가지 접속상태를 선택적으로 전환하는 제9 스위치군과 상기 제9 스위치군의 스위칭양태를 제어하는 제7 전환신호를 생성하여, 이 제7 전환신호를 제9 스위치군에 출력하는 제7 전환신호생성회로로서, 디지털화상데이터의 하위비트와 상기 제5 전환신호생성회로로부터의 제 5 전환신호를 입력하고, 상기 프리차지기간 이외의 잔여기간중에는 하위비트의 디지털화상입력데이터에 대응한 제7 전환신호를 출력하고, 상기 프리차지기간중에는 하위비트의 디지털화상데이터중 적어도 상기 저항소자망에 흐르는 전류의 최소전류치와 최대전류치중의 중간전류치 이하가 되는 입력데이터의 어느 하나의 입력데이터에 고정하여, 이 고정된 입력데이터를 제7 전환신호로서 출력하는 제4 전환신호생성회로를 가지며, 프리차지기간 이외의 잔여기간중에는 전원전환용 제10 스위치가 제1 고전압용 전원단자쪽으로 전환되고, 제7 스위치군 및 제8 스위치군이 화상데이터의 상위비트에 따른 스위칭양태로 제어되고, 또한 제9 스위치군이 화상데이터의 하위비트에 따른 구동전압이 얻어지도록 고전압측 또는 저전압측의 어느 한쪽으로 접속을 전환하고, 프리차지기간중에는 전원전환용 제10 스위치가 제2 고전압용 전원단자쪽으로 전환되고, 또한 제9 스위치군이 상기 고정된 입력데이터에 의해 스위칭되는 것을 특징으로 한다.
상기 구성에 의하면, 프리차지기간 이외의 잔여기간중에는 전원전환용 제10스위치가 제1 고전압용 전원단자쪽으로 전환되고, 제7 스위치군 및 제8 스위치군이 화상데이터의 상위비트에 따른 스위칭양태로 제어되고, 또한 제9 스위치군이 화상데이터의 하위비트에 따른 구동전압이 얻어지도록 고전원측 또는 저전원측의 어느 한쪽으로 접속을 전환할 수 있다.
프리차지기간중에는 전원전환용 제10 스위치가 제2 고전압용 전원단자쪽으로 전환되고, 또한 제9 스위치군이 상기 고정된 입력데이터에 의해 스위칭된다. 따라서 프리차지기간에 있어서의 저전압화가 가능해진다.
또, 청구항 35 에 기재한 발명은 청구항 13 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가진 것을 특징으로 한다.
상기 구성에 의하면, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로의 출력과, 수평동기신호와의 앤드조건을 취하여, 제1 전환신호를 생성하므로, 저항치에 의해 제1 전환신호의 하이레벨의 기간을 결정할 수 있다. 그러므로, 기판마다 저항소자의 저항치의 불균일에 의해 생기는 디지털/아날로그변환회로내의 저항소자에 흐르는 정상전류의 차를 흡수할 수 있다.
구체적으로 설명하면, 어레이기판상의 저항소자의 저항치가 높은 경우에는 디지털/아날로그변환회로에 흐르는 전류는 감소하고, 소스라인(SL)에 접속되어 있는 용량성 부하를 충전하는 시간이 오래 걸리므로, 저전력기간은 짧은쪽이 바람직하다. 또, 저전력기간이 짧아져도(따라서 통상동작기간이 길어져도) 저항소자가 고저항이고, 통상동작기간에 있어서의 소비전력은 감소하고 있으므로 소비전력의 관점에서는 아무런 문제가 생기지 않는다. 한편, 저항소자의 저항치가 낮은 경우에는 디지털/아날로그변환회로에 흐르는 전류가 증가하고, 소스라인의 충전에 필요한 시간은 짧아지므로, 저전력기간은 긴 편이 바람직하다. 이와 같은 어레이기판상의 저항소자의 저항치의 크기에 따라 소스라인의 충전 및 소비전력의 저감이라는 두가지 요망을 충족하기 위하여, 통상동작기간과 저전력기간의 길이를 변화시킬 필요가 생기는 경우에는, 제1 전환신호생성회로에 의해 제1 전환신호가 상기 요망을 충족시키도록 하이레벨기간의 길이를 자동적으로 최적 길이로 변화시킨다. 이와 같이 하여, 디지털/아날로그변환회로의 저항소자와 동일한 어레이기판상에 형성된 저항소자로 적분회로를 구성함으로써, 저항소자의 정밀도 여하에 관계없이 항상 소비전력의 최적화를 자동적으로 설정할 수 있게 된다. 따라서, 저항치의 불균일에 관계없이 모든 기판의 소비전력의 최적화를 자동적으로 설정할 수 있게 된다.
또, 청구항 36 에 기재한 발명은 청구항 15 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호에서 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가진 것을 특징으로 한다.
상기 구성에 의하면, 청구항 35 에 기재한 발명과 동일하게 작용을 한다.
또, 청구항 37 에 기재한 발명은 청구항 17 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기회로는 수평동기신호를 입력하고, 이 수평동기신호에서 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 한다.
상기 구성에 의하면, 청구항 35 에 기재한 발명과 동일하게 작용을 한다.
또, 청구항 38 에 기재한 발명은 청구항 19 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호에서 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가진 것을 특징으로 한다.
상기 구성에 의하면, 청구항 35 에 기재한 발명과 동일한 작용을 한다.
또, 청구항 39 에 기재한 발명은 청구항 21 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 한다.
상기 구성에 의하면, 청구항 35 에 기재한 발명과 동일한 작용을 한다.
또, 청구항 40 에 기재한 발명은 청구항 23 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 한다.
상기 구성에 의하면, 청구항 35 에 기재한 발명과 동일한 작용을 한다.
또, 청구항 41 에 기재한 발명은 청구항 25 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 한다.
상기 구성에 의하면, 청구항 35 에 기재한 발명과 동일한 작용을 한다.
또, 청구항 42 에 기재한 발명은 청구항 27 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 한다.
상기 구성에 의하면, 청구항 35 에 기재한 발명과 동일한 작용을 한다.
또, 청구항 43 에 기재한 발명은 청구항 29 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 한다.
상기 구성에 의하면, 청구항 35 에 기재한 발명과 동일한 작용을 한다.
또, 청구항 44 에 기재한 발명은 청구항 31 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 한다.
상기 구성에 의하면, 청구항 35 에 기재한 발명과 동일한 작용을 한다.
또, 청구항 45 에 기재한 발명은 청구항 13 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수(時定數)에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가진 것을 특징으로 한다.
상기 구성과 같이, 용량소자가 소스라인에 접속되는 용량성 부하에 의해 구성함으로써, 저항소자의 불균일에 더하여, 용량성 부하의 불균일도 고려하여 통상동작기간의 최적화를 도모할 수 있다. 따라서, 저항소자의 불균일만 고려하는 경우에 비해 더욱 통상동작기간의 최적화를 도모할 수 있게 된다.
또, 청구항 46 에 기재한 발명은 청구항 15 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가진 것을 특징으로 한다.
상기 구성에 의하면, 청구항 45 에 기재한 발명과 같은 작용을 한다.
또, 청구항 47 에 기재한 발명은 청구항 17 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가진 것을 특징으로 한다.
상기 구성에 의하면, 청구항 45 에 기재한 발명과 같은 작용을 한다.
또, 청구항 48 에 기재한 발명은 청구항 19 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제 1 전환신호로서 출력하는 논리회로를 가진 것을 특징으로 한다.
상기 구성에 의하면, 청구항 45 에 기재한 발명과 같은 작용을 한다.
또, 청구항 49 에 기재한 발명은 청구항 21 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가진 것을 특징으로 한다.
상기 구성에 의하면, 청구항 45 에 기재한 발명과 같은 작용을 한다.
또, 청구항 50 에 기재한 발명은 청구항 23 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가진 것을 특징으로 한다.
상기 구성에 의하면, 청구항 45 에 기재한 발명과 같은 작용을 한다.
또, 청구항 51 에 기재한 발명은 청구항 25 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가진 것을 특징으로 한다.
상기 구성에 의하면, 청구항 45 에 기재한 발명과 같은 작용을 한다.
또, 청구항 52 에 기재한 발명은 청구항 27 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가진 것을 특징으로 한다.
상기 구성에 의하면, 청구항 45 에 기재한 발명과 같은 작용을 한다.
또, 청구항 53 에 기재한 발명은 청구항 29 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가진 것을 특징으로 한다.
상기 구성에 의하면, 청구항 45 에 기재한 발명과 같은 작용을 한다.
또, 청구항 54 에 기재한 발명은 청구항 31 에 기재한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 상기 제1 전환신호생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서, 저항소자와 용량소자로 구성되는 적분회로를 포함하고, 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와, 지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가진 것을 특징으로 한다.
상기 구성에 의하면, 청구항 45 에 기재한 발명과 같은 작용을 한다.
[제 1 형태]
(실시형태 1-1)
실시형태 1-1에 관한 액티브매트릭스형 액정표시장치의 구동회로를 도 1 ∼ 도 3을 참조하여 다음에 설명한다.
액티브매트릭스형 액정표시장치는 도 1에 모식적으로 나타낸 바와 같이, 편광필터층(51), 유리기판(52), 액정패널(PNL), 대향투명전극(53)이 형성된 대향유리기판(54) 및 편광필터층(55) 등이 적층되어 구성되어 있다.
유리기판(52)상에는, 화상표시영역(60)에 수평방향의 화소수에 따른 서로 평행한 소스라인(SL …)과, 수직방향의 화소수에 따른 상기 소스라인(SL …)에 직행하는 방향의 게이트라인(GL…)이 도시하지 않은 절연층을 통하여 형성되어 있다. 또한, 각 소스라인(SL…)과 게이트라인(GL…)과의 교차위치마다 화소스위칭트랜지스터(61…) 및 화소전극(62…)이 형성되어 있다.
유리기판(52)상에는 또 소스라인(SL…)에 구동전압을 인가하는 디지털/아날로그변환회로를 포함하는 구동회로(71) 및 게이트라인(GL…)에 선택적으로 전압(Vg)를 인가하는 수직주사스위치(GSW)가 형성되어 있다. 또한, 구동회로(71)는 스위치에 의하여 선택적으로 접속되는 소정 개수의 소스라인(SL)의 조(組)마다 설치해도 되지만, 여기서는 설명의 편의상 각 소스라인(SL)마다 설치되어 있다고 하고, 그 중 1개의 소스라인(SL)에 대응하는 것에 대해서만 설명한다.
상기 구동회로(71)의 디지털/아날로그변환회로를 구성하는 저항소자는 화소스위칭트랜지스터(61…)와 함께, 도 2 에 나타낸 바와 같이, 유리기판(52)상에 형성된 다결정실리콘(Polycrystalline silicon : 약칭 p -Si)을 사용하여 구성되어 있다.
도 2a는 구동회로(71)의 디지털/아날로그변환회로를 구성하는 스위칭소자와 저항소자의 회로도이고, 도 2b는 도 2a에 보인 스위칭소자와 저항소자의 배선패턴을 나타낸 도면이다. 또한, 도 2 에는 본 발명에 관한 액정표시장치의 구동회로의 특징을 보다 명확하게 이해할 수 있도록 디지털/아날로그변환회로를 구성하는 하나의 저항소자와, 이 저항소자에 접속된 하나의 스위칭소자가 도시되어 있다.
도 2b에 보인 저항소자(R)는 액정표시장치의 어레이기판상에 p-Si 의 n+층으로 형성되어 있다. 이 저항소자(R)에 접속되는 스위칭소자(Tr)는 n 채널의 트랜지스터이다. 또, 도 2b에 있어서, S 는 스위칭소자(Tr)의 소스단자이고, D 는 스위칭소자(Tr)의 드레인단자이고, G 는 스위칭소자(Tr)의 게이트단자이고, 1 은 알루미늄 등으로 이루어진 전극이고, 2 는 출력단자이다. 또, 3 은 p-Si 의 n+층으로 형성되는 소스영역이고, 4 는 p-Si 의 n+층으로 형성되는 드레인영역이고, 5 는 소스영역(3)과 드레인영역(4) 사이에 개재하는 채널영역이다.
소스단자(S)는 콘택트부(Rcs)를 통하여 소스영역(3)과 접속되어 있고, 게이트단자(G)는 콘택트부(Rcg)를 통하여 게이트전극(1)과 접속되어 있고, 드레인단자(D)는 콘택트부(Rcd)를 통하여 드레인영역(4) 및 저항소자(R)와 공통으로 접속되어 있다. 또, 출력단자(2)는 콘택트부(Rcr)를 통하여 저항소자(R)와 접속되어 있다. 이들 콘택트부(Rcs),(Rcg),(Rcd),(Rcr)는 면적에 반비례한 저항소자로서 기능을 한다. 따라서, 도 2b에 보인 배선패턴의 등가회로는 도 2a에 나타낸 바와 같이 된다.
이와 같은 저항소자(R)로서의 기능을 하는 p-Si 의 n+층의 형상은 다음에 기술하는 사고방식에 따라 결정된다. 즉, 저항소자(R)의 저항치(r)는 p-Si 의 n+층의 길이(L)에 비례하고, 폭(W)에 반비례한다. 따라서, 저항치(r)는 시트저항을 ρ 로 하면, r = ρ × L/W 로 된다. 따라서, r = 10KΩ의 저항소자(R)를 형성하는 경우를 상정하면, 시트저항 ρ = 2KΩ/? 이면, L = W = 5 로 실현할 수 있고, 예를들면 L = 100㎛, W = 20㎛ 로 하면 된다. 이와 같이 n+층의 길이(L)와 폭(W)의 조합을 임의로 선택하여, 희망하는 저항치를 얻을 수 있다. 이렇게 하여 p-Si 의 n+층으로 형성된 저항소자(R)와 스위칭소자(Tr)가 접속된 회로를 어레이기판에 형성할 수 있다.
본 발명에 관한 디지털/아날로그변환회로는 상술한 저항소자(R)와 스위칭소자(Tr)가 복수개 사용되고, 또한 소정의 배선접속되어 구성되어 있다. 이와 같이 하여 디지털/아날로그변환회로를 어레이기판에 내장한 구성으로 함으로써, 액정표시장치의 구성부품에서 구동 IC 를 삭제할 수 있고, 코스트의 저감을 도모할 수 있다. 또, 구동 IC 를 어레이기판에 장착하는 공정을 삭감할 수 있고, 더욱 액정표시장치의 두께를 얇게 할 수 있게 된다.
도 3은 액정표시장치의 구동회로의 구체적인 회로구성을 나타낸 구성도이다. 이 구동회로에 내장되는 디지털/아날로그변환회로(10)는 R-2R 래더형 디지털/아날로그변환회로로 구성되어 있다. 즉, 디지털/아날로그변환회로(10)는 저항소자(Rn0),(Rn1),(Rn2),(Rn3),(Rn00),(Rn01),(Rn12),(Rn23)와, 디지털입력데이터의 각 비트마다 설치되어 고전원(VH)과 저전원(VL)을 선택적으로 전환하는 스위치회로(15a∼15d)를 가진다. 각 저항소자(Rn0),(Rn1),(Rn2),(Rn3),(Rn00),(Rn01), (Rn12), (Rn23)는 p-Si의 n+층으로 형성된 것이다. 저항소자(Rn00),(Rn0), (Rn1),(Rn2),(Rn3)의 저항치는 모두 동일하며, 저항소자(Rn01),(Rn12),(Rn23)의 저항치가 저항소자의 저항치는 모두 동일하며, 또한 저항소자(Rn00),(Rn0),(Rn1), (Rn2),(Rn3)의 저항치가 저항소자(Rn01),(Rn12),(Rn23)의 저항치의 2배로 되어 있다. 즉, 저항소자(Rn01),(Rn12),(Rn23)의 저항치를 r1 로 하면, 저항소자(Rn00), (Rn0),(Rn1),(Rn2),(Rn3)의 저항치는 2×r1 이다.
또, 저항소자(Rn0)에 관련된 스위치회로(15a)는 스위칭소자(Tr0a),(Tr0b)로 구성되고, 저항소자(Rn1)에 관련된 스위치회로(15b)는 스위칭소자(Tr1a),(Tr1b)로 구성되어 있고, 저항소자(Rn2)에 관련된 스위치회로(15c)는 스위칭소자(Tr2a), (Tr2b)로 구성되어 있고, 저항소자(Rn3)에 관련된 스위치회로(15d)는 스위칭소자(Tr3a),(Tr3b)로 구성되어 있다. 이들 8개의 스위칭소자(Tr0a) ∼ (Tr3b)는 어레이기판에 형성된 n 채널트랜지스터이다.
또, 상기 스위칭소자(Tr0a),(Tr0b) ; (Tr1a),(Tr1b) ; (Tr2a),(Tr2b) ; (Tr3a),(Tr3b)의 각 게이트에는 디지털입력데이터의 각 비트(D0),(D0＊) ; (D1), (D1＊) ; (D2),(D2＊) ; (D3),(D3＊)가 부여된다. 여기서, 비트(D0∼D3)는 4비트의 디지털입력신호의 각 비트를 나타내고, 비트(D0＊) ∼ (D3＊)는 (D0) ∼ (D3)이 반전된 것이다. 이들 비트(D0),(D0＊)는 스위칭소자(Tr0a),(Tr0b)의 스위치전환신호로서, 또 비트(D1),(D1＊)는 스위칭소자(Tr1a),(Tr1b)의 스위치전환신호로서, 또 비트(D2),(D2＊)는 스위칭소자(Tr2a),(Tr2b) 의 스위치전환신호로서, 또 비트(D3), (D3＊)는 스위칭소자(Tr3a),(Tr3b)의 스위치전환신호로서의 기능을 한다. 즉, 예를들면 Tr0a 는 비트(D0)가 논리「1」일 때에 ON 으로 되고, 논리「0」일 때에 OFF 가 되도록 되어 있다.
이 실시형태에서는 4비트의 디지털입력신호의 예를 보이고 있으나, 동일한 구성을 다시 복수 사용하면, 기타의 복수 비트의 디지털입력신호에도 실시할 수 있다.
또, 신호증폭소자(11)는 어레이기판상에 형성되어 있는 n 채널트랜지스터로 구성되어 있다. 물론, 신호증폭소자(11)는 p 채널트랜지스터로 구성되어 있는 것이라도 되며, 또, n 채널트랜지스터와 p 채널트랜지스터를 적절히 배치한 것이라도 된다. 이 신호증폭소자(11)는 구체적으로는 볼티지호로아로서 동작하는 연산증폭기에 의해 실현되고 있다. 물론, 볼티지호로아로서 동작하는 연산증폭기 대신 소스호로아형 n 채널트랜지스터 또는 소스호로아형 p 채널트랜지스터에 의해 신호증폭소자(11)를 구성해도 된다. 이와 같은 구성의 신호증폭소자(11)에 의해 디지털/아날로그변환회로(10)로부터의 아날로그출력전압은 전압의 증폭률이 1배인 채, 출력전류를 증폭하여 액정표시장치의 소스라인(SL)을 구동한다. 이 증폭소자(11)에는 임피던스를 변환하는 기능도 구비되어 있으므로, 디지털/아날로그변환회로의 출력능력을 작게 억제한 채, 용량성 부하가 큰 소스라인(SL)을 단시간에 구동하는 것을 가능하게 한다. 또, 이와 같은 신호증폭소자(11)를 어레이기판상에 형성하였으므로, 개별부품으로서의 신호증폭소자를 어레이기판에 장착하는 경우에 비해, 액정표시장치의 구성부품에서 당해 신호증폭소자를 삭제할 수 있어 코스트의 저감을 도모할 수 있고, 또 당해 신호증폭소자를 어레이기판에 장착하는 공정을 삭감할 수 있다.
이와 같은 구성의 디지털/아날로그변환회로(10)내에서 사용하는 저항소자의 총면적은 다음과 같이 된다. 즉, 기준저항소자(Rn01)의 저항치를 r1 = 10KΩ 로 하고, p-Si 의 n+층의 시트저항을 ρ = 2KΩ/?로 하고, W = 20㎛으로 하면, 저항소자(Rn01),(Rn12),(Rn23)로서 기능을 하는 p-Si 의 n+층은 각각 길이 L1 = 100㎛ 로 되고, 저항소자(Rn00),(Rn0),(Rn1),(Rn2),(Rn3)로서의 기능을 하는 p-Si 의 n+층은 각각 길이 L2 = 200㎛ 로 된다. 따라서, 디지털/아날로그변환회로(10)내에서 사용하는 저항소자의 총면적은 패턴의 클리어런스부분(저항소자로서의 n+층 상호간의 간극부분)을 제외하면 0.026mm2가 된다.
이와 같이, 디지털/아날로그변환회로로서 R-2R 래더형 디지털/아날로그변환회로를 사용함으로써, 저항치 r1 인 저항소자와 저항치 2 × r1 인 저항소자의 2종류의 저항소자로 디지털/아날로그변환회로를 구성할 수 있고, 이로써, R-2R 래더형 이외의 구성인 디지털/아날로그변환회로로 같은 출력전압특성을 얻는 경우에 비하여, 디지털/아날로그변환회로내에서의 저항소자가 차지하는 총면적을 현저히 작게 할 수 있고, 또한 디지털데이터의 디코드에 요하는 회로의 규모를 작게 할 수 있다.
다음에, 이와 같은 구성의 디지털/아날로그변환회로의 동작의 개요를 설명한다. 예를들면, 디지털입력의 비트(D0),(D1),(D2)가 논리「1」이고, 디지털입력의 비트(D3)가 논리「0」인 경우를 상정하면, 비트(D0＊),(D1＊),(D2＊)는 논리「0」이고, 비트(D3＊)은 논리「1」이다. 따라서, 스위칭소자(Tr0a)는 ON 상태이고, 스위칭소자(Tr0b)는 OFF 상태로 되고, 전원(VL)과 전원(VH)중 VH 쪽의 전압이 스위칭소자(Tr0a)를 통하여 저항소자(Rn0)에 인가된다. 마찬가지로 하여, 전원(VH)의 전압이 스위칭소자(Tr1a)를 통하여 저항소자(Rn1)에 인가되고, 전원(VH)의 전압이 스위칭소자(Tr2a)를 통해 저항소자(Rn2)에 인가된다. 한편, 스위칭소자(Tr3a)는 OFF 상태이고, 스위칭소자(Tr3b)는 ON 상태로 되므로, 전원(VL)과 전원(VH)중 VL쪽의 전압이 스위칭소자(Tr3a)를 통해 저항소자(Rn3)에 인가된다. 이리하여, 디지털입력의 각 비트(D0) ∼ (D3) 및 반전디지털입력의 각 비트(D0＊) ∼ (D3＊)에 따라 전원(VL),(VH)중의 한쪽이 선택되어서 각 스위칭소자(Tr0a…) 또는 스위칭소자 (Tr0b…)를 통하여 각 저항소자(Rn0),(Rn1),(Rn2),(Rn3)에 인가된다. 그래서, 전단(前段)의 저항소자(R00),(Rn0),(Rn1),(Rn2),(Rn3)이 후단(後段)의 저항소자(R01),(R12),(R23)의 2배의 저항치를 가지므로, 접속단(24)의 전압은 VL+(VH-VL) (D0 + 2×D1 + 4×D2 + 8×D3)/8 이 되고, 디지털입력(D0…)에 대응하는 16가지이고 또한 직선적인 출력전압을 얻을 수 있다.
(실시형태 1-2)
도 4 는 실시형태 1-2에 관한 구동회로의 구성도이다. 이 실시형태 1-2 에 관한 구동회로에서는, 실시형태 1-1에 사용되고 있던 R-2R 래더형 디지털/아날로그변환회로 대신에 전압포텐쇼미터형이 사용되고 있다. 또한, 디지털입력은 3비트(D0) ∼ (D2)로 이루어진다. 이 디지털/아날로그변환회로(28)는 출력전압의 기준이 되는 고전압원(VH)과 저전압원(VL) 사이에, 저항소자(R1) ∼ (R7)이 직렬로 접속되고, 각 저항소자(R1) ∼ (R7)의 접속단(接續端)(C0) ∼(C7)과 출력단(出力端)사이에, 스위칭소자(Tr0) ∼(Tr7)이 개재되고, 이 스위칭소자(Tr0) ∼ (Tr7)에 관련하여 선택회로(30)를 구비한 구성으로 되어 있다. 상기 선택회로(30)는 디지털입력(D0) ∼ (D2)에 대응하여 저항소자(R1) ∼ (R7)의 접속단(C0) ∼(C7)을 택일적으로 선택하는 선택회로이고, 이 선택회로(30)는 스위칭소자(Tr0) ∼ (Tr7)의 스위칭양태를 전환하는 세 입력게이트회로(B0) ∼ (B7)로 구성되어 있다. 이 게이트회로(B0) ∼ (B7)는 n 채널트랜지스터로 구성되어 있다. 또, 게이트회로(B0) ∼ (B7)는 p 채널트랜지스터로 구성하여도 되고, n 채널트랜지스터와 p 채널트랜지스터로 구성되어 있어도 된다.
이와 같은 구성의 디지털/아날로그변환회로에 있어서, 예를들면 디지털입력(D1),(D2)가 논리「0」이고, 디지털입력(D0)이 논리「1」일 때는 게이트회로(B0),(B2) ∼ (B7)의 출력이 로우레벨이고, 게이트회로(B1)의 출력이 하이레벨이 되고, 따라서, 스위칭소자(Tr0),(Tr2) ∼ (Tr7)가 OFF 상태이고, 스위칭소자(Tr1)가 ON 상태로 된다. 이로써, 고전압원(VH)에서 저항소자(R7) ∼ (R2)에서 전압이 강하한 접속단(C1)의 전압이 출력전압으로서 신호증폭소자(11)에 인가된다. 이리하여 스위칭소자(Tr0) ∼ (Tr7)의 스위칭양태에 따라, 접속단(C0) ∼ (C7)중 하나의 접속단이 선택되어서, 저항소자(R1) ∼ (R7)에 의해 분압된 전압중의 당해 선택된 접속단의 전압이 출력전압으로서 출력된다. 따라서, 출력전압은 각 저항소자(R1) ∼ (R7)의 저항치로 가중된 것으로 된다. 그러므로, 저항소자(R1) ∼ (R7)의 저항치를 모두 동일하게 하면, 직선적인 출력전압특성을 얻을 수 있고, 저항소자(R1) ∼ (R7)의 저항치의 비를 임의로 설정하면 출력전압특성을 희망하는 곡선으로 할 수 있다.
또, 이 예에서는 전원 사이에 저항소자만이 직렬로 접속된 구성으로 하였으므로, 저항소자만을 사용하여 설계한 출력전압특성을 실제로 얻을 수 있게 된다. 그 이유를 다음에 상술하면, 실제의 회로설계에 있어서는 도 3의 구성 또는 그 밖의 구성의 디지털/아날로그변환회로에서는 회로 구성상 스위칭소자의 ON 저항을 고려하여 출력전압을 결정할 필요가 있다. 그러나, 이 실시형태에서는 도 4에서 명백한 바와 같이, 스위칭소자를 통하여 흐르는 전류가 작으면 즉, 신호증폭소자(11)의 입력임피던스가 크면, 스위칭소자에 의한 분류(分流)나 전압강하가 생기지 않고, 출력전압은 저항소자에 의한 분압(分壓)에 의해서만 결정된다.
따라서, 스위칭소자의 ON 저항을 고려할 필요가 없고, 저항소자만으로 출력전압을 결정할 수 있게 된다.
(실시형태 1-3)
도 5 는 실시형태 1-3에 관한 구동회로의 구성도이다. 본 실시형태 1-3의 구동회로는 실시형태 1-1의 구동회로에 유사하고, 대응하는 부분에는 동일한 참조부호를 붙인다. 본 실시형태 1-3에서는 신호증폭소자(11)를 사용하지 않는 구성으로 되어 있는 점에 있어서 실시형태 1-1과 다르다. 따라서, 본 실시형태 1-3의 디지털/아날로그변환회로(10)로부터의 아날로그출력전압은 증폭되지 않고 그대로 소스라인(SL)에 출력되고, 액정표시소자의 구동전압으로 되어 있다. 그러므로, 이 구동회로에서는 액정표시소자의 구동전압으로서 필요한 전압레벨이 디지털/아날로그변환회로(10)의 출력전압에서 얻어지도록 각 저항소자(Rn0) ∼ (Rn30),(Rn00), (Rn01),(Rn12),(Rn23)의 저항치 및 전원(VG)·(VD)의 전압 등이 설정되어 있다.
상기와 같이 신호증폭소자(11)를 사용하지 않는 구성으로 함으로써, 신호증폭소자(11)를 어레이기판에 형성하는 경우에 비하여, 신호증폭소자(11)의 회로면적 만큼 전체의 회로면적을 작게 할 수 있고, 또한 신호증폭소자(11)의 소비전력을 삭감할 수 있다.
또 참고로 기술(記述)하면, 신호증폭소자(11)를 사용하는 경우에는 출력전압특성이 신호증폭소자(11)의 성능에 크게 의존하므로, 신호증폭소자(11)가 고성능인 것이 필요하다. 그러나, 현재의 p-Si의 트랜지스터는 결정실리콘의 트랜지스터와 비교하여 트랜지스터성능이 뒤지므로, 상술한 도 3에 나타낸 신호증폭소자(11)를 어레이기판에 형성한 구성에서는 높은 정밀도의 출력전압특성 및 출력전류특성을 얻기 위해서는 회로규모가 커지고, 어레이기판상에 한정된 면적내에서는 요구 정밀도를 얻을 수 없는 경우가 있다. 이 점에 있어서, 신호증폭소자(11)를 사용하지 않는 도 5의 구성에서는 신뢰성이 보다 향상된 액정표시장치의 구동회로를 실현할 수 있고, 고정밀도의 출력전압특성을 필요로 하는 경우에도 적절하게 실시할 수 있다. 또, 이 구동회로의 예에서는 도 3의 구동회로에 대하여 신호증폭소자(11)를 삭감한 구성으로 하였으나, 상술한 도 4의 구성에서 신호증폭소자(11)를 삭감하도록 한 구성이라도 된다.
(실시형태 1-4)
도 6 은 실시형태 1-4 에 관한 구동회로의 구성도이다. 이 디지털/아날로그변환회로(40)는 디지털입력(D0) ∼ (D3)중의 상위 2비트(D3),(D2)에 대응에 의하여 동작하는 제1 의 디지털/아날로그변환회로부(41)와, 하위 2비트(D1),(D0)에 의하여 동작하는 제2 의 디지털/아날로그변환회로부(42)로 구성되어 있다. 제1 의 디지털/아날로그변환회로부(41)에서는 출력전압의 기준이 되는 고전압원(VH)과 저전압원(VL) 사이에 저항소자(R4) ∼ (R7)가 직렬로 접속되고, 각 저항소자(R4) ∼ (R7)의 접속단의 고전위측과 단자(VH2) 사이에 스위칭소자(Tr4H) ∼ (Tr7H)가 개재하고, 각 저항소자(R4) ∼ (R7)의 접속단의 저전위측과 단자(VL2) 사이에 스위칭소자(Tr4L) ∼ (Tr7L)이 개재되어 있다. 또, 스위칭소자(Tr4H) ∼ (Tr7L)에 관련하여 선택회로(44)가 구비되어 있다. 이 선택회로(44)는 디지털입력(D2),(D3)에 대응하여 저항소자군(R4n) ∼ (R7n)의 접속단을 택일적으로 선택하는 선택회로이고, 이 선택회로(44)는 스위칭소자(Tr4H) ∼ (Tr7H),(Tr4L) ∼ (Tr7L)의 스위칭상태를 전환하는 2입력게이트회로(VSL4) ∼ (VSL7)로 구성되어 있다.
제2 디지털/아날로그변환회로부(42)는 저항소자(R00),(R01),(R0),(R1)과, 스위칭소자(Tr0L),(Tr0H),(Tr1L),(Tr1H)를 가지며, 제1 디지털/아날로그변환회로부(41)로부터의 출력전압인 단자(VH2)와 (VL2)를 기준전원으로 한 R-2R 래더형 디지털/아날로그변환회로를 구성하고, 디지털입력(D0),(D1)에 대응하여 출력단(300)에 디지털/아날로그변환 후의 신호를 출력한다. 저항소자(R01)의 저항치는 r1 이고, 저항소자(R00),(R0),(R1)의 저항치는 r1 의 2배이다.
이와 같은 구성의 디지털/아날로그변환회로의 동작의 개요를 설명한다. 제1 디지털/아날로그변환회로부(41)는 도 4에 보인 실시형태와 기본적으로 같은 동작을 한다. 디지털입력(D3),(D2)을 선택회로(44)에서 디코드하고, 저항소자군(R4n) ∼(R7n)중의 어느 하나의 저항소자의 양 접속단의 전위를 택일적으로 선택하고, 고전위측의 접속단을 스위칭소자(Tr4H) ∼ (Tr7H)중의 어느 하나를 스위칭함으로써 단자(VH2)에 접속하고, 저전위측의 접속단을 스위칭소자(Tr4L) ∼ (Tr7L)중의 하나이고 ,또한 고전위측에서 유일하게 스위칭하고 있는 스위칭소자에 대응하는 소자를 스위칭하여 단자(VL2)에 접속한다. 이와 같이 하여 고전압원(VH)과 저전압원(VL)의 임의의 중간전위를 단자(VH2),(VL2) 사이에 발생시킨다.
한편, 제2 디지털/아날로그변환회로부(42)는 도 3 에 보인 실시형태와 기본적으로 같은 동작을 한다. 기준전압으로서 제1 디지털/아날로그변환회로부와 접속하고 있는 VH2 단자와 VL2 단자를 사용하고, 디지털입력(D0),(D1)에 대응하여 스위칭소자(Tr0L),(Tr0H),(Tr1L),(Tr1H)의 스위칭을 하고, 단자(VH2)와 (VL2)의 전위 사이를 다시 4등분압(等分壓)한 전압의 한 전위를 택일적으로 단자(300)에 출력한다.
이와 같은 구성으로 하면, 도 3 에 보인 실시형태에 있어서 상위비트에 대응하는 스위칭소자의 ON 저항의 오차에 의해 발생하는 비교적 큰 출력전압오차를 회피할 수 있고. 또한 출력특성을 상위비트의 범위내에서 임의의 절선(折線)으로 할 수 있다. 또, 하위비트를 이 구성으로 함으로써 선택회로의 회로규모를 축소하고, 하위비트가 3비트 이상인 경우에는 저항소자의 수를 도 4의 구성에 비해 삭감할 수 있다.
또한, 이 실시형태에 있어서, 단자(VH2)와 (VL2d)는 하나의 저항소자의 양 접속단의 전위를 선택하고 있으나, 보수의 저항소자에 걸치는 임의의 접속단을 각각 선택하여도 아무런 문제도 없다.
또한, 상술한 실시형태에 있어서, 저항소자를 p-Si 의 n+층으로 형성하도록 하였으나, 본 발명은 이에 한정되는 것은 아니고, p-Si 의 n-층 또는 p-Si 의 n+층으로 형성해도 되고, 또 비정질 실리콘(Amorphous silicon : 약칭 a-Si)의 n＋층, n-층, p+층, p-층중 어느 것으로 형성해도 된다. 또한, p-Si 또는 a-Si 의 n+층, p+층, p-층을 적절히 조합하도록 해도 된다. 즉, 본 발명에 관한 저항소자는 불순물질을 함유하는 비단결정 반도체층으로 형성되어 있으면 된다. 특히 저농도 불순물질층(n-층 또는 p-층)은 고농도 불순물질층(n+층 또는 p+층)보다 고저항이므로, 동일한 저항치의 저항소자를 형성하는 경우, n-층 또는 p-층을 사용한 경우가 회로면적을 작게 할 수 있는 이점이 있다. 또, 회로면적을 작게 할 수 있다는 관점을 고려하면서도 회로 전체의 설계라는 관점에서 본다면, p-Si 또는 a-Si의 n++, n-층, p+층, p-층을 임의로 선택하여 제조규격에 따른 배선패턴을 형성하는 것도 가능하게 되고, 회로설계의 자유도를 크게 할 수 있다.
또, 상술한 실시형태에서는 디지털/아날로그변환회로를 구성하는 스위칭소자는 n 채널트랜지스터였으나 p 채널트랜지스터라도 되며, 또 n 채널트랜지스터와 p 채널트랜지스터를 적절히 조합한 것이라도 된다.
또, 상술한 실시형태에서는 신호증폭소자(11)가 어레이기판에 형성되어 있었으나, 개별부품으로서의 신호증폭소자를 어레이기판에 장착해도 된다.
[제2 의 형태]
제2 의 형태에 관한 발명은 디지털/아날로그변환회로의 통상동작기간 이외의 기간을 저전력기간으로 하고, 이 저전력기간중에는 디지털/아날로그변환회로에의 소비전류를 삭감함으로써, 저전력화를 실현한 것이다. 여기서, 통상동작기간이라는 것은 게이트펄스의 타이밍에 의해, 하기 ① 또는 ② 를 의미한다. 즉, ①게이트펄스가 주어지는 것과 구동회로의 출력전압의 변화가 거의 동시인 경우에는, 화소전극이 원하는 전위로 변화하기까지의 기간(화소전극 기입기간)을 의미하고, ②구동회로의 출력전압의 변화에 의해 소스라인이 원하는 전위에 도달한 후, 게이트펄스가 부여되는 경우에는, 소스라인의 전위가 원하는 전위에 도달하기까지의 기간(소스라인 기입기간)을 의미한다.
또, 소스라인 기입기간이라는 것은 소스라인에 이어지는 모든 용량성 부하의 전위가 디지털/아날로그변환회로로부터의 출력에 의해 희망하는 전위로 완전히 변화하기까지의 요하는 시간을 의미한다. 또 소스라인 기입기간이라는 것은 게이트라인으로부터의 주사펄스에 의해 화소트랜지스터가 ON 하고, 화소전극과 소스라인이 도통한 후, 화소전극의 전위가 희망하는 전위로 완전히 변화하기까지에 요하는 시간을 의미한다.
도 7을 참조하여 상세히 설명하면, 상기 ①의 경우에는 게이트펄스가 도 7의 (a)에 보인 파형이고, 구동회로의 출력전압이 도 7의 (b)에 보인 파형인 경우에, 도 7의 (c)에 보인 바와 같이, 구동회로의 출력전압의 인가에 의해, 소스라인전위는 충전되고, 화소전극전위도 충전된다. 그리고, 시각(t1)으로 소스라인전위가 원하는 전위에 도달하고, 시각(t2)으로 화소전극전위가 원하는 전위에 도달한다. 이와 같은 충전동작에 있어서, 구동회로의 출력전압의 인가시점부터 시각(t1)까지를 소스라인기입시간이라고 하며, 구동회로의 출력전압의 인가시점에서 시각(t2)까지를 화소전극기입시간이라고 한다. 이 경우에는 화소전극이 원하는 전위로 변화하기까지의 기간(화소전극 기입시간)이 통상동작기간(T1)에 상당하게 된다.
상기 ②의 경우는 게이트펄스가 도 8의 (a)에 보인 파형이고, 구동회로의 출력전압이 도 8의 (b)에 보인 파형인 경우에, 도 8의 (c)에 보인 바와 같이, 소스라인전위는 충전되고, 시각(t4)에 소스라인전위가 원하는 전위에 달한다. 그리고, 그 후의 시각(t5)부터 (t7)까지 게이트펄스가 ON 으로 된다. 이 경우, 화소전극의 전위는 시각(t5)에서 충전되어 상승하고, 시각(t6)에 있어서 원하는 전위에 달한다. 이와 같은 도 8의 경우에 있어서는 소스라인의 전위가 원하는 전위에 달하는 시각(t3)부터 시각(t4)까지의 기간(소스라인기입시간)이 통상동작기간(T1)에 상당하게 된다.
또, 다음에 기술하는 실시형태의 구동회로는 상기 [제1 의 형태]의 구동회로와 마찬가지로, 액정표시장치의 어레이기판에 일체화된 이른바 내장형 구동회로이고, 디지털/아날로그변환회로를 구성하는 저항소자도 어레이기판상에 형성된 반도체층에 의해 구성된 것이다. 이하, 도면에 따라서 제2 의 형태를 설명한다.
(실시형태 2-1)
도 9는 실시형태 2-1에 관한 액정표시장치의 구동회로의 전체구성도이다. 이 실시형태 2-1의 액정패널은 소스라인 n 개, 게이트라인 m 개, 3 비트의 데이터가 입력되는 액정패널의 예가 나타나 있다. 구동회로(108)는 어레이기판(100)에 일체적으로 형성된 내장형 구동회로이다. 이 구동회로(108)는 기본적으로는, 소스라인 타이밍콘트롤러(101)와, 영상신호를 래치하는 n 개의 제1 래치회로(102…)와, 제1 래치회로(102…)의 출력을 래치하는 n 개의 제2 래치회로(103…)와, n 개의 디지털/아날로그변환회로(104…)와, 통상전력기간(T1)과 1수평동기기간(T)중의 통상전력기간(T1) 이외의 잔여기간(T2)(이하, 저전력기간(T2)이라고 칭함)의 2개의 모드를 선택적으로 전환하는 제1 전환신호(P)(도 12 참조)를 생성하는 제1 전환신호 생성회로(105)와, 게이트라인(GL1) ∼ (GLm)의 주사펄스의 출력을 제어하는 게이트라인 타이밍콘트롤러(106)를 가진다.
도 10은 구동회로의 동작을 나타낸 타이밍차트이다. 소스라인 타이밍콘트롤러(101)는 제1 래치회로(102…)에 대하여 도트클록에 따라서 래치펄스(LP1) ∼ (LPn)를 순차 출력한다. 이로써 3비트의 시리얼디지털영상신호(DI)가 각 제1 래치회로(102…)에 순차로 래치된다. 이렇게 하여, 1행분의 디지털데이터가 제1 래치회로(102)에 래치되면, 소스라인 타이밍콘트롤러(101)로부터 래치펄스(LP)가 각 제2 래치회로(103…)에 동시에 출력되어, 제2 래치회로(103)에 1행분의 디지털데이터가 래치된다. 이로써, 각 제2 래치회로(103)마다 래치된 디지털데이터는 디지털/아날로그변환회로(104…)에 부여되어, 디지털/아날로그변환회로(104…)로부터 입력 디지털데이터에 대응하는 구동전압이 각 소스라인(SL1) ∼ (SLn)에 출력된다. 한편, 이와 같은 구동전압이 소스라인(SL1) ∼ (SLn)에 출력되는 것에 동기(同期)하여, 게이트라인 타이밍콘트롤러(106)로부터 주사펄스가 GL1 에 출력되고, 화소트랜지스터가 ON 으로 되어, 액정층에 구동전압이 기입된다. 그 후, 상기 제1 행에 관한 동작과 동일한 동작이 제 m 행까지 행해져서 1필드의 주사가 종료되고, 영상신호의 1필드분의 화상이 표시된다.
또한, 각각의 제1 래치회로(102…)에 래치된 데이터(DL)는, 각각의 래치펄스(LP1) ∼ (LPn)가 입력될 때에 래치데이터를 갱신한다. 이 래치데이터(DL)의 갱신은 각 제1 래치회로(102…)마다 1수평기간마다 1회 행해진다. 또, 블랭킹기간에는 직전의 입력영상신호 1행분의 최신데이터가 제1 래치회로(102)에 기억되어 있다. 이 블랭킹기간중에 제2 래치회로(103…)에 대하여 공통의 래치펄스(LP)를 입력하여, 데이터(DLL)를 직전의 1행의 최신 데이터로 재기입한다. 각 소스라인(SL1) ∼ (SLn)을 구동하는 디지털/아날로그변환회로(104)에의 입력데이터는 래치회로(103)에 래치되어 있는 데이터(DLL)이며, 제2 래치회로(103)에의 래치펄스(LP)가 입력하는 타이밍으로 데이터가 갱신되어, 1수평동기기간은 동일한 데이터가 디지털/아날로그변환회로(104)에 부여된다.
그런데, 본 실시형태에서는 통상동작기간(T1)은 1수평동기기간(T)의 일부 기간으로 하고, 1수평동기기간(T)중의 통상동작기간(T1) 이외의 기간(T2)을 저전력기간으로 하고, 이 저전력기간(T2)중 디지털/아날로그변환회로(104)에서의 소비전력을 저감하는 것을 특징으로 하는 것이다. 즉 종래예에서는, 1수평동기기간(T) 전체를 통상동작기간으로 하고 있었으나, 본 실시형태에서는 통상동작기간(T1)은 본래적인 의미에서의 소스라인에 구동전압을 계속 인가할 필요가 있는 기간만으로 한정하고, 1수평동기기간(T)중의 통상동작기간(T1) 이외의 기간(T2)을 저전력기간으로 하여 이 저전력기간(T2)중, 디지털/아날로그변환회로(104)의 저항소자에 있어서의 전력의 소비를 삭감하는 것을 특징으로 하는 것이다. 따라서, 1수평동기기간(T)의 모든 기간에 대하여, 디지털/아날로그변환회로가 통상동작을 행하는 종래예에 비하여 전력소비의 저감을 도모할 수 있다.
도 11 은 디지털/아날로그변환회로의 구체적인 회로도이며, 도 12 는 동작상태를 나타낸 타이밍차트이다. 디지털/아날로그변환회로(104)는 전압포텐쇼미터형 디지털/아날로그변환회로이다. 이 디지털/아날로그변환회로(104)는 저항소자(112a) ∼ (112g)가 복수개 직렬로 접속된 직렬회로(113)와, 각 저항소자(112a) ∼ (112g)에 의해 분압된 전압을 선택적으로 디지털/아날로그변환회로의 출력단자(300)에 도출(導出)하는 제2 스위치(114a) ∼ (114h)와, 제2 스위치(114a) ∼ (114h)와 구동회로의 출력단자(116) 사이에 개재되는 신호증폭소자(11)와, 신호증폭소자(11)와 출력단자(116)사이에 개재되는 출력스위치(119)와, 3비트 디지털입력(D0),(D1),(D2)을 입력하여 8비트 디지털신호(DD1) ∼ (DD8)로 디코드하는 디코더(111)를 가진다.
상기 직렬회로(113)의 일단(一端)은 제1 스위치(117)를 통하여 고전압용 전원(VH)의 전원단자(118a)에 접속되고, 직렬회로(113)의 타단(他端)은 저전압용 전원(VL)의 전원단자(118b)에 접속되어 있다. 또한, 제2 스위치(114a) ∼ (114h)는 n 채널 TFT 에 의해 구성되고, 제1 스위치(117) 및 출력스위치(119)는 p 채널 TFT 에 의해 구성되어 있다.
또, 상기 제1 전환신호 생성회로(105)는 수평동기신호를 입력하여, 도 12에 나타낸 제1 전환신호(P)를 생성한다. 이 제1 전환신호(P)는 로우레벨기간과, 하이레벨기간으로 이루어지는 신호이며, 로우레벨기간이 통상동작기간(T1)과 동일하고, 하이레벨기간이 저전력기간(T2)과 동일해지도록 구성되어 있다.
제1 전환신호 생성회로(105)는, 상기 제1 전환신호(P)를 제1 스위치(117) 및 출력스위치(119)에 각각 도출한다. 제1 스위치(117)는 제1 전환신호(P)가 하이레벨일 때 OFF 상태로 되고, 제1 전환신호(P)가 로우레벨일 때 ON 상태로 된다. 따라서, 통상동작기간(T1)에는 전원전압(VH) -(VL)이 디지털/아날로그변환회로(104)의 저항소자에 인가되고, 저전력기간(T2)에는 디지털/아날로그변환회로(104)에 인가되는 전원전압이 0 으로 된다.
또한, 출력단자(116)에는 용량성 부하(120)가 접속되어 있다. 여기서 소스라인의 용량성 부하로서는, ①소스라인 전체와 대향기판을 전극으로 하는 절연막 및 액정층에 있어서 생기는 용량, ②소스라인과 게이트라인의 교차점에 있어서의 각각 라인을 전극으로 하는 절연막에 있어서 생기는 용량, ③소스라인과 소스라인에 평행하는 화소전극단(端)을 전극으로 하는 절연막에 있어서 생기는 용량, ④소스라인과 게이트라인의 교차점에 존재하는 화소트랜지스터가 보유하는 용량 등이 존재하고, 이들 ① ∼ ④ 용량의 총합이 용량성 부하(120)에 상당한다.
다음에, 상기 구성의 디지털/아날로그변환회로(104)의 저전력화에 대하여, 도 12의 타이밍차트를 이용하여 설명한다. 통상동작기간(T1)에는 제1 전환신호 (P)는 로우레벨이고, 그래서 제1 스위치(117)는 ON 상태로 되어 있다. 따라서, 디지털/아날로그변환회로(104)의 저항소자에는 전원단자(118a)와 전원단자(118b)가 접속되어, 저항소자(112a) ∼ (112g)에 흐르는 전류(I)는 식 1에 나타낸 I1 로 되고, 이때 이들 저항소자(112a) ∼ (112g)에서 소비하는 전력(W)은 식 2에 나타낸 W1 로 된다. 이 통상동작기간(T1)중에는 출력스위치(119)는 ON 상태로 되어 있고, 그래서 신호증폭소자(11)의 출력은 출력단자(116)에 부여된다. 여기서, 출력단자(116)의 전압은 디지털입력(DD1) ∼ (DD8)에 의해 제어된 제2 스위치(114a) ∼ (114h)중 어느 하나에 의해 결정되고, 도 10의 사선으로 나타낸 범위인 전압(VL)과 전압(VH)과의 사이중 어느 하나의 전압이 구동전압으로서 출력된다.
I1 = (VH - VL)／∑Rn ……… 식 1
W1 = (VH - VL)2／∑Rn ……… 식 2
저전력기간(T2)에는 제1 스위치(117)가 OFF 로 되므로 저항소자(112a) ∼ (112g)에 흐르는 전류(I)는 0 으로 되어, 저항소자(112a) ∼ (112g)에서 소비하는 전력(W)은 0 이 된다. 따라서, 저전력기간(T2)중 소비전력을 삭감할 수 있다. 또한, 출력단자(300)의 전압은 불안정하게 된다. 또, 저전력기간(T2)에는 출력스위치(119)가 OFF 로 되므로, 출력단자(116)의 전위는 용량성 부하(120)에 의해 유지된다. 그러므로, 1수평동기기간(T)중의 블랭킹기간 뿐만이 아니고, 용량성 부하(120)의 전압변화에 필요한 시간 이외의 기간도 저전력기간으로 할 수 있다.
또한, 저전력기간(T2)중에 있어서, 화소트랜지스터가 OFF 로 되는 경우에는 액정층에 축적된 전하는 본래적으로 유지되므로, 출력스위치(119)를 OFF 하여 용량성 부하(120)의 전압을 유지할 필요는 없다. 그러나, 현실에는 화소트랜지스터의 OFF 성능상, 완전하게 액정층과 소스라인을 차단할 수는 없고, 따라서 출력스위치(119)를 OFF 하여 용량성 부하(120)의 전압을 유지할 필요가 있다. 또, 신호증폭소자(11)의 구동전원을 절단했을 때, 출력임피던스가 하이임피던스로 되는 구성의 신호증폭소자(11)의 경우에는 출력스위치(119)를 생략하여, 저전력기간(T2)중 신호증폭소자(11)의 구동전원을 절단하도록 해도 된다. 단, 신호증폭소자(11)의 구동전원을 절단했을 때, 출력임피던스가 하이임피던스로 되지 않는 구성의 신호증폭소자(11)의 경우에는 출력스위치(119)에 의해, 용량성 부하(120)의 전압변동을 방지할 필요가 있다.
본 실시형태에서는, 전원단자(118a)와 전원단자(118b)를 단락(短絡)하는 것으로도 전류(I)를 0 으로 할 수 있으나, 이 경우 단락한 직후에 러시전류가 발생하여 전력이 발생한다. 그러나 러시전류에 의한 전력손실보다 저전력기간에 의한 전력저감이 유효한 경우에는, 전원 단락에 의한 저전력화도 가능하다.
또, 상기 예에서는, 제1 스위치(117)는 저항소자(112g)와 전원단자(118a) 사이에 개재되어 있었으나, 저항소자(112a)와 전원단자(118b) 사이에 개재하도록 해도 된다.
(실시형태 2-2)
도 13 은 실시형태에 관한 구동회로에 내장된 디지털/아날로그변환회로의 구성도이다. 이 실시형태 2-2는 실시형태 2-1에 유사 대응하는 부분에는 동일한 참조부호를 붙인다. 이 실시형태 2-2에서는 실시형태 2-1에 사용된 신호증폭소자(11) 및 출력(119)은 생략되어 있으며, 새로 기억회로(121A)와 스위치(121)가 설치되어 있다. 기억회로(121A)에는 디지털신호(DD1) ∼ (DD8)가 모두 논리「0」으로 고정된 데이터가 기억되어 있다. 또, 상기 스위치(121)는 제1 전환신호(P)에 응답하여, 통상동작기간(T1)에는 디코더(111)로부터의 디지털데이터(DD1) ∼ (DD8)를 제2 스위치(114a) ∼ (114h)에 부여하고, 저전력기간(T2)에는 기억회로(121A)로부터의 고정데이터를 제2 스위치(114a) ∼ (114h)에 부여한다. 이로써, 통상동작기간(T1)에는 디코더(111)로부터의 디지털데이터(DD1) ∼ (DD8)에 의해 제2 스위치(114a) ∼ (114h)가 제어되어 원하는 구동전압을 얻을 수 있다. 저전력기간(T2)에는 고정데이터에 의해 제2 스위치(114a) ∼ (114h)가 모두 OFF 로 되어, 디지털/아날로그변환회로의 출력임피던스가 하이임피던스로 되므로, 용량성 부하(120)의 전위가 유지된다. 이와 같이, 출력스위치(119)를 대신하여, 제2 스위치(114a) ∼ (114h)가 출력스위치(119)의 기능을 겸할 수 있는 구성이라도 또 저전력기간(T2)에 있어서의 용량성 부하(120)의 전위 변동을 방지할 수 있다.
(실시형태 2-3)
도 14는 실시형태 2-3에 관한 구동회로에 내장된 디지털/아날로그변환회로의 구성도이며, 도 15는 그 타이밍차트이다. 이 실시형태 2-3은 실시형태 2-1에 유사하고, 대응하는 부분에는 동일한 참조부호를 붙인다. 이 실시형태 2-3에서는 실시형태 2-1의 제1 스위치(117)를 대신하여, 제3 스위치(117A)가 사용되고 있다. 이 제3 스위치(117A)는 n-chTFT 와 p-chTFT 로 구성되어 있으며, 제1 고전압전원(VHH)의 전원단자(118a)와, 이 제1 고전압전원(VHH)보다 전압레벨이 낮은 제2 고전압전원(VHL)의 전원단자(118c)와의 어느 하나의 접속으로 전환하는 전원전환용 스위치이다. 이 제3 스위치(117A)에는 제1 전환신호(P) 가 부여되어 있으며, 제1 전환신호(P)가 하이레벨일 때에 전원단자(118c)측으로 전환되고, 제1 전환신호(P)가 로우레벨일 때에 전원단자(118a)측으로 전환되도록 구성되어 있다.
다음에, 상기 구성의 디지털/아날로그변환회로의 저전력화에 대하여, 도 15의 타이밍차트를 이용하여 설명한다. 디지털/아날로그변환회로의 통상동작기간 (T1)에는 제1 전환신호(P)는 로우레벨이고, 디지털/아날로그변환회로의 저항소자에는 전원단자(118a)와 전원단자(118b)가 접속되고, 저항소자(112a) ∼ (112g)에 흐르는 전류(I)는 식 1에 나타낸 I1 로 되고, 이때 이들 저항소자에서 소비하는 전력 W 은 식 2에 나타낸 W1 로 된다.
이 통상동작기간(T1)중에는 출력단자(116)의 전압은 디지털입력데이터(DD1) ∼ (DD8)에 의해 제어된 제2 스위치군(群)(114a) ∼ (114h)중 어느 하나가 접속되어, 전압(VL)과 전압(VHH)과의 사이중 어느 하나의 전압이 출력된다.
저전력기간(T2)에는 제1 전환신호(P)는 하이레벨로 되고, 이로써 제3 스위치(117A)는 전원단자(118c)측으로 전환되어, 저항소자(112g)에 접속하는 전원단자가 (118a)에서 (118c)로 변한다. 이 결과, 저항소자(112a) ∼ (112g)에 흐르는 전류I 는 식 3에 나타낸 I2 로 되고, 저항소자(112a) ∼ (112g)에서 소비하는 전력 W 도 식 4에 나타낸 W2 로 된다. 따라서, 저전력기간(T2)중 소비전력을 저감할 수 있다.
I2 = (VHL- VL)／∑Rn ……… 식 3
W2 = (VHL- VL)2／∑Rn ……… 식 4
또한, 저전력기간(T2)에는 출력스위치(119)가 OFF 로 되므로, 출력단자(116)의 전위는 용량성 부하(120)에 의해 유지된다. 그러므로, 1수평동기기간(T)중의 블랭킹기간뿐만이 아니고, 용량성 부하(120)의 전압변화에 필요한 시간 이외의 기간도 저전력기간으로 할 수 있다.
또, 저전력기간(T2)에는 출력단자(300)의 전압은 VL 과 VHL 와의 사이중 어느 하나의 전압으로 된다. 또, 디지털/아날로그변환회로내의 각 전위가 확정된다. 따라서, 실시형태 2-3에서는 실시형태 2-1에 비해 저전력기간(T2)중에 저감할 수 있는 전력은 적지만, 저전력기간(T2)중에도 회로내의 각 전위를 확정할 수 있으므로, 전원전압 재투입시의 급격한 전원전류의 증가나, 그것에 의한 신호노이즈를 저감할 수 있다는 우수한 효과를 가진다.
(실시형태 2-4)
도 16 은 실시형태 2-4에 관한 디지털/아날로그변환회로의 구성도이다. 이 실시형태 2-4는 실시형태 2-3에 유사하며 대응하는 부분에는 동일한 참조부호를 붙인다. 이 실시형태 2-4에서는 실시형태 2-3에 사용된 신호증폭소자(11) 및 출력(119)은 생략되어 있으며, 새로 기억회로(121A)와 스위치(121)가 설치되어 있다. 기억회로(121A)에는 디지털신호(DD1) ∼ (DD8)이 모두 논리「0」으로 고정된 데이터가 기억되어 있다. 또, 상기 스위치(121)는 제1 전환신호(P)에 응답하여, 통상동작기간(T1)에는 디코더(111)로부터의 디지털데이터(DD1) ∼ (DD8)을 제2 스위치(114a) ∼ (114h)에 부여하고, 저전력기간(T2)에는 기억회로(121A)로부터의 고정데이터를 제2 스위치(114a) ∼ (114h)에 부여한다. 이로써, 통상동작기간(T1)에는 디코더(111)로부터의 디지털데이터(DD1) ∼ (DD8)에 의해 제2 스위치(114a) ∼ (114h)가 제어되어 원하는 구동전압을 얻을 수 있다. 저전력기간(T2)에는 고정데이터에 의해 제2 스위치(114a) ∼ (114h)가 모두 OFF 로 되어, 디지털/아날로그변환회로의 출력임피던스가 하이임피던스로 되므로, 용량성 부하(120)의 전위가 유지된다. 이와 같이, 출력스위치(119)를 대신하여 제2 스위치(114a ∼ 114h)가 출력스위치(119)의 기능을 겸하는 구성이라도 또한 저전력기간(T2)에 있어서의 용량성 부하(120)의 전위 변동을 방지할 수 있다.
(실시형태 2-5)
도 17은 실시형태 2-4에 관한 디지털/아날로그변환회로의 구성도이며, 도 18은 그 타이밍차트이다. 이 디지털/아날로그변환회로는 저항치(R)와 저항치(2R)의 2종류의 저항소자를 사용한 R-2R 래더형 디지털/아날로그변환회로이다. 디지털/아날로그변환회로는 저항소자(130a),(130b),(130c),(130d),(131a),(131b)와, 디지털입력데이터의 각 비트마다 설치된 고전원용 단자(118a)와의 접속상태와 저전원용 단자(118b)와의 접속상태의 2개의 접속상태를 선택적으로 전환하는 제4 스위치(132a),(132b),(132c)와 각4 스위치(132a),(132b),(132c)의 전환용 제2 전환신호를 출력하는 제2 전환신호 생성회로(133)를 가진다.
상기 각 저항소자(130a),(130b),(130c),(130d)의 저항치는 2R 이며, 상기 각 저항소자(131a),(131b)의 저항치는 R 이다. 또, 제4 스위치(132a),(132b),(132c)는 각각 n-chTFT 와 p-chTFT 로 구성되고, 디지털/아날로그변환회로의 출력전압을 결정하는 기능을 한다.
상기 제2 전환신호 생성회로(133)는 게이트(134a) ∼ (134c)로 구성되어 있다. 게이트(134a)는 디지털입력(D0)을 반전(反轉)하여 출력하는 인버터(135)와, 인버터(135)로부터의 출력과, 제1 전환신호(P)를 입력하여 제4 스위치(132a)에 제2 전환신호를 출력하는 NOR 게이트(136)로 구성되어 있다. 게이트(134b)는 게이트(134a)와 동일한 구성을 가지며, 디지털입력(D1)을 반전하여 출력하는 인버터(137)와 인버터(137)로부터의 출력과 제1 전환신호(P)를 입력하여 제4 스위치(132b)에 제2 전환신호를 출력하는 NOR 게이트(138)로 구성되어 있다. 게이트(134c)는 OR 게이트에 의해 구성되어 있으며, 디지털입력(D2)과 제1 전환신호(P)를 입력하여 제4 스위치(132c)에 제2 전환신호를 출력한다.
이와 같은 구성의 제2 전환신호 생성회로(133)에 의해, 제1 전환신호(P)가 하이레벨인 저전력기간(T2)중에는 디지털입력(D0)이 논리「1」또는 논리「0」에 관계없이, 게이트(134a)의 출력은 로우레벨로 고정된다. 또한, 마찬가지로 제1 전환신호(P)가 하이레벨인 저전력기간(T2)중에는 디지털입력(D1)이 논리「1」또는 논리「0」에 관계없이, 게이트(134b)의 출력은 로우레벨로 고정된다. 또한, 제1 전환신호(P)가 하이레벨인 저전력기간(T2)중에는 디지털입력(D2)이 논리「1」또는 논리「0」에 관계없이, 게이트(134c)의 출력은 하이레벨로 고정된다.
한편, 제1 전환신호(P)가 로우레벨인 통상동작기간(T1)중에는 디지털입력 (D0) ∼ (D2)의 논리레벨에 따라서 각 게이트(134a) ∼ (134c)의 출력은 변화한다. 따라서, 각 게이트(134a) ∼ (134c)로부터 출력되는 제2 전환신호에 의해, 제4 스위치(132a) ∼ (132c)가 디지털입력(D0) ∼ (D2)에 대응한 스위칭양태로 되어 원하는 구동전압이 출력단자(116)에 인가되게 된다.
또한, 저전력기간(T2)중, 게이트(134a) ∼ (134c)의 출력은 게이트(134c)의 출력만이 하이레벨로 되고, 게이트(134a),(134b)의 출력은 로우레벨로 되므로, 후술하는 바와 같이 제1 전환신호(P)가 로우레벨의 통상동작기간(T1)에 있어서의 제5 번째의 입력데이터((D2)가「1」,(D1)이「0」,(D0)이「0」)의 경우와 동일하게 된다.
표 1 에 입력데이터와 저항소자망에 흐르는 전류(I)의 비교표를 나타낸다.
데이터번호 D2 D1 D0 전 류 치
제 1 번째 0 0 0 0
제 2 번째 0 0 1 0.328(VH - VL)/R
제 3 번째 0 1 0 0.3125(VH - VL)/R
제 4 번째 0 1 1 0.4531(VH - VL)/R
제 5 번째 1 0 0 0.25(VH - VL)/R
제 6 번째 1 0 1 0.4531(VH - VL)/R
제 7 번째 1 1 0 0.3125(VH - VL)/R
제 8 번째 1 1 1 0.328(VH - VL)/R
표 1 에서 전류(I)가 입력데이터가 0 일 때 이외에 가장 적어지는 것은 입력데이터가 제6 번째의 데이터((D2)가「1」,(D1)이「0」,(D0)이「0」)일 때이다.
이와 같은 디지털/아날로그변환회로의 저전력화에 대하여 도 18의 타이밍차트를 이용하여 설명한다. 디지털/아날로그변환회로의 통상동작기간(T1)에는 제1 전환신호(P)는 로우레벨이고, 제4 스위치(132a) ∼ (132c)는 입력데이터(D0) ∼ (D2)에 따라서 제어되고, 전원단자(118a),(118b) 사이에 흐르는 전류(I)는 입력데이터에 따라서 0 과 I1 과의 사이의 전류치를 취한다. 출력단자(300)의 전압은 입력데이터에 따라서 VL 과 VH 와의 사이의 값이 된다. 저전력기간에는 제1 전환신호(P)가 하이레벨로 되어, 게이트(134a) ∼ (134c)를 마스크하여 제4 스위치(132a) ∼ (132c)를 제6 번째의 입력데이터로 설정하므로, 전류(I)는 I0 으로 되고, 출력단자(300)의 전압은 제5 번째의 입력데이터((D2)가「1」,(D1)이「0」,(D0)이 「0」)일 때의 전압(V2)으로 된다. 이 입력데이터가 제5 번째의 데이터인 경우의 디지털/아날로그변환회로의 등가회로는 도 19에 나타낸 바와 같이 되므로 전압(V2)는 VL 과 VH 의 중간전위가 된다.
표 1 에 의하면, 제1 번째의 입력데이터((D2)가「0」,(D1)이「0」,(D0)이 「0」)일 때, 전류가 0 으로 되어 소비전류가 최소로 되지만, 이 때에는 출력단자(300)의 전압은 VL 로 되고, 저전력기간(T2)에서 통상동작기간(T1)으로 이행한 경우에 원하는 전압으로 확정하기까지의 시간의 평균이 커진다. 본 실시형태와 같이 제5 번째의 입력데이터로 고정한 경우에는, 전류를 제1 번째의 입력데이터 이외에서 최소로 할 수 있고, 또한 출력단자(300)의 전위를 VL 과 VH 의 거의 중간으로 할 수 있으므로, 통상동작기간(T1)으로의 이행 후의 전압확정까지의 시간 평균이 작아지고, 전압변동에 의한 소비전력도 작게 할 수 있다.
또한, 일반적으로 본 실시형태에 있는 바와 같은 R-2R 래더형 디지털/아날로그변환회로에서는 중간레벨에서의 전류가 최소로 되고, 입력데이터 비트수가 변화하여도 동일한 효과를 얻을 수 있다.
본 실시형태에 있어서도, 용량성 부하(120)의 전위를 확정하기 위해 필요한 시간을 제외하고 저전력기간을 계속할 수 있다.
또, 상기 예에서는 전류를 제1 번째의 입력데이터 이외에서 최소로 할 수 있는 제5 번째의 입력데이터로 고정하도록 하였으나, 본 발명은 이에 한정되는 것은 아니고, 적어도 입력데이터중의 최소한 저항소자망에 흐르는 전류의 최소전류치와 최대전류치중의 중간전류치 이하가 되는 입력데이터중 어느 하나의 입력데이터에 고정하도록 하면 된다. 이와 같이 중간전류치 이하가 되는 입력데이터라면, 장시간에 걸쳐서 디지털/아날로그변환회로를 구동하면, 소비전력은 평균치이하로 되므로, 소비전력의 저감화를 도모할 수 있다.
(실시형태 2-6)
도 20 은 실시형태 2-6에 관한 구동회로에 내장된 디지털/아날로그변환회로의 구성도이며, 도 21은 그 타이밍차트이다. 이 실시형태 2-6은 실시형태 2-5에 유사하고, 대응하는 부분에는 동일한 참조부호를 붙인다. 이 실시형태 2-6에서는 실시형태 2-5의 제2 전환신호 생성회로(133)를 대신하여, 제3 전환신호를 생성하는 제3 전환신호 생성회로(133A)가 사용되고 있다. 이 제3 전환신호 생성회로(133A)는 게이트(140a) ∼ (140c)로 구성되어 있다. 게이트(140a)는 디지털입력(D0)을 반전하여 출력하는 인버터(150),(151)과, 인버터(150)의 출력과 제1 전환신호(P)를 입력하여 스위치(132d)의 n-chTFT 에 제3 전환신호를 출력하는 NOR 게이트(152)와, 인버터(151)의 출력과 제1 전환신호(P)를 입력하여 스위치(132d)의 p-chTFT 에 제3 전환신호를 출력하는 OR 게이트(153)로 구성되어 있다. 게이트(140b)는 디지털입력(D1)을 반전하여 출력하는 인버터(154),(155)와, 인버터(154)의 출력과 제1 전환신호(P)를 입력하여 스위치(132e)의 n-chTFT 에 제3 전환신호를 출력하는 NOR 게이트(156)와, 인버터(155)의 출력과 제1 전환신호(P)를 입력하여 제3 스위치(132e)의 p-chTFT 에 제3 전환신호를 출력하는 OR 게이트(157)로 구성되어 있다. 게이트(140c)는 디지털입력(D2)을 반전하여 출력하는 인버터(158),(159)과, 인버터(158)의 출력과 제1 전환신호(P)를 입력하여 스위치(132f)의 n-chTFT 에 제3 전환신호를 출력하는 NOR 게이트(160)와, 인버터(159)의 출력과 제1 전환신호(P) 를 입력하여 스위치(132f)의 p-chTFT 에 제3 전환신호를 출력하는 OR 게이트(161)로 구성되어 있다.
또, 본 실시형태에서는 제3 전환신호 생성회로(133A)에 의해 후술하는 바와 같이 통상동작기간(T1)에 있어서는 제5 스위치(132d) ∼ (132f)는 디지털입력(D0) ∼ (D2)에 따라서 고전원(VH)과 저전원(VL)중 어느 하나에 접속되어 원하는 구동전압을 얻을 수 있다.
저전력기간(T2)에 있어서는, 제1 전환신호(P)가 하이레벨이므로 NOR 게이트(152)의 출력(제3 전환신호에 상당함)은, 디지털입력(D0)의 논리레벨에 관계없이 로우레벨이 된다. 또한, 마찬가지로 OR 게이트(153)의 출력(제3 전환신호에 상당함)은 디지털입력(D1)의 논리레벨에 관계없이 하이레벨이 된다. 따라서, 제5 스위치(132d)는 전원(VH),(VL)중 어느 것에서도 절단된 상태가 된다. 마찬가지로 NOR 게이트(156)의 출력(제3 전환신호에 상당함)은 로우레벨로 고정되고, OR 게이트(157)의 출력(제3 전환신호에 상당함)은 하이레벨로 고정되고, 따라서 제5 스위치(132e)는 전원(VH),(VL)중 어느 것에서도 절단된 상태가 된다. 또한, NOR 게이트(160)의 출력(제3 전환신호에 상당함)은 로우레벨로 고정되고, OR 게이트(161)의 출력(제3 전환신호에 상당함)은 하이레벨로 고정되고, 따라서 제5 스위치(132f)는 전원(VH),(VL)중 어느 것에서도 절단된 상태가 된다. 이와 같이 하여, 제3 전환신호 생성회로(133A)에 의해 디지털/아날로그변환회로의 저항소자에 흐르는 전류를 0 으로 할 수 있어, 소비전력을 삭감할 수 있다.
이와 같은 디지털/아날로그변환회로의 저전력화에 대하여, 도 21의 타이밍차트를 이용하여 설명한다. 통상동작기간(T1)에는 제1 전환신호(P)는 로우레벨이고, 제5 스위치(132d) ∼ (132f)는 입력데이터(D0) ∼ (D2)에 따라서 제어되고, 저항소자망에 흐르는 전류(I)는 입력데이터에 따라서, 0 과 I1 과의 사이의 전류치를 취한다. 출력단자(300)의 전압은 입력데이터에 따라서 VH 와 VL 과의 사이의 값이 된다.
저전력기간(T2)에는 제1 전환신호(P)가 하이레벨로 되어, 제5 스위치(132d) ∼ (132f)가 VL, VH 중 어느 쪽의 전원으로부터도 절단되므로, 디지털/아날로그변환회로에는 전원의 공급이 없어져 소비전류 및 소비전력은 0 으로 된다. 또, 출력단자(300)의 전압은 일정하지 않다.
한편, 출력단자(116)는 출력스위치(119)에 의해 절단되므로, 출력단자(116)의 전위는 용량성 부하(120)에 의해 유지된다.
본 실시형태에 있어서도, 용량성 부하(120)의 전위를 확정하기 위해 필요한 시간을 제외하고 저전력기간을 계속할 수 있다.
(실시형태 2-7)
도 22는 실시형태 2-7의 디지털/아날로그변환회로의 구성을 나타낸 회로도이며, 도 23은 그 타이밍차트이다. 이 실시형태 2-7은 실시형태 2-1에 유사하고 대응하는 부분에는 동일한 참조부호를 붙인다. 실시형태 2-7에서는 디지털/아날로그변환회로가 2개의 디지털/아날로그변환회로로 구성되어 있는 점이, 실시형태 2-1과 다르다. 다음과 같이, 실시형태 2-7에 대하여 설명한다. 디지털/아날로그변환회로는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되는 제1 의 디지털/아날로그변환회로부(201)와 R-2R 래더형 디지털/아날로그변환회로로 구성되는 제2 의 디지털/아날로그변환회로부(202)를 가진다. 제1 의 디지털/아날로그변환회로부(201)는 디지털화상 입력데이터의 상위비트(D2),(D3)에 따라서 동작하도록 구성되어 있다. 또, 제2 의 디지털/아날로그변환회로부(202)는 제1 의 디지털/아날로그변환회로부(201)로부터의 고전압측 출력이 부여되는 제1 접속단자(220a)와, 제1 의 디지털/아날로그변환회로부(201)로부터의 저전압측 출력이 부여되는 제2 접속단자(220b)를 구비하고, 이 제1 접속단자(220a)와 제2 접속단자(220b) 사이의 전압을 기준전압으로 하고, 디지털화상 입력데이터의 하위비트(D0),(D1)에 따라서 동작하도록 구성되어 있다. 여기서, 제1 접속단자(220a)의 전압을 참조부호 VH2 로 나타내고, 제 2 접속단자(220b)의 전압을 참조부호 VL2 로 나타낸다.
제1 의 디지털/아날로그변환회로부(201)는 저항소자(R4) ∼ (R7)와 제6 스위치(TrP)와, 제7 스위치(Tr4H) ∼ (Tr7H)와, 제8 스위치(Tr4L) ∼ (Tr7L)와, 상위비트(D2),(D3)를 디코드하여 디코드된 디지털신호에 의해 제7 스위치(Tr4H) ∼ (Tr7H) 및 제 8 스위치(Tr4L) ∼ (Tr7L)의 스위칭을 제어하는 선택회로(203)를 가진다. 상기 제6 스위치(TrP)는 저항소자(R7)와 전원단자(118a)사이에 개재하여, 제1 전환신호 생성회로(105)로부터의 제1 전환신호(P)에 의해, 통상동작기간(T1)중에는 ON 상태로 되고, 저전력기간(T2)중에는 OFF 상태로 된다. 또, 상기 제7 스위치(Tr4H) ∼ (Tr7H)는 저항소자(R4) ∼ (R7)의 각 접속점과 상기 제1 접속단자(220a)와의 사이에 각각 개재하고, 상기 제8 스위치(Tr4L) ∼ (Tr7L)는 저항소자(R4) ∼ (R7)의 각 접속점과 상기 제2 접속단자(220b)와의 사이에 각각 개재하고 있다. 상기 저항소자(R01)의 저항치는 r1 이고, 저항소자(R00),(R0),(R1)의 저항치는 2r1 이다. 또, 상기 제2 의 디지털/아날로그변환회로부(202)는 저항소자(R0),(R1),(R00),(R01)과, 제1 접속단자(220a)와의 접속상태와 제2 접속단자(220b)와의 접속상태의 2개의 접속상태를 하위비트(D0),(D1)에 의해 선택적으로 전환하는 제9 스위치(204),(205)를 가진다. 제9 스위치(204)는 p 채널 TFTTr0L 과 p 채널 TFTTr0H 로 구성되고, 제9 스위치(205)는 p 채널 TFTTr1L 과 p 채널 TFTTr1H 로 구성되어 있다.
이와 같은 구성의 디지털/아날로그변환회로에 있어서의 모든 저항소자에서 소비하는 전류(I)는, 제1 의 디지털/아날로그변환회로부(201)의 저항소자(R4) ∼ (R7)에 흐르는 전류(I1)와, 제2 의 디지털/아날로그변환회로부(202)의 저항소자(R0),(R1),(R00),(R01)에 흐르는 전류(I2)와의 합이 된다. 즉, I = I1 ＋ I2 이다.
여기서, I1 은 입력데이터(D2),(D3)에 관계없이, I1 = (VH - VL)/(R7 ＋ R6＋ R5 ＋ R4)이다. 또한, 편의상 각 저항소자(R4) ∼ (R7)의 저항치는 R4 ∼ R7로 나타내기로 한다. 한편, I2 는 표 2 에 나타낸 바와 같이 입력데이터에 따라서 전류량이 변하여, 최소는 0 이고, 최대는 I2max = 0.3125·(VH2 - VL2)max/r1 로 된다.
데이터번호 D1 D0 전 류 치
제 1 번째 0 0 0
제 2 번째 0 1 0.3125(VH - VL)/R
제 3 번째 1 0 0.25(VH - VL)/R
제 4 번째 1 1 0.3125(VH - VL)/R
다음에, 상기의 회로동작에 대하여 설명한다. 디지털/아날로그변환회로의 통상동작기간(T1)에는 제1 전환신호(P)는 로우레벨이고, 제6 스위치(TrP)는 ON 상태이다. 따라서, 전류(I)는 I1 과 I0(= I1 ＋ I2max)의 사이에서, 또한 입력데이터(D0) ∼ (D3)의 각 비트의 논리값에 대응한 전류치로 설정되고, 출력단자(300)의 전위는 VL 과 VH 의 범위의 입력데이터(D0) ∼ (D3)에 대응한 값이 된다.
저전력기간(T2)에는 제1 전환신호(P)는 하이레벨로 전환되고, 이로써 제6 스위치(TrP)는 OFF 상태로 된다. 따라서, 전원(VH)이 절단되고, 전류(I)는 0 으로 되어, 저전력기간(T2)에 있어서 소비전력을 저감할 수 있다. 또한, 출력단자(300)의 전위는 불안정하다. 또, 출력스위치(119)는 OFF 로 되므로, 용량성 부하(120)의 전위에 변동은 생기지 않는다.
이와 같이 하여, 전압포텐쇼미터형이고 또한 상위비트 대응의 제 1 의 디지털/아날로그변환회로부(201)의 전원절단에 의해, 저전력화를 도모할 수 있다.
(실시형태 2-8)
도 24는 실시형태 2-8의 디지털/아날로그변환회로의 구성을 나타낸 회로도이며, 도 25는 그 타이밍차트이다. 이 실시형태 2-8은 실시형태 2-7에 유사하고 대응하는 부분에는 동일한 참조부호를 붙인다. 본 실시형태 2-8에서는 실시형태 2-7의 제6 스위치(TrP)를 대신하여, 제1 고전압전원(VHH)과, 고전압전원(VHH)보다 전압레벨이 낮은 제2 고전압전원(VHL)의 2개의 전원중 어느 하나를 선택적으로 전환하는 전원전환용 제10 스위치(210)가 설치되어 있다. 이 제10 스위치(210)는 n-chTFT 와 p-chTFT 로 구성되어 있으며, n-chTFT 및 p-chTFT 의 각각의 게이트에 제1 전환신호(P)가 부여되고 있다. 이로써, 제1 전환신호(P)가 하이레벨일 때 즉 저전력기간(T2)에는, 제2 고전압전원(VHL)측으로 전환되고, 제1 전환신호(P)가 로우레벨일 때 즉 통상동작기간(T1)에는 제1 고전압전원(VHH)측으로 전환된다.
상기 구성의 디지털/아날로그변환회로의 동작에 대하여 설명한다. 디지털/아날로그변환회로에 있어서의 모든 저항소자에서 소비하는 전류(I)는, 상위비트 대응의 제1 의 디지털/아날로그변환회로부(201)의 저항소자에 흐르는 전류(I1)와, 하위비트 대응의 제 2 의 디지털/아날로그변환회로부(202)의 저항소자에 흐르는 전류(I2)와의 합이 된다. 즉, I = I1 ＋ I2 이다.
여기서, 통상동작기간(T1)에는 전류(I1)는 입력데이터에 관계없이, I1 = (VHH - VL)/(R7 ＋ R6 ＋ R5 ＋ R4)이다. 한편, 전류(I2)는 상기 표 2 에 나타낸 바와 같이 입력데이터에 따라서 전류량이 변하여, 최소는 0 이고, 최대는 I2max = 0.3125·(VHH - VL2)max/r1 로 된다. 단, r1 은 저항소자(R01)의 저항치이다. 따라서, 전류(I)는 I1 와 I0(= I1 ＋ I2max)의 사이에서 변화한다.
저전력기간(T2)에는 전원 VHH 이 VHL 로 전환하므로, 전류(I1)는 입력데이터에 관계없이 I1 = (VHL - VL)/(R7 ＋ R6 ＋ R5 ＋ R4)가 된다. I2max 도 (VH2 - VL2)max 가 낮게 되므로 낮아진다. 여기서, I1L = (VHL - VL)/(R7 ＋ R6 ＋ R5 ＋ R4)로 하고, I0L = I1L ＋ I2max 로 하면, 전류(I)는 I1L 과 I0L 사이에서 변화한다. 따라서, 저전력기간(T2)에 있어서 소비전력을 저감할 수 있다.
또한, 출력단자(300)의 전압은, 통상동작기간(T1)에는 VL 과 VHH 사이의 전위이지만, 저전력기간(T2)에는 VL 과 VHL 사이의 전위로 변화하므로 부하(120)의 전위가 변화하지 않도록 출력스위치(119)가 OFF 로 되어 소스라인을 절단한다.
이와 같이 하여, 전압포텐쇼미터형이고, 또한 상위비트 대응의 제1 의 디지털/아날로그변환회로부(201)의 전원전환에 의해 저전력화를 도모할 수 있다.
(실시형태 2-9)
도 26은 실시형태 2-9의 디지털/아날로그변환회로의 구성을 나타낸 회로도이며, 도 27은 그 타이밍차트이다. 이 실시형태 2-9는 실시형태 2-8에 유사하고 대응하는 부분에는 동일한 참조부호를 붙인다. 본 실시형태 2-9에서는 실시형태 2-8의 전원전환용 스위치(210)가 생략되어 있다. 또, 제2 의 디지털/아날로그변환회로부(202)에는 제9 스위치(204),(205)의 스위칭양태를 제어하는 제4 전환신호를 생성하고, 이 제4 전환신호를 제9 스위치(204),(205)에 출력하는 제4 전환신호 생성회로(211)가 형성되어 있다. 제4 전환신호 생성회로(211)는 비트(D0)를 입력하는 인버터(213)와, 인버터(213)의 출력과 제1 전환신호(P)를 입력하여 p-chTFTTr0L, n-chTFTTr0H 에 제4 전환신호를 출력하는 NOR 게이트(214)와, 비트(D1)와 제1 전환신호(P)를 입력하여 p-chTFTTr1L, n-chTFTTr1H 로 제 4 전환신호를 출력하는 OR 게이트(215)로 구성되어 있다. 이와 같은 구성에 의해, 제4 전환신호 생성회로(211)는 통상동작기간(T1)중에는 하위비트(D0),(D1)의 디지털화상입력데이터에 대응한 제4 전환신호를 출력하고, 저전력기간(T2)중에는 하위비트(D0),(D1)의 디지털화상데이터중의 저항소자망에 흐르는 전류의 최소전류치에서 2번째로 적은 전류치로 되는 입력데이터에 고정하고, 이 고정된 입력데이터를 제4 전환신호로서 출력할 수 있다.
상기 구성의 디지털/아날로그변환회로의 동작에 대하여 설명한다. 디지털/아날로그변환회로에 있어서의 모든 저항소자에서 소비하는 전류(I)는, 제1 의 디지털/아날로그변환회로부(201)의 저항소자에 흐르는 전류(I1)와, 제2 의 디지털/아날로그변환회로부(202)의 저항소자에 흐르는 전류(I2)와의 합이 된다. 즉, I = I1 ＋ I2 이다.
여기서, 전류(I1)는 입력데이터에 관계없이, I1 = (VH - VL)/(R7 ＋ R6 ＋ R5 ＋ R4)이다. 한편, 전류(I2)는 표 2 에 나타낸 바와 같이 입력데이터에 따라서 전류량이 변하여, 최소는 0 이고, 최대는 I2max = 0.3125·(VH2 - VL2)max/r1 로 된다.
통상동작기간(T1)에는 전류(I)는 I1 와 I0(= I1 ＋ I2max)의 사이에서 변화한다. 또한, 단자(300)의 전위는 VL 과 VH 의 범위내에 있다.
저전력기간(T2)에는 데이터(D0)를 「0」으로 마스크하고, 데이터(D1)를 「1」로 마스크하여, 이로써 전류(I2)는 I2 = 0.25·(VH2 - VL2)/r1 로 된다. 당연히, 데이터(D0),(D1) 모두「0」인 경우의 쪽이 I2 는 작게 할 수 있으나, R-2R 래더형에서는 D1 만이「1」인 경우가 그 다음으로 전류가 적어지고, 이와 같이 함으로써 회로내의 각 접점에 전위를 부여해 두고, 통상동작기간(T1)으로의 이행시에 출력전압의 확정을 조속히 할 수 있다. 또한, 저전력기간(T2)에는 출력스위치(119)가 OFF 로 되므로 용량성 부하(120)의 전위는 변화하지 않는다.
이와 같이 하여, R-2R 래더형이고 또한 하위비트 대응의 제2 의 디지털/아날로그변환회로부의 입력데이터전환에 의해, 저전력화를 도모할 수 있다.
(실시형태 2-10)
도 28은 실시형태 2-10의 디지털/아날로그변환회로의 구성을 나타낸 회로도이며, 도 29는 그 타이밍차트이다. 이 실시형태 2-10은 실시형태 2-7에 유사하고 대응하는 부분에는 동일한 참조부호를 붙인다. 본 실시형태 2-10에서는 실시형태 2-7의 제6 스위치(TrP)가 생략되어 있다. 한편, 제1 접속단자(220a)와 제2 의 디지털/아날로그변환회로부(202)의 입력측과의 사이에 제11 스위치(TrPH)가 설치되고, 제2 접속단자(220b)와 제2 의 디지털/아날로그변환회로부(202)의 입력측과의 사이에 제12 스위치(TrPL)가 설치되어 있다. 이 제11 스위치(TrPH) 및 제12 스위치(TrPL)는 제1 전환신호(P)에 의해 ON/OFF 제어된다.
상기 구성의 디지털/아날로그변환회로의 동작에 대하여 설명한다. 디지털/아날로그변환회로에 있어서의 모든 저항소자에서 소비하는 전류(I)는 상위비트 대응의 제1 의 디지털/아날로그변환회로부(201)의 저항소자에 흐르는 전류(I1)와, 하위비트 대응의 제2 의 디지털/아날로그변환회로부(202)의 저항소자에 흐르는 전류(I2)와의 합으로 된다. 즉, I = I1 ＋ I2 이다.
여기서, I1 는 입력데이터에 관계없이, I1 = (VH - VL)/(R7 ＋ R6 ＋ R5 ＋ R4)이다. 한편, I2 는 표 2 에 나타낸 바와 같이 입력데이터에 따라서 전류량이 변하여 최소는 0 이고, 2비트의 경우는 최대는 I2max = 0.3125·(VH2 - VL2)max/r1 로 된다.
통상동작기간(T1)에는 전류(I)는 I1 과 I0(= I1 ＋ I2max)의 사이에서 변화한다. 저전력기간(T2)에는 제11 스위치(TrPH) 및 제12 스위치(TrPL)는 OFF 로 되고, 이로써 전류 I2 = 0 으로 되므로, 전류(I)는 I = I1 로 된다.
또한, 출력단자(300)의 전위는 통상동작기간(T1)에는 VL 과 VH 의 범위내이고 저전력기간(T2)에는 일정하지 않다. 또, 저전력기간(T2)에는 출력스위치(119)가 OFF 로 되므로, 용량성 부하(120)의 전위는 변하지 않는다.
이와 같이 하여, R-2R 래더형이고 또한 하위비트 대응의 제 2 의 디지털/아날로그변환회로부의 전원절단에 의해 저전력화를 도모할 수 있다.
(실시형태 2-11)
도 30은 실시형태 2-11의 디지털/아날로그변환회로의 구성을 나타낸 회로도이며, 도 31은 그 타이밍차트이다. 이 실시형태 2-11은 실시형태 2-9에 유사하고 대응하는 부분에는 동일한 참조부호를 붙인다. 본 실시형태 2-11에서는 실시형태 2-9의 고전원(VH)을 대신하여, 제1 고전압전원(VHH)과 제1 고전압전원(VHH)보다 전압레벨이 낮은 제2 고전압전원(VHL)의 2개의 고전원이 사용되고, 또 전원(VHH)과 (VHL)의 전환용 제10 스위치(210)가 설치되어 있다.
상기 구성의 디지털/아날로그변환회로의 동작에 대하여 설명한다. 구동회로에 있어서의 모든 저항소자에서 소비하는 전류(I)는, 상위비트 대응의 제1 의 디지털/아날로그변환회로부(201)의 저항소자에 흐르는 전류(I1)와, 하위비트 대응의 제2 의 디지털/아날로그변환회로부(202)의 저항소자에 흐르는 전류(I2)와의 합이 된다. 즉, I = I1 ＋ I2 이다.
여기서, 통상동작기간(T1)에는 I1 은 입력데이터에 관계없이, I1 = (VHH - VL)/(R7 ＋ R6 ＋ R5 ＋ R4)이다. 한편, I2 는 표 2 에 나타낸 바와 같이 입력데이터에 따라서 전류량이 변하여 최소는 0 이고, 2 비트의 경우는 최대는 I2max = 0.3125·(VH2 - VL2)max/r1 로 된다. 따라서, 전류(I)는 I1 과 I0(= I1 ＋ I2max)의 사이에서 변화한다.
저전력기간(T2)에는 전원(VHH)이 (VHL)로 전환하므로, 전류(I1)는 I1 = (VHL - VL)/(R7 ＋ R6 ＋ R5 ＋ R4)가 된다. 또한, 저전력기간(T2)에는 데이터(D0)를 「0」으로 마스크하고, 데이터(D1)를 「1」로 마스크하여, 이로써 전류(I2)는 I2 = 0.25·(VH2 - VL2)/r1 로 되어, 전류(I)는 통상동작기간(T1)보다 작아진다. 데이터를 어떻게 마스크하는가에 대해서는, 상기 실시형태 2-7과 마찬가지로 논리로 선택할 수 있다. 또한, 저전력기간(T2)에는 출력스위치(119)가 OFF 로 되므로 용량성 부하(120)의 전위는 변화하지 않는다.
이와 같이 하여, 전압포텐쇼미터형이고, 또한 상위비트 대응의 제1 의 디지털/아날로그변환회로부의 전원전환 및 R-2R 래더형이고, 또한 하위비트 대응의 제2 의 디지털/아날로그변환회로부의 입력데이터전환에 의해 저전력화를 도모할 수 있다.
(실시형태 2-12)
도 32는 실시형태 2-12의 디지털/아날로그변환회로의 구성을 나타낸 회로도이며, 도 33은 그 타이밍차트이다. 이 실시형태 2-12는 실시형태 2-8에 유사하고 대응하는 부분에는 동일한 참조부호를 붙인다. 본 실시형태 2-12에서는 제11 접속단자(220a)와 제12 접속단자(220b)가 설치되어 있는 점이 실시형태 2-8과 다르다.
상기 구성의 디지털/아날로그변환회로의 동작에 대하여 설명한다. 디지털/아날로그변환회로에 있어서의 모든 저항소자에서 소비하는 전류(I)는, 상위비트 대응의 제1 의 디지털/아날로그변환회로부(201)의 저항소자에 흐르는 전류(I1)와, 하위비트 대응의 제2 의 디지털/아날로그변환회로부(202)의 저항소자에 흐르는 전류(I2)와의 합이 된다. 즉, I = I1 ＋ I2 이다.
여기서, 통상동작기간(T1)에는 I1 은 입력데이터에 관계없이, I1 = (VHH - VL)/(R7 ＋ R6 ＋ R5 ＋ R4)이다. 한편, I2 는 표 2 에 나타낸 바와 같이 입력데이터에 따라서 전류량이 변하여 최소는 0 이고, 최대는 I2max = 0.3125·(VH2 - VL2)max/r1 로 된다. 따라서, 전류(I)는 I1 과 I0(= I1 ＋ I2max)의 사이에서 변화한다.
저전력기간(T2)에는 전원(VHH)이 (VHL)로 전환하므로, 전류(I1)는 I1 = (VHL - VL)/(R7 ＋ R6 ＋ R5 ＋ R4)가 된다. 또한, 스위치(TrPH),(TrPL)가 OFF 로 되므로 전류(I2)는 0 으로 된다.
또한, 단자(300)의 전위는 통상동작기간(T1)에는 VL 과 VH 의 범위내이고, 저전력기간(T2)에는 일정하지 않다. 또, 저전력기간(T2)에는 출력스위치(119)가 OFF 로 되므로 용량성 부하(120)의 전하는 변하지 않는다.
이와 같이 하여, 전압포텐쇼미터형이고 또한 상위비트 대응의 제1 의 디지털/아날로그변환회로부의 전원전환 및 R-2R 래더형이고 또한 하위비트 대응의 제2 의 디지털/아날로그변환회로부의 전원절단에 의해 저전력화를 도모할 수 있다.
(실시형태 2-13)
도 34는 실시형태 2-13의 액티브매트릭스 액정패널의 어레이의 일부와 구동회로의 일부의 구성도이며, 도 35는 그 타이밍차트이다. 도 34에 있어서, 어레이의 소스라인(SL)에는 1개에 대하여 1개의 디지털/아날로그변환회로가 접속되고, 각 디지털/아날로그변환회로에는 전원단자(118a),(188b)가 접속되어 있다. 이 디지털/아날로그변환회로는 실시형태 2-5에서 설명한 디지털/아날로그변환회로에 유사한 디지털/아날로그변환회로가 사용된다. 구체적으로는, 제1 전환신호 생성회로(105)를 대신하여 수평동기신호를 입력하고, 소스라인에 화상데이터를 기입하는데 앞서 행해지는 프리차지를 위한 프리차지기간모드와, 프리차지기간 이외의 잔여기간모드중 어느 하나의 모드로 전환하는 제5 전환신호를 생성하는 제5 전환신호 생성회로가 형성된다. 또, 상기 제4 스위치군(群)의 스위칭양태를 제어하는 제2 전환신호 생성회로를 대신하여 제6 전환신호 생성회로가 형성된다. 제6 전환신호 생성회로는 상기 제4 스위치군의 스위칭양태를 제어하는 제6 전환신호를 생성하고, 이 제6 전환신호를 제4 스위치군에 출력하는 제6 전환신호 생성회로이다. 제6 전환신호 생성회로는 디지털화상데이터와 상기 제5 전환신호 생성회로로부터의 제5 전환신호를 입력하고, 상기 프리차지기간 이외의 잔여기간중에는 디지털화상 입력데이터에 대응한 제6 전환신호를 출력하고, 상기 프리차지기간중에는 디지털화상데이터중의 최소한 상기 저항소자망에 흐르는 전류의 최소전류치와 최대전류치중의 중간전류치 이하로 되는 입력데이터중 어느 하나의 입력데이터에 고정하여, 이 고정된 입력데이터를 제6 전환신호로서 출력하는 기능을 가진다. 따라서, 저전력기간(T2)중에는 제5 전환신호에 의한 마스크데이터로 결정되는 전압(V2)을 출력한다. 또한, 출력스위치(119)는 생략되어 있다. 따라서, 저전력기간(T2)에는 전압(V2)이 프리차지전압으로서 소스라인(SL)에 기입된다.
이와 같은 액티브매트릭스 액정패널에서는 액정소자에 교류전압을 인가하기 위해 일정주기로 소스라인 전압의 극성(極性)을 반전시킬 필요가 있다. 이 소스라인전압의 극성 반전에 요하는 시간은 소스라인이 가지는 용량이나 저항에 의해 결정되지만, 대화면화, 고정세화(高精細化)에 의해 길어지는 경향이 있다. 소스라인전압의 극성 반전을 화상데이터 기입시에 동시에 행하고자 하면 소스라인의 용량이나 저항이 증가하여 극성 반전시간이 길어진 경우에 화상데이터의 기입부족이 발생한다.
그래서, 액정소자를 구동하는 화소스위치 트랜지스터의 게이트가 OFF 하고 있는 기간, 일반적으로는 수평동기의 블랭킹기간을 이용하여 화상데이터의 기입 전에 소스라인의 극성 반전을 미리 행한다. 이와 같은 동작을 프리차지라고 한다. 이 프리차지기간에는 반전된 극성의 임의의 전압을 의도적으로 소스라인에 기입하지만, 이 기간에 디지털/아날로그변환회로의 제5 전환신호를 하이레벨로 하고, 디지털/아날로그변환회로의 저전력기간으로 함으로써 프리차지전압으로서 V2 를 이용할 수 있고, 화질의 향상과 소비전력의 삭감을 동시에 행하는 것이 가능해진다.
상기 예에서는, 실시형태 2-5의 디지털/아날로그변환회로에 적용한 것이지만, 본 실시형태는 이것에 한정되는 것은 아니고, 그 외 실시형태의 디지털/아날로그변환회로에도 적합하게 적용할 수 있다.
(실시형태 2-14)
도 36은 실시형태 2-14에 관한 구동회로의 구성도이다. 실시형태 2-14는 실시형태 2-1에 유사하며 대응하는 부분에는 동일한 참조부호를 붙인다. 본 실시형태 2-14는 실시형태 2-1의 제1 전환신호 생성회로(105)를 대신하여, 제1 전환신호 생성회로(105A)가 사용되고 있다. 이 제1 전환신호 생성회로(105A)는 도 37에 나타낸 바와 같이, 수평동기신호를 입력하여 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로(315)와 지연회로(315)의 출력과 수평동기신호와의 AND 조건을 취하여 제 1 전환신호(P)로서 출력하는 AND 게이트(316)로 구성된다. 이 지연회로(315)는 어레이기판상의 불순물을 함유하는 반도체층에서 형성된 저항소자(317)와 어레이기판상의 절연막을 이용하여 형성된 용량소자(318)로 구성되는 적분회로(319)와, 어레이기판상의 TFT로 구성된 인버터(320a),(320b)로 구성된다. 또한, 상기 AND 게이트(316)는 어레이기판상의 TFT 로 구성된 것이다.
이와 같은 구성의 제1 전환신호 생성회로(105A)에 있어서의 입력신호의 움직임을 도 38의 타이밍차트를 이용하여 설명한다. 입력단자(321)에 입력하는 수평동기신호가 하이레벨로 변화하면, 저항소자(317)와 용량소자(318)로 구성되는 적분회로(319)의 출력레벨은, 저항소자(317)와 용량소자(318)에 의해 정해지는 시정수(時定數)에 따라서 상승해간다. 그리고, 적분회로(319)의 출력레벨이 인버터(320a)의 임계치 전압에 달하면, 인버터(320a)의 출력은 하이레벨에서 로우레벨로 변화한다. 이로써, 인버터(320b)의 출력은 로우레벨에서 하이레벨로 변화한다. 그리고, 수평동기신호가 로우레벨로 변화하면 적분회로(319)의 출력레벨은 저항소자(317)와 용량소자(318)에 의해 정해지는 시정수에 따라서 하강해간다. 그리고, 적분회로(319)의 출력레벨이 인버터(320a)의 임계치 전압에 달하면, 인버터(320a)의 출력은 로우레벨에서 하이레벨로 변화하고, 인버터(320b)의 출력은 하이레벨에서 로우레벨로 변화한다. 따라서, 도 38에 나타낸 바와 같이, 인버터(320b)의 출력은 수평동기신호를 적분회로(319)의 시정수에 따라서 정해지는 시간(TD)만큼 지연한 것이 된다. 그리고, 수평동기신호가 지연된 인버터(320b)의 출력과 수평동기신호와의 AND 가 취해진 신호가 제1 전환신호로서 AND 게이트(316)로부터 출력된다.
여기서 지연시간(TD)은 적분회로(319), 인버터(320a),(320b)각각의 지연시간의 합계이지만 인버터(320a),(320b)에 의한 지연시간은, 적분회로(319)의 지연시간에 대하여 매우 작으므로 무시할 수 있다. 따라서, 적분회로(319)의 지연시간만을 고려하면 된다. 그래서, 적분회로(319)에 의한 지연이 지배적이도록 한다. 구체적으로는 용량소자(318)의 용량치(C)는, 저항소자(317)의 저항치(R)에 대하여 매우 작아지도록 설정한다. 따라서, 적분회로(319)의 시정수는 저항소자(317)의 저항치(R)에 의해 결정되는 것이라고 생각할 수 있고, 지연시간은 저항소자(317)의 저항치(R)에 의해 결정할 수 있다. 따라서, 저항소자(317)의 저항치가 크면, 제1 전환신호(P)는 도 38의 실선으로 나타낸 파형으로 되고, 수평동기신호의 지연시간은 참조부호 TDRH 로 나타낸 바와 같이 길어진다. 저항소자(317)의 저항치가 작으면, 제1 전환신호(P)는 도 38의 파선으로 나타낸 파형으로 되고, 수평동기신호의 지연시간은 도 38의 참조부호 TDRL 로 나타낸 바와 같이 짧아진다. 또한, 이에 대응하여 저전력기간도 변화하여 저항소자(317)의 저항치가 크면 참조부호 TRH 로 나타낸 바와 같이 짧아지고, 저항소자(317)의 저항치가 작으면 참조부호 TRL 로 나타낸 바와 같이 길어진다.
그런데, 어레이기판상의 저항소자의 저항치가 높은 경우에는 디지털/아날로그변환회로에 흐르는 전류는 감소하고, 출력단자(116)를 통하여 소스라인(SL)에 접속되어 있는 용량성 부하(120)를 충전하는 시간이 길어지므로 저전력기간(T2)은 짧은 편이 바람직하다. 또, 저전력기간(T2)이 짧아져도(따라서, 통상동작기간(T1)이 길어져도), 저항소자가 고저항이므로 통상동작기간(T1)에 있어서의 소비전력은 감소하고 있으므로, 소비전력의 관점에서는 아무런 문제가 생기지 않는다. 한편, 저항소자의 저항치가 낮은 경우에는 디지털/아날로그변환회로에 흐르는 전류가 증가하고, 소스라인(SL)의 충전에 필요한 시간은 짧아지므로, 저전력기간(T2)은 긴 편이 바람직하다. 이와 같은 어레이기판상의 저항소자의 저항치의 크기에 따라서 소스라인(SL)의 충전 및 소비전력저감의 두가지 요망을 만족시키기 위해 통상동작기간(T1)과 저전력기간(T2)의 길이를 변화시킬 필요가 생기는 경우에, 제1 전환신호 생성회로(105A)에 의해 제1 전환신호(P)가 상기 요망을 만족시키도록 하이레벨기간의 길이를 자동적으로 최적의 길이로 변화시킨다. 이와 같이 하여, 디지털/아날로그변환회로의 저항소자와 동일한 어레이기판상에 형성된 저항소자로 적분회로를 구성함으로써 저항소자의 정밀도 여부에 관계없이 항상 소비전력의 최적화를 자동적으로 설정하는 것이 가능해진다.
다음과 같이, 상기 제1 전환신호 생성회로(105A)의 작용을 더욱 상세히 설명한다.
제1 전환신호의 하이레벨의 기간은, 통상동작기간(소스라인(SL)에 접속하는 용량성 부하를 고려하여, 1수평동기기간의 전체 기간중의 상기 용량성 부하의 전위를 완전하게 변화시키는 기간에 화소전극의 전위를 완전하게 변화시키는 기간을 더한 기간) 이외의 기간으로서 정한 것이다. 그리고, 이 기간이 제1 전환신호의 하이레벨의 기간이 되도록 저항소자(317)의 저항치가 결정된다. 그러나, 현실적으로는 저항소자(317)의 저항치에 오차가 생긴다. 이와 같은 저항치에 오차가 생기면 제 1 전환신호(P)의 하이레벨의 기간이 설정한 기간과 다르게 되고, 이로써 소스라인(SL)에의 충전부족으로 인한 표시특성의 열화나 원하는 소비전력을 얻을 수 없다고 하는 사태가 생긴다. 그러나, 본 실시형태에서는 제1 전환신호 생성회로(105A)를 상기와 같이 구성함으로써 이러한 사태의 발생을 방지할 수 있고, 소스라인(SL)에의 충전부족으로 되지 않고 소비전력의 최적화를 실현할 수 있다.
예를들면, 디지털/아날로그변환회로의 각 저항소자의 저항치가 미리 정한 저항치보다 큰 경우는 저항소자(317)의 저항치도 커지고, 디지털/아날로그변환회로의 각 저항소자의 저항치가 미리 정한 저항치보다 작은 경우는 저항소자(317)의 저항치도 작아진다. 왜냐하면, 모든 저항소자가 동일 어레이기판에 형성된 불순물을 함유하는 반도체층에 의해 구성된 것이므로 동일한 정도의 오차가 생기는 것으로 생각할 수 있기 때문이다.
그리고, 저항치가 미리 정한 저항치보다 큰 경우는 통상동작기간중에 디지털/아날로그변환회로의 저항소자에 흐르는 전류가 작아져서, 제1 전환신호(P)의 하이레벨의 기간이 저항소자에 따라서 미세조정이 이루어지지 않는다면 소스라인(SL)의 전위를 원하는 전위로 변화시킬 수 없어 표시특성의 열화를 초래한다. 그러나, 본 실시형태에 의하면, 제1 전환신호 생성회로(105A)를 도 37에 나타낸 구성으로 함으로써 제1 전환신호(P)의 하이레벨의 기간(저전력기간)이 저항소자에 따라서 미세조정이 이루어져서 본래의 기간보다 짧아지고, 통상동작기간이 길어져서 소스라인(SL)의 전위를 원하는 전위로 변화시킬 수 있어, 표시특성의 열화를 방지할 수 있다. 또한, 저전력기간은 짧아져도 통상동작기간에 있어서의 전류는 작게 되어 있으므로 실질적으로는 소비전력의 증대로는 되지 않는다.
한편, 저항치가 미리 정한 저항치보다 작은 경우는 통상동작기간중에 디지털/아날로그변환회로의 저항소자에 흐르는 전류가 커져서 제1 전환신호(P)의 하이레벨의 기간이 저항소자에 따라서 미세조정이 이루어지지 않는다면, 소스라인(SL)의 전위를 원하는 전위로 변화시킨 후에도 통상동작전력이 소비되므로, 소비전력의 저감의 관점에서는 불필요한 전력 소비가 된다. 그러나, 본 실시형태에 의하면, 제1 전환신호 생성회로(105A)를 도 37에 나타낸 구성으로 함으로써 제1 전환신호(P)의 하이레벨의 기간(저전력기간)이 저항소자에 따라서 미세조정이 이루어져서 본래의 기간보다 길어지고(따라서, 통상동작기간은 짧아지고), 통상동작기간에 있어서의 불필요한 전력 소비를 방지할 수 있다.
따라서, 어레이기판마다의 저항소자의 저항치의 불균일에 의한 소비전력의 불균일을 외부회로의 조정없이 흡수가 가능하게 되어 외부회로의 간략화와 소비전력의 최적화를 용이하게 도모할 수 있다.
또한, 본 실시형태에서는 용량소자로서 어레이기판상의 절연막을 이용하고 있으나, 일반적인 용량소자부품을 이용해도 된다.
도 39는 실시형태 2-14의 디지털/아날로그변환회로의 동작의 타이밍차트이다. 본 실시형태 2-14에서는, 수평동기신호에 따라서 제1 전환신호(P)를 생성하고 있는 점이 실시형태 2-1과 다르지만, 디지털/아날로그변환회로의 동작은 기본적으로 실시형태 2-1의 동작과 동일하다.
(실시형태 2-15)
도 40은 실시형태 2-15에 관한 디지털/아날로그변환회로의 구성도이다. 실시형태 2-15는 실시형태 2-3에 유사하며 대응하는 부분에는 동일한 참조부호를 붙인다. 이 실시형태 2-15는 실시형태 2-3의 제1 전환신호 생성회로(105)를 대신하여 제1 전환신호 생성회로(105A)가 사용되고 있다.
도 41은 구동회로의 동작의 타이밍차트이다. 본 실시형태 2-15에서는 수평동기신호에 따라서 제1 전환신호(P)를 생성하고 있는 점이 실시형태 2-3과 다르지만 디지털/아날로그변환회로의 동작은 기본적으로 실시형태 2-3의 동작과 동일하다. 이와 같은 실시형태 2-15에 있어서도 또, 제1 전환신호 생성회로(105A)가 사용되고 있음으로써, 실시형태 2-14와 마찬가지로 어레이기판마다의 저항소자의 저항치의 불균일에 의한 소비전력의 불균일을 외부회로의 조정없이 흡수가 가능하게 되어, 외부회로의 간략화와 소비전력의 최적화를 용이하게 도모할 수 있다는 효과를 가진다.
(실시형태 2-16)
도 42는 실시형태 2-16에 관한 디지털/아날로그변환회로의 구성도이다. 실시형태 2-16은 실시형태 2-5에 유사하며 대응하는 부분에는 동일한 참조부호를 붙인다. 이 실시형태 2-16은 실시형태 2-5의 제1 전환신호 생성회로(105)를 대신하여 제1 전환신호 생성회로(105A)가 사용되고 있다.
도 43은 디지털/아날로그변환회로의 동작의 타이밍차트이다. 본 실시형태 2-16에서는 수평동기신호에 따라서 제1 전환신호(P)를 생성하고 있는 점이 실시형태 2-5와 다르지만, 디지털/아날로그변환회로의 동작은 기본적으로 실시형태 2-5의 동작과 동일하다.
이와 같은 실시형태 2-16에 있어서도 또, 제1 전환신호 생성회로(105A)가 사용되고 있음으로써, 실시형태 2-14와 마찬가지로, 어레이기판마다의 저항소자의 저항치의 불균일에 의한 소비전력의 불균일을 외부회로의 조정없이 흡수가 가능하게 되어, 외부회로의 간략화와 소비전력의 최적화를 용이하게 도모할 수 있다는 효과를 가진다.
(실시형태 2-17)
도 44는 실시형태 2-17에 관한 디지털/아날로그변환회로의 구성도이다. 실시형태 2-17은 실시형태 2-6에 유사하며 대응하는 부분에는 동일한 참조부호를 붙인다. 이 실시형태 2-17은 실시형태 2-6의 제1 전환신호 생성회로(105)를 대신하여 제1 전환신호 생성회로(105A)가 사용되고 있다.
도 45는 구동회로의 동작의 타이밍차트이다. 본 실시형태 2-17에서는 수평동기신호에 따라서 제1 전환신호(P)를 생성하고 있는 점이 실시형태 2-6과 다르지만 디지털/아날로그변환회로의 동작은 기본적으로 실시형태 2-6의 동작과 동일하다.
이와 같은 실시형태 2-17에 있어서도 또, 제1 전환신호 생성회로(105A)가 사용되고 있음으로써, 실시형태 2-14와 마찬가지로 어레이기판마다의 저항소자의 저항치의 불균일에 의한 소비전력의 불균일을 외부회로의 조정없이 흡수가 가능하게 되어, 외부회로의 간략화와 소비전력의 최적화를 용이하게 도모할 수 있다는 효과를 가진다.
(실시형태 2-18)
도 46은 실시형태 2-18에 관한 디지털/아날로그변환회로의 구성도이다. 실시형태 2-18은 실시형태 2-7에 유사하며 대응하는 부분에는 동일한 참조부호를 붙인다. 이 실시형태 2-18은 실시형태 2-7의 제1 전환신호 생성회로(105)를 대신하여 제1 전환신호 생성회로(105A)가 사용되고 있다.
도 47은 구동회로의 동작의 타이밍차트이다. 본 실시형태 2-18에서는 수평동기신호에 따라서 제1 전환신호(P)를 생성하고 있는 점이 실시형태 2-7과 다르지만 디지털/아날로그변환회로의 동작은 기본적으로 실시형태 2-7의 동작과 동일하다.
이와 같은 실시형태 2-18에 있어서도 또한, 제1 전환신호 생성회로(105A)가 사용되고 있음으로써 실시형태 2-14와 마찬가지로 어레이기판마다의 저항소자의 저항치의 불균일에 의한 소비전력의 불균일을 외부회로의 조정없이 흡수가 가능하게 되어 외부회로의 간략화와 소비전력의 최적화를 용이하게 도모할 수 있다는 효과를 가진다.
(실시형태 2-19)
도 48은 실시형태 2-19에 관한 구동회로의 구성도이다. 실시형태 2-19는 실시형태 2-8에 유사하며 대응하는 부분에는 동일한 참조부호를 붙인다. 이 실시형태 2-19는 실시형태 2-8의 제1 전환신호 생성회로(105)를 대신하여 제1 전환신호 생성회로(105A)가 사용되고 있다.
도 49는 디지털/아날로그변환회로의 동작의 타이밍차트이다. 본 실시형태 2-19에서는 수평동기신호에 따라서 제1 전환신호(P)를 생성하고 있는 점이 실시형태 2-8과 다르지만 디지털/아날로그변환회로의 동작은 기본적으로 실시형태 2-8의 동작과 동일하다.
이와 같은 실시형태 2-19에 있어서도 또한, 제1 전환신호 생성회로(105A)가 사용되고 있음으로써, 실시형태 2-14와 마찬가지로 어레이기판마다의 저항소자의 저항치의 불균일에 의한 소비전력의 불균일을 외부회로의 조정없이 흡수가 가능하게 되어, 외부회로의 간략화와 소비전력의 최적화를 용이하게 도모할 수 있다는 효과를 가진다.
(실시형태 2-20)
도 50은 실시형태 2-20에 관한 디지털/아날로그변환회로의 구성도이다. 실시형태 2-20은 실시형태 2-9에 유사하며 대응하는 부분에는 동일한 참조부호를 붙인다. 본 실시형태 2-20은 실시형태 2-9의 제1 전환신호 생성회로(105)를 대신하여 제1 전환신호 생성회로(105A)가 사용되고 있다.
도 51은 디지털/아날로그변환회로의 동작의 타이밍차트이다. 본 실시형태 2-20에서는 수평동기신호에 따라서 제1 전환신호(P)를 생성하고 있는 점이 실시형태 2-9와 다르지만 디지털/아날로그변환회로의 동작은 기본적으로 실시형태 2-9의 동작과 동일하다.
이와 같은 실시형태 2-20에 있어서도 또한, 제1 전환신호 생성회로(105A)가 사용되고 있음으로써, 실시형태 2-14와 마찬가지로, 어레이기판마다의 저항소자의 저항치의 불균일에 의한 소비전력의 불균일을 외부회로의 조정없이 흡수가 가능하게 되어, 외부회로의 간략화와 소비전력의 최적화를 용이하게 도모할 수 있다는 효과를 가진다.
(실시형태 2-21)
도 52는 실시형태 2-21에 관한 디지털/아날로그변환회로의 구성도이다. 실시형태 2-21은 실시형태 2-10에 유사하며 대응하는 부분에는 동일한 참조부호를 붙인다. 이 실시형태 2-21은 실시형태 2-10의 제1 전환신호 생성회로(105)를 대신하여 제1 전환신호 생성회로(105A)가 사용되고 있다.
도 53은 디지털/아날로그변환회로의 동작의 타이밍차트이다. 본 실시형태 2-21에서는 수평동기신호에 따라서 제1 전환신호(P)를 생성하고 있는 점이 실시형태 2-10과 다르지만, 디지털/아날로그변환회로의 동작은 기본적으로 실시형태 2-10 의 동작과 동일하다.
이와 같은 실시형태 2-21에 있어서도 또한, 제1 전환신호 생성회로(105A)가 사용되고 있음으로써, 실시형태 2-14와 마찬가지로 어레이기판마다의 저항소자의 저항치의 불균일에 의한 소비전력의 불균일을 외부회로의 조정없이 흡수가 가능하게 되어, 외부회로의 간략화와 소비전력의 최적화를 용이하게 도모할 수 있다는 효과를 가진다.
(실시형태 2-22)
도 54는 실시형태 2-22에 관한 디지털/아날로그변환회로의 구성도이다. 실시형태 2-22는 실시형태 2-11에 유사하며 대응하는 부분에는 동일한 참조부호를 붙인다. 이 실시형태 2-22는 실시형태 2-11의 제1 전환신호 생성회로(105)를 대신하여 제1 전환신호 생성회로(105A)가 사용되고 있다.
도 55는 디지털/아날로그변환회로의 동작의 타이밍차트이다. 본 실시형태 2-22에서는 수평동기신호에 따라서 제1 전환신호(P)를 생성하고 있는 점이 실시형태 2-11과 다르지만 디지털/아날로그변환회로의 동작은 기본적으로 실시형태 2-11 의 동작과 동일하다.
이와 같은 실시형태 2-22에 있어서도 또한, 제1 전환신호 생성회로(105A)가 사용되고 있음으로써 실시형태 2-14와 마찬가지로 어레이기판마다의 저항소자의 저항치의 불균일에 의한 소비전력의 불균일을 외부회로의 조정없이 흡수가 가능하게 되어, 외부회로의 간략화와 소비전력의 최적화를 용이하게 도모할 수 있다는 효과를 가진다.
(실시형태 2-23)
도 56은 실시형태 2-23에 관한 디지털/아날로그변환회로의 구성도이다. 실시형태 2-23은 실시형태 2-12에 유사하며 대응하는 부분에는 동일한 참조부호를 붙인다. 이 실시형태 2-23은 실시형태 2-12의 제1 전환신호 생성회로(105)를 대신하여 제1 전환신호 생성회로(105A)가 사용되고 있다.
도 57은 디지털/아날로그변환회로의 동작의 타이밍차트이다. 본 실시형태 2-23에서는 수평동기신호에 따라서 제1 전환신호(P)를 생성하고 있는 점이 실시형태 2-12와 다르지만, 디지털/아날로그변환회로의 동작은 기본적으로 실시형태 2-12 의 동작과 동일하다.
이와 같은 실시형태 2-23에 있어서도 또한, 제1 전환신호 생성회로(105A)가 사용되고 있음으로써 실시형태 2-14와 마찬가지로, 어레이기판마다의 저항소자의 저항치의 불균일에 의한 소비전력의 불균일을 외부회로의 조정없이 흡수가 가능하게 되어 외부회로의 간략화와 소비전력의 최적화를 용이하게 도모할 수 있다는 효과를 가진다.
(실시형태 2-24)
도 58은 다른 제1 전환신호 생성회로(105B)의 구성을 나타낸 회로도이며, 도 59는 그 동작타이밍차트이다. 이 제1 전환신호 생성회로(105B)에서는 수평동기신호의 극성이 반전된 반전 수평동기신호를 입력하여 제1 전환신호(P)를 생성한다. 또한, 이 제1 신호생성부분(105B)이 사용되는 디지털/아날로그변환회로에서는 수평동기신호를 대신하여 반전 수평동기신호가 사용되고, 이에 따라서 제1 전환신호 생성회로(105B)가 사용된다. 이 제1 전환신호 생성회로(105B)는 제1 전환신호 생성회로(105A)에 유사하고 대응하는 부분에는 동일한 참조부호를 붙인다. 제1 전환신호 생성회로(105B)가 제1 전환신호 생성회로(105A)와 다른 것은 AND 게이트(316)를 대신하여 NOR(400)이 형성되어 있는 점이다.
이와 같은 구성의 제1 전환신호 생성회로(105B)에 있어서의 입력신호의 움직임을 도 55의 타이밍차트를 이용하여 설명한다. 입력단자(321)에 입력하는 수평동기신호가 하이레벨로 변화하면, 저항소자(317)와 용량소자(318)로 구성되는 적분회로(319)의 출력레벨은 저항소자(317)와 용량소자(318)에 의해 정해지는 시정수에 따라서 상승해간다. 그리고, 적분회로(319)의 출력레벨이 인버터(320a)의 임계치 전압에 달하면 인버터(320a)의 출력은 하이레벨에서 로우레벨로 변화한다. 이로써, 인버터(320b)의 출력은 로우레벨에서 하이레벨로 변화한다. 그리고, 수평동기신호가 로우레벨로 변화하면, 적분회로(319)의 출력레벨은 저항소자(317)와 용량소자(318)에 의해 정해지는 시정수에 따라서 하강해간다. 그리고, 적분회로(319)의 출력레벨이 인버터(320a)의 임계치 전압에 달하면 인버터(320a)의 출력은 로우레벨에서 하이레벨로 변화하고, 인버터(320b)의 출력은 하이레벨에서 로우레벨로 변화한다. 따라서, 도 59에 나타낸 바와 같이, 인버터(320b)의 출력은 반전 수평동기신호를 적분회로(319)의 시정수에 따라서 정해지는 시간(TD)만큼 지연한 것이 된다. 그리고, 반전 수평동기신호가 지연된 인버터(320b)의 출력과, 반전 수평동기신호와의 논리합이 반전된 신호가 제1 전환신호로서 NOR 게이트(400)로부터 출력된다.
또한, 이 제1 전환신호 생성회로(105B)에 있어서도 R-C 적분회로(319)에 의해 지연시키고 있으므로, 제1 전환신호 생성회로(105A)와 마찬가지로 저항소자(317)의 저항치가 크면 제1 전환신호(P)는 도 59의 실선으로 나타낸 파형으로 되고, 수평동기신호의 지연시간은 참조부호 TDRH 로 나타낸 바와 같이 길어진다. 저항소자(317)의 저항치가 작으면, 제1 전환신호(P)는 도 59의 파선으로 나타낸 파형으로 되고, 수평동기신호의 지연시간은 도 59의 참조부호 TDRL 로 나타낸 바와 같이 짧아진다. 또한, 이에 대응하여 저전력기간도 변화하여 저항소자(317)의 저항치가 크면 참조부호 TRH 로 나타낸 바와 같이 짧아지고, 저항소자(317)의 저항치가 작으면 참조부호TRL 로 나타낸 바와 같이 길어진다. 따라서, 이와 같은 제1 전환신호 생성회로(105B)에 있어서도 또한, 소비전력의 최적화를 도모할 수 있다.
그리고, 도 58의 구성을 대신하여, 반전 수평동기신호를 반전하는 인버터와, 이 인버터의 후단에 제1 전환신호 생성회로(105A)를 접속한 회로구성으로 해도 된다.
(실시형태 2-25)
도 60 은 또 다른 제1 전환신호 생성회로(105C)의 구성을 나타낸 회로도이다. 이 제1 전환신호 생성회로(105C)는 제1 전환신호 생성회로(105)에 유사하며 대응하는 부분에는 동일한 참조부호를 붙인다. 이 제1 전환신호 생성회로(105C)에서는, 제1 전환신호 생성회로(105)에 사용되고 있었던 적분회로(319)를 대신하여 적분회로(319C)가 사용되고 있다. 이 적분회로(319C)는 저항소자(317)와 4개의 용량소자(500a),(500b),(500c),(500d)로 구성되어 있다. 이들 용량소자(500a) ∼(500d)는 용량성 부하(120)에 의해 구성되어 있다. 용량소자(500a)는 소스라인 전체와 대향기판을 전극으로 하는 절연막 및 액정층에 있어서 생기는 용량이다. 용량소자(500b)는 소스라인과 게이트라인의 교차점에 있어서의 각각의 라인을 전극으로 하는 절연막에 있어서 생기는 용량이다. 용량소자(500c)는 소스라인과 소스라인에 평행하는 화소전극단(端)을 전극으로 하는 절연막에 있어서 생기는 용량이다. 용량소자(500d)는 소스라인과 게이트라인의 교차점에 존재하는 화소트랜지스터가 보유하는 용량이다. 이와 같이 용량소자(500a) ∼ (500d)를 용량성 부하(120)로 구성함으로써 더욱 통상동작기간(T1)의 최적화를 도모할 수 있다. 다음과 같이, 그 이유에 대하여 상세히 설명한다.
통상동작기간은 구동회로의 구동능력과 출력부하의 크기에 따라 결정된다. 여기서, 구동회로의 구동능력은 디지털/아날로그변환회로를 형성하는 저항소자의 저항치 그 자체에 의존한다. 또, 출력부하의 크기는 구동회로에서 본 소스라인의 용량부하 그 자체이다. 소스라인의 용량으로서는 ①소스라인 전체와 대향기판을 전극으로 하는 절연막 및 액정층에 있어서 생기는 용량, ②소스라인과 게이트라인의 교차점에 있어서의 각각 라인을 전극으로 하는 절연막에 있어서 생기는 용량, ③소스라인과 소스라인에 평행하는 화소전극단을 전극을 하는 절연막에 있어서 생기는 용량, ④소스라인과 게이트라인의 교차점에 존재하는 화소트랜지스터가 보유하는 용량 등의 4종류의 용량이 존재한다고 생각할 수 있다. 따라서, 출력부하의 크기는 이들 ① ∼ ④ 용량의 총합으로 결정된다.
그런데, 구동회로를 어레이기판상에 일체적으로 형성하는 경우에 있어서는 현상황에서는 저항소자 및 용량소자에는 불균일이 생긴다. 저항소자는 불순물을 함유하는 반도체층으로 형성되므로, 주로 불순물의 주입의 정도로 인하여 저항치가 불균일해진다. 또, 출력부하의 요인이 되는 4종류의 상기 ① ∼ ④ 의 용량은, 각각의 용량을 형성하는 절연막의 막질과 두께로 인하여 용량치가 불균일해진다. 저항치의 불균일은 현상황에서는 2 ∼ 5 배로 매우 크고, 용량치의 불균일은 저항치의 불균일에 비하면 매우 작고, 용량부하의 각각 요인마다 수% ∼ 10% 정도 있다. 이들 저항치와 용량치의 불균일은 기판 단위로 발생하고 통상동작기간의 최적치는 기판 단위로 다르다. 그래서, 기판마다의 최적 통상동작기간을 알고, 저전력기간을 기판마다 결정하는데는 먼저 저항치의 불균일을 반영하는 것이 첫째로 필요해진다. 이와 같은 생각에 따라서, 상기 실시형태 2-14 ∼ 2-24 에서는, 저항치의 불균일을 고려하여 적분회로를 구성함으로써, 통상동작기간의 최적화를 도모한 것이다. 상기와 같이 저항치의 불균일은, 용량치의 불균일에 비하여 매우 크므로, 저항치만의 불균일을 고려해 두면 통상동작기간의 최적화로서는 충분하다.
그러나, 저항에 의한 최적화를 행해도 용량에 의한 최적화를 행하지 않으면, 수% ∼ 10% 전후의 전력의 불균일은 억제할 수 없다. 따라서, 더욱 통상동작기간의 최적화의 향상을 도모하기 위해서는, 바람직하게는 용량치의 불균일도 고려할 필요가 있다. 그래서, 저전력기간의 최적화, 즉 통상동작기간의 검지에 있어서, 저항소자에 더하여 용량소자를 포함함으로써 저전력화의 보다 우수한 최적화를 할 수 있다.
구체적으로는, 반도체층의 단위 면적당의 저항치와, 각 용량부하 요인의 단위 면적당 용량치의 각각의 그 기판에서의 절대치를 반영할 수 있도록, 구동회로 내부의 저항소자와 같은 제작법의 저항소자와, 각 용량부하 요인과 같은 절연막을 사용한 용량소자를 사용하여 R-C 적분회로를 만들고, R-C 적분회로의 출력지연시간으로 구동회로의 통상동작기간을 의사적(疑似的)으로 검지하여, 저전력기간을 자동적으로 결정하도록 한 것이다. 이로써, 구동회로에 의한 용량부하의 구동에서는 저항치가 커지면, 통상동작기간이 길어지고(=저전력기간이 짧아지고), 저항치가 작아지면 구동기간이 짧아진다(= 저전력기간이 길어진다). R-C 적분회로에서도 저항치가 커지면 출력지연이 커지고, 저항치가 작아지면 출력지연이 작아진다. 그러므로, R-C 적분회로의 출력지연에 저항치의 대소에 의한 구동기간의 장단을 반영할 수 있다.
한편, 구동회로에 의한 용량부하의 구동에서는 용량부하가 커지면, 구동기간이 길어지고(=저전력기간이 짧아지고), 용량부하가 작아지면 구동기간이 짧아진다(= 저전력기간이 길어진다). R-C 적분회로에서도 용량부하가 커지면 출력지연이 커지고, 용량부하가 작아지면 출력지연이 작아진다. 그러므로, R-C 적분회로의 출력지연에, 용량부하의 대소에 의한 구동기간의 장단을 반영할 수 있다.
따라서, 상기 저항소자만 고려하고, 용량부하에 대하여 고려하지 않은 실시형태에 비하여, 더욱 통상동작기간의 최적화 및 저전력기간의 최적화를 도모할 수 있다.
또한, 통상동작기간 검지를 위한 R-C 적분회로에서의 용량부하에는, 더미의 소스라인을 1개 사용해도 된다.
(기타 사항)
상기 실시형태에서는, 증폭소자(11)는 1수평동기간의 전체 기간에 있어서 계속 동작하고 있었지만 저전력기간중에는 전원을 절단하도록 해도 된다. 이와 같이 하면 더욱 저전력화를 도모할 수 있다.
이상과 같이 본 발명에 의하면, 디지털/아날로그변환회로를 액정표시장치의 어레이기판에 내장(內藏)하도록 한 것으로, 액정표시장치의 구성부품으로서의 디지털/아날로그변환회로를 구성하는 구동 IC 를 필요없게 하여 코스트의 저감을 도모할 수 있다. 또, 구동 IC 를 어레이기판에 실장(實裝)하는 공정도 필요없게 할 수 있어, 더욱 액정표시장치의 박형화와 소형화를 도모할 수 있다.
또, 본 발명에 의하면 저전력기간에 있어서 디지털/아날로그변환회로의 전원의 절단, 전원의 전환 또는 입력데이터를 저항소자에 흐르는 전류가 작아지는 데이터로 고정하거나 함으로써 소비전력을 저감할 수 있다. 또한, 용량성 부하에 의해 출력단자의 전위를 유지할 수 있으므로, 출력단자에 접속하고 있는 용량성 부하의 전위확정에 필요한 시간 이외를 모두 저전력기간으로 할 수 있다고 하는 효과를 가진다.

Claims (54)

  1. 액정표시장치의 어레이기판상에 형성된 액티브매트릭스형 액정표시장치의 구동회로로서, 복수의 저항소자와 저항소자에 관련되는 복수의 스위치를 가지는 저항분할형 디지털/아날로그변환회로를 구비하고, 이 디지털/아날로그변환회로의 출력을, 전압증폭률이 1배이고 임피던스변환기능을 구비하는 전류증폭소자를 통하여, 액정표시부의 구동전압으로서 출력하도록 구성된 그와 같은 액티브매트릭스형 액정표시장치의 구동회로로서,
    상기 각 저항소자가, 상기 어레이기판상에 형성된 불순물을 함유하는 반도체층에 의해 구성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  2. 액정표시장치의 어레이기판상에 형성된 액티브매트릭스형 액정표시장치의 구동회로로서, 복수의 저항소자와 저항소자에 관련되는 복수의 스위치를 가지는 저항분할형 디지털/아날로그변환회로를 구비하고, 이 디지털/아날로그변환회로의 출력을, 직접 그대로 액정표시부의 구동전압으로서 출력하도록 구성된 그와 같은 액티브매트릭스형 액정표시장치의 구동회로로서,
    상기 각 저항소자가, 상기 어레이기판상에 형성된 불순물을 함유하는 반도체층에 의해 구성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  3. 복수의 저항소자와 저항소자에 관련되는 복수의 스위치를 가지는 저항분할형 디지털/아날로그변환회로를 구비하고, 이 디지털/아날로그변환회로의 출력을, 전압증폭률이 1배이고 임피던스변환기능을 구비하는 전류증폭소자를 통하여 액정표시부의 구동전압으로서 출력하도록 구성된 액티브매트릭스형 액정표시장치의 구동회로로서, 상기 전류증폭소자는 액정표시장치의 어레이기판상에 실장된 것이며, 전류증폭소자를 제외한 잔여 구동회로 구성부분은 상기 어레이기판상에 형성된 것인 그와 같은 액티브매트릭스형 액정표시장치의 구동회로로서,
    상기 각 저항소자가, 상기 어레이기판상에 형성된 불순물을 함유하는 반도체층에 의해 구성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 반도체층은 실리콘 또는 게르마늄을 함유하는 비단결정(非單結晶) 재료이고, 도너 또는 어셉터가 되는 불순물질을 함유하는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  5. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 반도체층은 비(非)단결정 실리콘층이고, 또한 n 형층 또는 p 형층중 최소한 어느 한 쪽인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  6. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 디지털/아날로그변환회로가 R-2R 래더형 디지털/아날로그변환회로인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  7. 제4항에 있어서, 상기 디지털/아날로그변환회로가 R-2R 래더형 디지털/아날로그변환회로인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  8. 제5항에 있어서, 상기 디지털/아날로그변환회로가 R-2R 래더형 디지털/아날로그변환회로인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  9. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 디지털/아날로그변환회로가 전압포텐쇼미터형 디지털/아날로그변환회로인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  10. 제4항에 있어서, 상기 디지털/아날로그변환회로가 전압포텐쇼미터형 디지털/아날로그변환회로인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  11. 제5항에 있어서, 상기 디지털/아날로그변환회로가, 전압포텐쇼미터형 디지털/아날로그변환회로인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  12. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 디지털/아날로그변환회로는,
    디지털화상 입력데이터의 상위비트데이터 및 하위비트데이터중 한쪽의 비트데이터에 따라서 동작하는 제1 의 디지털/아날로그변환회로부와,
    제1 의 디지털/아날로그변환회로부로부터의 출력전압을 기준전압으로 하고, 디지털화상 입력데이터의 상위비트데이터 또는 하위비트데이터중 다른 한쪽의 비트데이터에 따라서 동작하는 제2 의 디지털/아날로그변환회로부로 구성되고,
    상기 제1 의 디지털/아날로그변환회로부와 제2 의 디지털/아날로그변환회로부중 한쪽의 디지털/아날로그변환회로부가 R-2R 래더형 디지털/아날로그변환회로로 구성되어 있으며, 다른쪽의 디지털/아날로그변환회로부가 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  13. 제1항 내지 제3항중 어느 한 항에 있어서, 소정의 기준신호를 입력하고 이 기준신호에서 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 2개의 기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호 생성회로를 구비하고,
    상기 디지털/아날로그변환회로는,
    상기 저항소자가 복수개 직렬로 접속된 직렬회로로서, 일단(一端)이 고전압용 전원단자에 접속되고, 타단(他端)이 저전압용 전원단자에 접속된 그와 같은 직렬회로와,
    상기 직렬회로의 일단과 고전압용 전원단자와의 사이 또는 상기 직렬회로의 타단과 저전압용 전원단자와의 사이중 어느 한쪽의 사이에 개재하고, 제1 전환신호 생성회로로부터의 제1 전환신호에 의해 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 OFF 상태로 되는 제1 스위치와,
    상기 직렬회로를 구성하는 저항소자의 각 접속점과, 디지털/아날로그변환회로의 출력단자와의 사이에 각각 개재하고, 디지털 화상데이터에 따라서 스위칭양태가 제어되는 제2 스위치군(群)을 가지는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고,
    또한, 상기 제1 전환신호 생성회로로부터의 제1 전환신호에 응답하여, 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단을 형성한 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  14. 제13 항에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은, 구동회로에 있어서의 출력측에 설치된 출력스위치로서,
    제 1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는, 그와 같은 출력스위치인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  15. 제1항 내지 제3항중 어느 한 항에 있어서, 소정의 기준신호를 입력하고, 이 기준신호에서 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 2개의 기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제 1 전환신호 생성회로를 구비하고,
    상기 디지털/아날로그변환회로는,
    상기 저항소자가 복수개 직렬로 접속된 직렬회로로서, 일단이 제1 고전압용 전원단자와 이 제1 고전압용 전원보다 전압레벨이 낮은 제2 고전압용 전원단자에 공통으로 접속되고, 타단이 저전압용 전원단자에 접속된 그와 같은 직렬회로와,
    상기 제1 고전압용 전원단자 및 상기 제2 고전압용 전원단자의 2종류의 전원단자와 상기 직렬회로의 일단과의 사이에 개재하고, 제1 전환신호 생성회로로부터의 제1 전환신호에 의해 직렬회로의 일단과의 접속이, 통상동작기간중에는 제1 고전압용 전원단자측으로 전환되고, 상기 잔여기간중에는 제2 고전압용 전원단자측으로 전환되는 제3 스위치와,
    상기 직렬회로를 구성하는 저항소자의 각 접속점과, 디지털/아날로그변환회로의 출력단자와의 사이에 각각 개재하고, 디지털 화상데이터에 따라서 스위칭양태가 제어되는 제2 스위치군(群)을 가지는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고,
    또한, 상기 제1 전환신호 생성회로로부터의 제1 전환신호에 응답하여, 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단을 형성한 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  16. 제15항에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서,
    제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 그와 같은 출력스위치인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  17. 제1항 내지 제3항중 어느 한 항에 있어서, 소정의 기준신호를 입력하고 이 기준신호에서 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 2개의 기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호 생성회로를 구비하고,
    상기 디지털/아날로그변환회로는,
    상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과,
    디지털 화상데이터의 각 비트마다 설치되고, 고전압용 전원단자와의 접속상태와 저전압용 전원단자와의 접속상태의 두가지 접속상태를 선택적으로 전환하여 출력전압을 결정하는 제4 스위치군과,
    상기 제4 스위치군의 스위칭양태를 제어하는 제2 전환신호를 생성하여, 이 제2 전환신호를 제4 스위치군에 출력하는 제2 전환신호 생성회로로서, 디지털화상 데이터와 상기 제1 전환신호 생성회로로부터의 제1 전환신호를 입력하고, 상기 통상동작기간중에는 디지털화상 입력데이터에 대응한 제2 전환신호를 출력하고, 상기 잔여기간중에는 디지털화상 데이터중 최소한 상기 저항소자망에 흐르는 전류의 최소전류치와 최대전류치중의 중간전류치 이하로 되는 입력데이터중 어느 하나의 입력데이터에 고정하고, 이 고정된 입력데이터를 제2 전환신호로서 출력하는 그와 같은 제2 전환신호 생성회로를 가지는 R-2R 래더형 디지털/아날로그변환회로로 구성되고,
    또한, 상기 제1 전환신호 생성회로로부터의 제1 전환신호에 응답하여, 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단을 형성한 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  18. 제17항에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서,
    제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 그와 같은 출력스위치인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  19. 제1항 내지 제3항중 어느 한 항에 있어서, 소정의 기준신호를 입력하고, 이 기준신호에서 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 2개의 기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호 생성회로를 구비하고,
    상기 디지털/아날로그변환회로는,
    상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과,
    출력전압을 결정하는 제5 스위치군과,
    상기 제5 스위치군의 스위칭양태를 제어하는 제3 전환신호를 생성하여, 이 제3 전환신호를 제5 스위치군에 출력하는 제3 전환신호 생성회로로서, 상기 제5 스위치군을 모두 OFF 상태로 하는 고정데이터를 기억하는 기억회로를 가지며, 디지털화상 데이터와 상기 제1 전환신호 생성회로로부터의 제 전환신호를 입력하고, 상기 통상동작기간중에는 디지털화상 입력데이터에 대응한 제3 전환신호를 출력하고, 상기 잔여기간중에는 저항소자망에의 전원을 절단상태로 하기 위해, 상기 기억회로에 기억되어 있는 고정데이터를 제3 전환신호로서 출력하는 그와 같은 제3 전환신호 생성회로를 가지는 R-2R 래더형 디지털/아날로그변환회로로 구성되고,
    또한, 상기 제1 전환신호 생성회로로부터의 제1 전환신호에 응답하여 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단을 형성한 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  20. 제19항에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서,
    제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 그와 같은 출력스위치인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  21. 제1항 내지 제3항중 어느 한 항에 있어서, 소정의 기준신호를 입력하고 이 기준신호에서 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 2개의 기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호 생성회로를 구비하고,
    상기 디지털/아날로그변환회로는,
    디지털화상 입력데이터의 상위비트에 따라서 동작하는 제 1 의 디지털/아날로그변환회로부와,
    제1 의 디지털/아날로그변환회로부로부터의 고전압측 출력이 부여되는 제1 접속단자와, 제1 의 디지털/아날로그변환회로부로부터의 저전압측 출력이 부여되는 제2 접속단자를 구비하고, 이 제1 접속단자와 제2 접속단자간의 전압을 기준전압으로 하고, 디지털화상 입력데이터의 하위비트에 따라서 동작하는 제2 의 디지털/아날로그변환회로부로 구성되고,
    상기 제1 의 디지털/아날로그변환회로부는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 상기 제2 의 디지털/아날로그변환회로부는 R-2R 래더형 디지털/아날로그변환회로로 구성되고,
    상기 제1 의 디지털/아날로그변환회로부는,
    상기 저항소자가 복수개 직렬로 접속된 직렬회로로서 일단이 고전압용 전원단자에 접속되고, 타단이 저전압용 전원단자에 접속된 그와 같은 직렬회로와,
    상기 직렬회로의 일단과 고전압용 전원단자와의 사이 또는 상기 직렬회로의 타단과 저전압용 전원단자와의 사이중 어느 한 쪽의 사이에 개재하고, 제1 전환신호 생성회로로부터의 제1 전환신호에 의해 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 OFF 상태로 되는 제6 스위치와,
    상기 직렬회로를 구성하는 저항소자의 각 접속점과, 상기 제1 접속단자와 의 사이에 각각 개재하고, 디지털화상 입력데이터의 상위비트에 의해 제어되는 제7 스위치군과,
    상기 직렬회로를 구성하는 저항소자의 각 접속점과, 상기 제2 접속단자와 의 사이에 각각 개재하고 디지털화상 입력데이터의 상위비트에 의해 제어되는 제8 스위치군을 가지고,
    상기 제2 의 디지털/아날로그변환회로부는,
    상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과, 제1 접속단자와의 접속상태와 제2 접속단자와의 접속상태의 두가지 접속상태를 디지털입력 데이터의 하위비트에 의해 선택적으로 전환하는 제9 스위치군을 가지고,
    또한, 상기 제1 전환신호 생성회로로부터의 제1 전환신호에 응답하여, 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단이 형성되고,
    상기 통상동작기간중에는 제6 스위치가 ON 상태로 되고, 또한 디지털화상 데이터의 상위비트에 따라서 제7 스위치군 및 제8 스위치군의 스위칭양태가 제어되고, 또한 디지털화상 데이터의 하위비트에 따라서 제9 스위치군의 스위칭양태가 제어되고,
    상기 잔여기간중에는 제6 스위치가 OFF 상태로 되고, 또한 상기 절단수단에 의해 용량성 부하와의 전기적 접속이 절단되는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  22. 제21항에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서,
    제1전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 그와 같은 출력스위치인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  23. 제1항 내지 제3항중 어느 한 항에 있어서, 소정의 기준신호를 입력하고 이 기준신호에서 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 2개의 기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호 생성회로를 구비하고,
    상기 디지털/아날로그변환회로는,
    디지털화상 입력데이터의 상위비트에 따라서 동작하는 제1 의 디지털/아날로그변환회로부와,
    제1 의 디지털/아날로그변환회로부로부터의 고전압측 출력이 부여되는 제1 접속단자와, 제1 의 디지털/아날로그변환회로부로부터의 저전압측 출력이 부여되는 제2 접속단자를 구비하고, 이 제1 접속단자와 제2 접속단자간의 전압을 기준전압으로 하고, 디지털화상 입력데이터의 하위비트에 따라서 동작하는 제2 의 디지털/아날로그변환회로부로 구성되고,
    상기 제1 의 디지털/아날로그변환회로부는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 상기 제2 의 디지털/아날로그변환회로부는 R-2R 래더형 디지털/아날로그변환회로로 구성되고,
    상기 제1 의 디지털/아날로그변환회로부는,
    상기 저항소자를 복수개 직렬로 접속하여 직렬회로를 구성하고, 이 직렬회로의 일단은 제1 전환신호에 의해 제어되는 전원전환용 제10 스위치를 통하여 제1 고전압용 전원단자와 이 제1 고전압용 전원보다 전압레벨이 낮은 제2 고전압용 전원단자에 공통으로 접속되고, 직렬회로의 타단은 저전압용 전원단자에 접속되고, 상기 직렬회로를 구성하는 저항소자의 각 접속점과 상기 제1 접속단자와의 사이에 디지털화상 입력데이터의 상위비트에 의해 제어되는 제7 스위치군이 각각 개재되고, 각 저항소자의 각 접속점과 상기 제2 접속단자와의 사이에 디지털화상 입력데이터의 상위비트에 의해 제어되는 제8 스위치군이 각각 개재된 구성을 가지고,
    상기 제2 의 디지털/아날로그변환회로부는,
    상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과, 제1 접속단자와의 접속상태와 제2 접속단자와의 접속상태의 두가지 접속상태를 디지털입력 데이터의 하위비트에 의해 선택적으로 전환하는 제9 스위치군을 가지고,
    또한, 상기 제1 전환신호 생성회로로부터의 제1 전환신호에 응답하여 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단이 형성되고,
    상기 통상동작기간중에는 전원전환용 제10 스위치가 제1 고전압용 전원단자측으로 전환되고, 또한 디지털화상 데이터의 상위비트에 따라서 제7 스위치군 및 제8 스위치군의 스위칭양태가 제어되고, 또한 디지털화상 데이터의 하위비트에 따라서 제9 스위치군의 스위칭양태가 제어되고,
    상기 잔여기간중에는 전원전환용 제10 스위치가 제2 고전압용 전원단자측으로 전환되고, 또한 상기 절단수단에 의해 용량성 부하와의 전기적 접속이 절단되는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  24. 제23항에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서,
    제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 그와 같은 출력스위치인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  25. 제1항 내지 제3항중 어느 한 항에 있어서, 소정의 기준신호를 입력하고, 이 기준신호에서 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 2개의 기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호 생성회로를 구비하고,
    상기 디지털/아날로그변환회로는,
    디지털화상 입력데이터의 상위비트데이터에 따라서 동작하는 제1 의 디지털/아날로그변환회로부와,
    제1 의 디지털/아날로그변환회로부로부터의 고전압측 출력이 부여되는 제1 접속단자와 저전압측 출력이 부여되는 제2 접속단자를 구비하고, 이 제1 접속단자와 제2 접속단자간의 전압을 기준전압으로 하고, 디지털화상 입력데이터의 하위비트에 따라서 동작하는 제2 의 디지털/아날로그변환회로부를 가지고,
    상기 제1 의 디지털/아날로그변환회로부는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 상기 제2 의 디지털/아날로그변환회로부는 R-2R 래더형 디지털/아날로그변환회로로 구성되고,
    상기 제1 의 디지털/아날로그변환회로부는 상기 저항소자를 복수개 직렬로 접속하여 직렬회로를 구성하고, 이 직렬회로의 일단은 고전압용 전원단자에 접속되고, 직렬회로의 타단은 저전압용 전원단자에 접속되고, 상기 직렬회로를 구성하는 저항소자의 각 접속점과 상기 제1 접속단자와의 사이에 디지털화상 입력데이터의 상위비트에 의해 제어되는 제7 스위치군이 각각 개재되고, 각 저항소자의 각 접속점과 상기 제2 접속단자와의 사이에 디지털화상 입력데이터의 상위비트에 의해 제어되는 제8 스위치군이 각각 개재된 구성을 가지고,
    상기 제2 의 디지털/아날로그변환회로부는,
    상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과,
    디지털입력 데이터의 각 비트마다 설치되어 제1 접속단자와의 접속상태와 제2 접속단자와의 접속상태의 두가지 접속상태를 선택적으로 전환하는 제9 스위치군과,
    상기 제9 스위치군의 스위칭양태를 제어하는 제4 전환신호를 생성하여, 이 제4 전환신호를 제9 스위치군에 출력하는 제4 전환신호 생성회로로서 디지털화상 데이터의 하위비트와 상기 제1 전환신호 생성회로로부터의 제1 전환신호를 입력하고, 상기 통상동작기간중에는 하위비트의 디지털화상 입력데이터에 대응한 제4 전환신호를 출력하고, 상기 잔여기간중에는 하위비트의 디지털화상 데이터중 최소한 상기 저항소자망에 흐르는 전류의 최소전류치와 최대전류치중의 중간전류치 이하로 되는 입력데이터중 어느 하나의 입력데이터에 고정하고, 이 고정된 입력데이터를 제4 전환신호로서 출력하는 그와 같은 제4 전환신호 생성회로를 가지고,
    또한, 상기 제1 전환신호 생성회로로부터의 제1 전환신호에 응답하여 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단이 형성된 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  26. 제25항에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서,
    제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 그와 같은 출력스위치인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  27. 제1항 내지 제3항중 어느 한 항에 있어서, 소정의 기준신호를 입력하고 이 기준신호에서 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 2개의 기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호 생성회로를 구비하고,
    상기 디지털/아날로그변환회로는,
    디지털화상 입력데이터의 상위비트데이터에 따라서 동작하는 제1 의 디지털/아날로그변환회로부와,
    제1 의 디지털/아날로그변환회로부로부터의 고전압측 출력이 부여되는 제1 접속단자와, 이 제1 접속단자에 이어지는 전원입력라인에 개재하는 제11 스위치와, 저전압측 출력이 부여되는 제2 접속단자와, 이 제2 접속단자에 이어지는 전원입력라인에 개재하는 제12 스위치를 구비하고, 이 제1 접속단자와 제2 접속단자간의 전압을 기준전압으로 하고, 디지털화상 입력데이터의 하위비트에 따라서 동작하는 제2 의 디지털/아날로그변환회로부로 구성되고,
    상기 제1 의 디지털/아날로그변환회로부는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 상기 제2 의 디지털/아날로그변환회로부는 R-2R 래더형 디지털/아날로그변환회로로 구성되고,
    상기 제1 의 디지털/아날로그변환회로부는 상기 저항소자를 복수개 직렬로 접속하여 직렬회로를 구성하고, 이 직렬회로의 일단은 고전압용 전원단자에 접속되고, 직렬회로의 타단은 저전압용 전원단자에 접속되고, 상기 직렬회로를 구성하는 저항소자의 각 접속점과 상기 제1 접속단자와의 사이에 디지털화상 입력데이터의 상위비트에 의해 제어되는 제7 스위치군이 각각 개재되고, 각 저항소자의 각 접속점과 상기 제2 접속단자와의 사이에 디지털화상 입력데이터의 상위비트에 의해 제어되는 제8 스위치군이 각각 개재된 구성을 가지고,
    상기 제2 의 디지털/아날로그변환회로부는 상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과, 디지털입력 데이터의 하위비트마다 설치되어 제1 접속단자와의 접속상태와 제2 접속단자와의 접속상태의 두가지 접속상태를 선택적으로 전환하는 제9 스위치군을 가지고,
    또한, 상기 제1 전환신호 생성회로로부터의 제1 전환신호에 응답하여 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단이 형성되고,
    상기 통상동작기간중에는 제11 스위치 및 제12 스위치가 ON 상태로 되고, 또한 디지털화상 데이터의 상위비트에 따라서 제7 스위치군 및 제8 스위치군의 스위칭양태가 제어되고 또한 디지털화상데이터의 하위비트에 따라서 제9 스위치군의 스위칭양태가 제어되고,
    상기 잔여기간중에는 제11 스위치 및 제12 스위치가 OFF 상태로 되고, 또한 상기 잔여기간중에는 상기 절단수단에 의해 용량성 부하와의 전기적 접속이 절단되는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  28. 제27항에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서,
    제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 그와 같은 출력스위치인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  29. 제1항 내지 제3항중 어느 한 항에 있어서, 소정의 기준신호를 입력하고 이 기준신호에서 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 2개의 기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호 생성회로를 구비하고,
    상기 디지털/아날로그변환회로는,
    디지털화상 입력데이터의 상위비트에 따라서 동작하는 제1 의 디지털/아날로그변환회로부와,
    제1 의 디지털/아날로그변환회로부로부터의 고전압측 출력이 부여되는 제1 접속단자와 저전압측 출력이 부여되는 제2 접속단자를 구비하고, 이 제1 접속단자와 제2 접속단자간의 전압을 기준전압으로 하고, 디지털화상 입력데이터의 하위비트에 따라서 동작하는 제2 의 디지털/아날로그변환회로부로 구성되고,
    상기 제1 의 디지털/아날로그변환회로부는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 상기 제2 의 디지털/아날로그변환회로부는 R-2R 래더형 디지털/아날로그변환회로로 구성되고,
    상기 제1 의 디지털/아날로그변환회로부는 상기 저항소자를 복수개 직렬로 접속하여 직렬회로를 구성하고, 이 직렬회로의 일단은 전원전환용 제10 스위치를 통하여 제1 고전압용 전원단자와 이 제1 고전압용 전원보다 전압레벨이 낮은 제2 고전압용 전원단자에 공통으로 접속되고, 직렬회로의 타단은 저전압용 전원단자에 접속되고, 상기 직렬회로를 구성하는 저항소자의 각 접속점과 상기 제1 접속단자와의 사이에 디지털화상 입력데이터의 상위비트에 의해 제어되는 제7 스위치군이 각각 개재되고, 각 저항소자의 각 접속점과 상기 제2 접속단자와의 사이에 디지털화상 입력데이터의 상위비트에 의해 제어되는 제8 스위치군이 각각 개재된 구성을 가지고,
    상기 제2 의 디지털/아날로그변환회로부는,
    상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과,
    디지털입력 데이터의 하위비트마다 설치되어 제1 접속단자와의 접속상태와 제2 접속단자와의 접속상태의 두가지 접속상태를 선택적으로 전환하는 제9 스위치군과,
    상기 제9 스위치군의 스위칭양태를 제어하는 제4 전환신호를 생성하여, 이 제4 전환신호를 제9 스위치군에 출력하는 제4 전환신호 생성회로로서, 디지털 화상 데이터의 하위비트와 상기 제1 전환신호 생성회로로부터의 제1 전환신호를 입력하고, 상기 통상동작기간중에는 하위비트의 디지털화상 입력데이터에 대응한 제4 전환신호를 출력하고, 상기 잔여기간중에는 하위비트의 디지털화상 데이터중 최소한 상기 저항소자망에 흐르는 전류의 최소전류치와 최대전류치중의 중간전류치 이하로 되는 입력데이터중 어느 하나의 입력데이터에 고정하고, 이 고정된 입력데이터를 제4 전환신호로서 출력하는 그와 같은 제4 전환신호 생성회로를 가지고,
    또한, 상기 제1 전환신호 생성회로로부터의 제1 전환신호에 응답하여 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단이 형성되고,
    통상동작기간중에는 전원전환용 제10 스위치가 제1 고전압용 전원단자측으로 전환되고, 제7 스위치군 및 제8 스위치군이 화상데이터의 상위비트에 따른 스위칭양태로 제어되고, 또한 제9 스위치군이 회상데이터의 하위비트에 따른 구동전압이 얻어지도록 고전원측 또는 저전원측중 어느 하나에 접속을 전환하고,
    상기 잔여기간중에는 전원전환용 제10 스위치가 제2 고전압용 전원단자측으로 전환되고, 또한 제9 스위치군이 상기 고정된 입력데이터에 의해 스위칭되고, 또한 상기 잔여기간중에는 상기 절단수단에 의해 용량성 부하와의 전기적 접속이 절단되는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  30. 제29항에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서,
    제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 그와 같은 출력스위치인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  31. 제1항 내지 제3항중 어느 한 항에 있어서, 소정의 기준신호를 입력하고, 이 기준신호에서 1수평동기기간내에 있어서 통상동작기간과 통상동작기간 이외의 잔여기간의 2개의 기간을 선택적으로 전환하는 제1 전환신호를 생성하는 제1 전환신호 생성회로를 구비하고,
    상기 디지털/아날로그변환회로는,
    디지털화상 입력데이터의 상위비트에 따라서 동작하는 제1 의 디지털/아날로그변환회로부와,
    제1 의 디지털/아날로그변환회로부로부터의 고전압측 출력이 부여되는 제1 접속단자와, 이 제1 접속단자에 이어지는 전원입력라인에 개재하는 제11 스위치와, 저전압측 출력이 부여되는 제2 접속단자와 이 제2 접속단자에 이어지는 전원입력라인에 개재하는 제12 스위치를 구비하고, 이 제1 접속단자와 제2 접속단자간의 전압을 기준전압으로 하고 디지털화상 입력데이터의 하위비트에 따라서 동작하는 제2 의 디지털/아날로그변환회로부로 구성되고,
    상기 제1 의 디지털/아날로그변환회로부는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 상기 제2 의 디지털/아날로그변환회로부는 R-2R 래더형 디지털/아날로그변환회로로 구성되고,
    상기 제1 의 디지털/아날로그변환회로부는 상기 저항소자를 복수개 직렬로 접속하여 직렬회로를 구성하고, 이 직렬회로의 일단은 전원전환용 제10 스위치를 통하여, 제1 고전압용 전원단자와 이 제1 고전압용 전원보다 전압레벨이 낮은 제2 고전압용 전원단자에 공통으로 접속되고, 직렬회로의 타단은 저전압용 전원단자에 접속되고, 상기 직렬회로를 구성하는 저항소자의 각 접속점과 상기 제1 접속단자와의 사이에 디지털화상 입력데이터의 상위비트에 의해 제어되는 제7 스위치군이 각각 개재되고, 각 저항소자의 각 접속점과 상기 제2 접속단자와의 사이에 디지털화상 입력데이터의 상위비트에 의해 제어되는 제8 스위치군이 각각 개재된 구성을 가지고,
    상기 제2 의 디지털/아날로그변환회로부, 상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과, 디지털입력 데이터의 하위비트마다 설치되어 제1 접속단자와의 접속상태와 제2 접속단자와의 접속상태의 두가지 접속상태를 선택적으로 전환하는 제9 스위치를 가지고,
    또한, 상기 제1 전환신호 생성회로로부터의 제1 전환신호에 응답하여 상기 잔여기간중에만 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하는 수단이 형성되고,
    통상동작기간중에는 전원전환용 제10 스위치가 제1 고전압용 전원단자측으로 전환되고, 제7 스위치군 및 제8 스위치군이 화상데이터의 상위비트에 따른 스위칭양태로 제어되고, 제9 스위치군이 회상데이터의 하위비트에 따른 구동전압이 얻어지도록 고전압측 또는 저전압측중 어느 하나에 접속을 전환하고, 또한 제11 스위치 및 제12 스위치가 ON 상태로 되고,
    상기 잔여기간중에는 전원전환용 제10 스위치가 제2 고전압용 전원단자측으로 전환되고, 또한 제11 스위치군 및 제12 스위치군이 OFF 상태로 되어, 또한 상기 절단수단에 의해 소스라인에 접속되는 용량성 부하와의 전기적 접속이 절단되는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  32. 제31항에 있어서, 상기 용량성 부하와의 전기적 접속을 절단하는 수단은 구동회로에 있어서의 출력측에 설치된 출력스위치로서,
    제1 전환신호에 의해 상기 통상동작기간중에는 ON 상태로 되고, 상기 잔여기간중에는 소스라인에 접속되는 용량성 부하와의 전기적 접속을 절단하기 위해 OFF 상태로 되는 그와 같은 출력스위치인 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  33. 제1항 내지 제3항중 어느 한 항에 있어서, 소정의 기준신호를 입력하고 소스라인에 화상데이터를 기입하는데 앞서 행해지는 프리차지를 위한 프리차지기간모드와, 프리차지기간 이외의 잔여기간모드중 어느 하나의 모드로 전환하는 제5 전환신호를 생성하는 제5 전환신호 생성회로를 구비하고,
    상기 디지털/아날로그변환회로는,
    상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과,
    디지털 화상데이터의 각 비트마다 설치되고, 고전압용 전원단자와의 접속상태와 저전압용 전원단자와의 접속상태의 두가지 접속상태를 선택적으로 전환하여 출력전압을 결정하는 제4 스위치군과,
    상기 제4 스위치군의 스위칭양태를 제어하는 제6 전환신호를 생성하여, 이 제6 전환신호를 제4 스위치군에 출력하는 제6 전환신호 생성회로로서, 디지털화상 데이터와 상기 제 전환신호 생성회로로부터의 제5 전환신호를 입력하고, 상기 프리차지기간 이외의 잔여기간중에는 디지털화상 입력데이터에 대응한 제6 전환신호를 출력하고, 상기 프리차지기간중에는 디지털화상 데이터중 최소한 상기 저항소자망에 흐르는 전류의 최소전류치와 최대전류치중의 중간전류치 이하로 되는 입력데이터중 어느 하나의 입력데이터에 고정하고, 이 고정된 입력데이터를 제6 전환신호로서 출력하는 그와 같은 제6 전환신호 생성회로를 가지는 R-2R 래더형 디지털/아날로그변환회로로 구성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  34. 제1항 내지 제3항중 어느 한 항에 있어서, 소정의 기준신호를 입력하고 소스라인에 화상데이터를 기입하는데 앞서 행해지는 프리차지를 위한 프리차지기간모드와, 프리차지기간 이외의 잔여기간모드중 어느 하나의 모드로 전환하는 제5 전환신호를 생성하는 제5 전환신호 생성회로를 구비하고,
    상기 디지털/아날로그변환회로는,
    디지털화상 입력데이터의 상위비트에 따라서 동작하는 제1 의 디지털/아날로그변환회로부와,
    제1 의 디지털/아날로그변환회로부로부터의 고전압측 출력이 부여되는 제1 접속단자와, 저전압측 출력이 부여되는 제2 접속단자를 구비하고, 이 제1 접속단자와 제2 접속단자간의 전압을 기준전압으로 하고, 디지털화상 입력데이터의 하위비트에 따라서 동작하는 제2 의 디지털/아날로그변환회로부로 구성되고,
    상기 제1 의 디지털/아날로그변환회로부는 전압포텐쇼미터형 디지털/아날로그변환회로로 구성되고, 상기 제2 의 디지털/아날로그변환회로부는 R-2R 래더형 디지털/아날로그변환회로로 구성되고,
    상기 제1 의 디지털/아날로그변환회로부는 상기 저항소자를 복수개 직렬로 접속하여 직렬회로를 구성하고, 이 직렬회로의 일단은 전원전환용 제10 스위치를 통하여, 제1 고전압용 전원단자와 이 제1 고전압용 전원보다 전압레벨이 낮은 제2 고전압용 전원단자에 공통으로 접속되고, 직렬회로의 타단은 저전압용 전원단자에 접속되고, 상기 직렬회로를 구성하는 저항소자의 각 접속점과 상기 제1 접속단자와의 사이에 디지털화상 입력데이터의 상위비트에 의해 제어되는 제7 스위치군이 각각 개재되고, 각 저항소자의 각 접속점과 상기 제2 접속단자와의 사이에 디지털화상 입력데이터의 상위비트에 의해 제어되는 제8 스위치군이 각각 개재된 구성을 가지고,
    상기 제2 의 디지털/아날로그변환회로부는,
    상기 저항소자를 사용하여 저항치가 다른 2종류의 저항소자에 의해 구성되는 R-2R 래더 저항소자망과,
    디지털입력 데이터의 하위비트마다 설치되어 제1 접속단자와의 접속상태와 제2 접속단자와의 접속상태의 두가지 접속상태를 선택적으로 전환하는 제9 스위치군과,
    상기 제9 스위치군의 스위칭양태를 제어하는 제7 전환신호를 생성하여, 이 제7 전환신호를 제9 스위치군에 출력하는 제7 전환신호 생성회로로서, 디지털화상 데이터의 하위비트와 상기 제5 전환신호 생성회로로부터의 제5 전환신호를 입력하고, 상기 프리차지기간 이외의 잔여기간중에는 하위비트의 디지털화상 입력데이터에 대응한 제7 전환신호를 출력하고, 상기 프리차지기간중에는 하위비트의 디지털화상 데이터중 최소한 상기 저항소자망에 흐르는 전류의 최소전류치와 최대전류치중의 중간전류치 이하로 되는 입력데이터중 어느 하나의 입력데이터에 고정하고, 이 고정된 입력데이터를 제7 전환신호로서 출력하는 그와 같은 제4 전환신호 생성회로를 가지고,
    프리차지기간 이외의 잔여기간중에는 전원전환용 제10 스위치가 제1 고전압용 전원단자측으로 전환되고, 제7 스위치군 및 제8 스위치군이 화상데이터의 상위비트에 따른 스위칭양태가 제어되고, 또한 제9 스위치군이 회상데이터의 하위비트에 따른 구동전압이 얻어지도록 고전원측 또는 저전원측중 어느 하나에 접속을 전환하고,
    프리차지기간중에는 전원전환용 제10 스위치가 제2 고전압용 전원단자측으로 전환되고, 또한 제9 스위치군이 상기 고정된 입력데이터에 의해 스위칭되는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  35. 제13항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  36. 제15항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  37. 제17항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  38. 제19항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  39. 제21항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  40. 제23항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고, 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  41. 제25항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  42. 제27항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  43. 제29항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  44. 제31항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고 적분회로를 구성하는 저항소자의 저항치에 의해 결정되는 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  45. 제13항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수(時定數)에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  46. 제15항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  47. 제17항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  48. 제19항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  49. 제21항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  50. 제23항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  51. 제25 항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제 1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  52. 제27 항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  53. 제29항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여, 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  54. 제31항에 있어서, 상기 제1 전환신호 생성회로는 수평동기신호를 입력하고, 이 수평동기신호로부터 제1 전환신호를 생성하여 상기 디지털/아날로그변환회로에 제1 전환신호를 출력하는 회로로서,
    저항소자와 용량소자로 구성되는 적분회로를 포함하고 이 용량소자는 소스라인에 접속되는 용량성 부하에 의해 구성되고, 적분회로를 구성하는 저항소자의 저항치와 용량소자의 용량치에 의해 결정되는 시정수에 따른 미리 정한 지연시간만큼 수평동기신호를 지연시키는 지연회로와,
    지연회로의 출력과 수평동기신호와의 앤드조건을 취하여 제1 전환신호로서 출력하는 논리회로를 가지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
KR1019980710036A 1997-04-22 1998-04-21 액티브매트릭스형 액정표시장치의 구동회로 KR20000016452A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP104345 1997-04-22
JP10434597 1997-04-22
JP325728 1997-11-27
JP32572897 1997-11-27

Publications (1)

Publication Number Publication Date
KR20000016452A true KR20000016452A (ko) 2000-03-25

Family

ID=26444845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980710036A KR20000016452A (ko) 1997-04-22 1998-04-21 액티브매트릭스형 액정표시장치의 구동회로

Country Status (6)

Country Link
US (1) US6411273B1 (ko)
EP (1) EP0915361A4 (ko)
KR (1) KR20000016452A (ko)
CN (1) CN1163781C (ko)
TW (1) TW394920B (ko)
WO (1) WO1998048318A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831303B1 (ko) * 2001-12-26 2008-05-22 엘지디스플레이 주식회사 액정표시장치

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373497B1 (en) 1999-05-14 2002-04-16 Zight Corporation Time sequential lookup table arrangement for a display
GB9917677D0 (en) * 1999-07-29 1999-09-29 Koninkl Philips Electronics Nv Active matrix array devices
JP2001051661A (ja) 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
FR2801148B1 (fr) * 1999-11-16 2002-01-18 Mhs Commande analogique controlee
KR100437919B1 (ko) * 2000-02-02 2004-06-30 세이코 엡슨 가부시키가이샤 표시 드라이버 및 그것을 사용한 표시 장치
JP4031897B2 (ja) * 2000-02-29 2008-01-09 株式会社日立製作所 液晶表示装置
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
TW554323B (en) * 2000-05-29 2003-09-21 Toshiba Corp Liquid crystal display device and data latching circuit
JP2002014644A (ja) * 2000-06-29 2002-01-18 Hitachi Ltd 画像表示装置
JP3759394B2 (ja) * 2000-09-29 2006-03-22 株式会社東芝 液晶駆動回路および負荷駆動回路
JP3965548B2 (ja) * 2001-02-23 2007-08-29 株式会社日立製作所 駆動回路および画像表示装置
US7023417B2 (en) * 2001-03-30 2006-04-04 Winbond Electronics Corporation Switching circuit for column display driver
DE10160098A1 (de) * 2001-12-07 2003-06-18 Koninkl Philips Electronics Nv Anordnung zur Ansteuerung einer Anzeigevorrichtung
JP2003302942A (ja) * 2002-04-09 2003-10-24 Hitachi Displays Ltd 画像表示装置
JP4100178B2 (ja) * 2003-01-24 2008-06-11 ソニー株式会社 表示装置
US20040174355A1 (en) * 2003-03-07 2004-09-09 Sanyo Electric Co., Ltd. Signal line drive circuit in image display apparatus
JP4082282B2 (ja) * 2003-06-06 2008-04-30 ソニー株式会社 液晶表示装置および携帯端末
JP4651926B2 (ja) * 2003-10-03 2011-03-16 株式会社 日立ディスプレイズ 画像表示装置
JP4680195B2 (ja) * 2004-06-25 2011-05-11 スパンション エルエルシー 半導体装置及びソース電圧制御方法
KR100671659B1 (ko) * 2005-12-21 2007-01-19 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 발광 표시장치와 그의구동방법
TWI386908B (zh) * 2008-10-22 2013-02-21 Au Optronics Corp 伽瑪電壓轉換裝置
KR20110121845A (ko) * 2010-05-03 2011-11-09 엘지디스플레이 주식회사 액정표시장치의 구동방법
JP2012247462A (ja) * 2011-05-25 2012-12-13 Kyocera Display Corp 液晶表示装置の駆動装置および液晶表示装置
US8860597B2 (en) * 2011-07-06 2014-10-14 Qualcomm Incorporated Digital to-analog converter circuitry with weighted resistance elements
JP6462207B2 (ja) * 2013-11-21 2019-01-30 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置
JP2015102596A (ja) * 2013-11-21 2015-06-04 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置
TWI552138B (zh) * 2014-08-11 2016-10-01 友達光電股份有限公司 顯示器及其閘極驅動電路
US10460642B2 (en) * 2016-06-30 2019-10-29 Apple Inc. Noise reduction in LED sensing circuit for electronic display
CN109212306B (zh) * 2017-07-06 2021-02-26 龙芯中科技术股份有限公司 芯片功耗的调节方法、电路与装置
US10855300B2 (en) * 2019-03-29 2020-12-01 Maxlinear, Inc. Digital-to-analog converter

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017260B2 (ja) 1978-10-28 1985-05-01 ソニー株式会社 デジタル・アナログ変換器
US4491825A (en) * 1981-06-09 1985-01-01 Analog Devices, Incorporated High resolution digital-to-analog converter
JPS5910988A (ja) * 1982-07-12 1984-01-20 ホシデン株式会社 カラ−液晶表示器
JPH0752329B2 (ja) 1987-03-13 1995-06-05 日本電気株式会社 アクテイブマトリツクス表示装置の駆動ｉｃ
JP2695981B2 (ja) 1990-10-05 1998-01-14 株式会社東芝 液晶表示器駆動電源回路
JPH04195189A (ja) 1990-11-28 1992-07-15 Casio Comput Co Ltd 画像表示装置
JPH0561432A (ja) 1991-08-29 1993-03-12 Sharp Corp 液晶ドライバ回路
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5389872A (en) * 1993-04-21 1995-02-14 Medtronic, Inc. Signal processing system and method of reducing switch error attributable to switch impedances
US5572211A (en) 1994-01-18 1996-11-05 Vivid Semiconductor, Inc. Integrated circuit for driving liquid crystal display using multi-level D/A converter
JPH07325556A (ja) 1994-05-31 1995-12-12 Hitachi Ltd 液晶表示装置の階調電圧生成回路
JPH0846515A (ja) 1994-07-28 1996-02-16 Sanyo Electric Co Ltd デジタルアナログ変換装置
JPH0884078A (ja) 1994-09-09 1996-03-26 Fujitsu Ltd Ｄ／ａ変換器
JPH09127918A (ja) 1995-11-06 1997-05-16 Fujitsu Ltd 液晶表示装置の駆動回路、液晶表示装置、ならびに液晶表示装置の駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831303B1 (ko) * 2001-12-26 2008-05-22 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
WO1998048318A1 (fr) 1998-10-29
US6411273B1 (en) 2002-06-25
EP0915361A1 (en) 1999-05-12
TW394920B (en) 2000-06-21
CN1224509A (zh) 1999-07-28
EP0915361A4 (en) 1999-12-22
CN1163781C (zh) 2004-08-25

Similar Documents

Publication Publication Date Title
KR20000016452A (ko) 액티브매트릭스형 액정표시장치의 구동회로
KR100446460B1 (ko) 액정디스플레이의 구동법과 구동회로, 및 휴대용 전자장치
EP0723695B1 (en) Power-saving circuit and method for driving liquid crystal display
US8552960B2 (en) Output amplifier circuit and data driver of display device using the circuit
JP3135810B2 (ja) 画像表示装置
KR0139697B1 (ko) 화상 표시 장치
US6856308B2 (en) Image display apparatus
US7034797B2 (en) Drive circuit, electro-optical device and driving method thereof
US7365727B2 (en) Two-way shift register and image display device using the same
US6232948B1 (en) Liquid crystal display driving circuit with low power consumption and precise voltage output
US6157360A (en) System and method for driving columns of an active matrix display
JP3428380B2 (ja) 液晶表示装置の駆動制御用半導体装置および液晶表示装置
US20110316901A1 (en) Data driver device and display device for reducing power consumption in a charge-share operation
US20030090614A1 (en) Liquid crystal display
KR100440817B1 (ko) 디스플레이구동장치 및 디스플레이장치모듈
KR20000076676A (ko) 디스플레이 장치의 구동 회로
US20020047826A1 (en) Image display apparatus and driving method thereof
KR20060105490A (ko) 샘플 홀드 회로 및 반도체 장치
US7078941B2 (en) Driving circuit for display device
US7589705B2 (en) Circuit and method for driving display panel
JP2001067047A (ja) 液晶ディスプレイのデータ線駆動回路
JP3922261B2 (ja) データドライバ及び表示装置
JPWO2004042691A1 (ja) サンプルホールド回路およびそれを用いた画像表示装置
JP2007037191A (ja) 電圧生成回路、データドライバ及び表示装置
JPH11218739A (ja) アクティブマトリクス型液晶表示装置の駆動回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid