JP2001067047A - 液晶ディスプレイのデータ線駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 回路規模の縮小および消費電力の低減を可能
とするデータ線駆動回路を提供する。 【解決手段】 マトリクス状に配置された複数の画素電
極と対向電極との間に液晶が充填され、画像電極にはＴ
ＦＴを介してデータ線からの電圧が印加される形態の液
晶ディスプレイをコモン一定駆動するデータ線駆動回路
は、抵抗ラダー１６から与えられた負の極性にそれぞれ
対応する複数の階調電圧のうち、所定のものを選択する
デコーダ１８と、デコーダ１８から与えられた電圧をデ
ータ線に伝達する出力回路２０とを備えている。出力回
路２０は、負の極性の階調電圧を出力する際に、ボルテ
ージフォロア回路として機能し、その一方、正の極性の
階調電圧を出力する際に、対向電極電圧に対応する基準
電圧に対して階調電圧を反転して、反転された電圧をデ
ータ線に与える反転出力回路として機能する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶ディスプレイ
の信号線駆動回路に関し、より詳細には、ドット反転型
のデータ線駆動回路に関する。

【０００２】

【従来の技術】フルカラーの液晶ディスプレイ（ＬＣ
Ｄ）として、各画素の階調を制御するために薄膜トラン
ジスタ（ＴＦＴ）を用いたＴＦＴ液晶ディスプレイ（Ｔ
ＦＴ−ＬＣＤ）が多用されている。単純マトリクスＬＣ
Ｄなどと比較して、ＴＦＴ−ＬＣＤが滲みが少なく、ま
た、鮮明な画像を表示することができる理由による。上
記ＴＦＴ−ＬＣＤは、複数のゲート線と複数のデータ線
をマトリクス状に交差配置し、各交差点の画素に薄膜ト
ランジスタを配置した液晶パネルと、液晶パネルのゲー
ト線を駆動するために並列的に配置されたゲート線駆動
回路と、液晶パネルのデータ線を駆動するために並列的
に配置されたデータ線駆動回路とを備えている。

【０００３】液晶パネルにおいては、各画素ごとに画素
電極と対向電極とが設けられ、これらの間に液晶が充填
されている。画素電極にはＴＦＴが形成され、データ線
駆動回路からのデータ線がＴＦＴを介して画素電極に接
続されている。その一方、ゲート線駆動回路からのゲー
ト線が、ＴＦＴのゲート電極に接続されている。したが
って、ある画素のゲート電極にゲート線から所定の電圧
が印加されると、ＴＦＴを介して、データ線からの階調
電圧が画素電極に印加され、これにより当該画素に対応
する液晶が駆動される。一般に、液晶ディスプレイでは
液晶分子の劣化を防止するために、液晶に印加される電
圧が交流の状態である必要がある。すなわち、ある時点
で対向電極の電位に対して＋Ｖの階調電圧を与えた場合
には、次の時点において、同じ階調であっても、対向電
極の電位に対して−Ｖの階調電圧を与える必要がある。
これを実現するためにはコモン一定駆動法とコモン反転
駆動法が知られている。

【０００４】コモン一定駆動法においては、対向電極の
電位を一定レベルに固定したまま画素電極に対向電極電
位に対して正の極性を有する電圧と負の極性を有する電
圧を交互に付与している。図１６は、コモン一定駆動法
を実現するためにデータ線に正の極性および負の極性の
電位を交互に付与するデータ線駆動回路の一部を示すブ
ロックダイヤグラムである。図１６においては、データ
線駆動回路のうち２本（２ＣＨ）のデータ線に表示階調
に対応する電圧を出力する回路の部分が示されている。
このデータ線駆動回路４００は、２チャンネル分の階調
電圧を出力するために、データラッチ４１２−１、４１
２−２、レベルシフト回路４１４−１、４１４−２、負
極用デコーダ４１８−１、正極用デコーダ４１８−２、
オペアンプ４２２−１、４２２−２を有している。

【０００５】データラッチ４１２−１、４１２−２は、
データ線（階調データ線）を介して与えられた所定のビ
ット数（たとえば６ビット）の階調データを所定のタイ
ミングでラッチする。また、レベルシフト回路４１４−
１、４１４−２は、データラッチ１２から出力されたデ
ータのレベルを調整する。負極用デコーダ４１８−１
は、負極用抵抗ラダー４１６−１から出力される複数
（たとえば６４種）の負の極性の階調電圧を受け入れ、
階調データにしたがった階調電圧を選択して出力し、正
極用デコーダ４１８−２は、正極用抵抗ラダー４１６−
２から出力される複数（たとえば６４種）の正の極性の
階調電圧を受け入れ、階調データにしたがった階調電圧
を選択して出力する。オペアンプ４２２−１、４２２−
２は、受け入れた階調電圧を出力するボルテージフォロ
ア回路として機能する。

【０００６】データラッチ４１２−１、４１２−２とレ
ベルシフト回路４１４−１、４１４−２との間にはスイ
ッチ（図示せず）が設けられ、あるタイミングでは、デ
ータラッチ４１２−１の出力がレベルシフト回路４１４
−１に伝達され、かつ、データラッチ４１２−２の出力
がレベルシフト回路４１４−２に伝達され、次のタイミ
ングでは、データラッチ４１２−１の出力がレベルシフ
ト回路４１４−２に伝達され、かつ、データラッチ４１
２−２の出力がレベルシフト回路４１４−１に伝達され
るようになっている。

【０００７】同様に、負極用デコーダ４１８−１および
正極側デコーダ４１８−２と、オペアンプ４２２−１、
４２２−２との間にもスイッチ（図示せず）が設けら
れ、上述したあるタイミングでは、負極用デコーダ４１
８−１および正極側デコーダ４１８−２の出力が、それ
ぞれ、オペアンプ４２２−１および４２２−２にそれぞ
れ伝達され、その一方、次のタイミングでは、負極用デ
コーダ４１８−１および正極側デコーダ４１８−２の出
力が、それぞれ、オペアンプ４２２−２および４２２−
１に伝達されるようになっている。

【０００８】上記データ線駆動回路４００において、上
述したあるタイミングでは、データラッチ４１２−１に
与えられた階調データｉｊ(Ｈ)（チャンネル(ｎ)に対す
る階調データ）は、レベルシフト回路４１４−１を経て
負極側デコーダ４１８−１に与えられる。したがって、
負極側デコーダ４１８−１により、対応する負の極性を
有する階調電圧−Ｖが選択され、これがオペアンプ４２
２−１を介して出力される（図１６の破線の矢印参
照）。その一方、データラッチ４１２−２に与えられた
階調データｉｊ(Ｈ)（チャンネル(n+1)に対する階調デ
ータ）は、レベルシフト回路４２４−２を経て正極側デ
コーダ４１８−２に与えられる。したがって、正極側デ
コーダ４１８−２により、対応する正の極性を有する階
調電圧Ｖが選択され、これがオペアンプ４２２−２を介
して出力される（図１６の破線の矢印参照）。

【０００９】次のタイミングにおいても、チャンネル
(ｎ)およびチャンネル(n+1)にそれぞれ同一の階調デー
タが与えられたと考えると、データラッチ４１２−１に
与えられた階調データｉｊ(Ｈ)（チャンネル(ｎ)に対す
る階調データ）は、レベルシフト回路４１４−２を経て
正極側デコーダ４１８−２に与えられる。したがって、
正極側デコーダ４１８−２により、対応する正の極性を
有する階調電圧Ｖが選択され、これがオペアンプ４２２
−１を介して出力される（図１６の一点鎖線の矢印参
照）。その一方、データラッチ４１２−２に与えられた
階調データｉｊ(Ｈ)（チャンネル(n+1)に対する階調デ
ータ）は、レベルシフト回路４２４−１を経て負極側デ
コーダ４１８−１に与えられる。したがって、負極側デ
コーダ４１８−１により、対応する負の極性を有する階
調電圧−Ｖが選択され、これがオペアンプ４２２−２を
介して出力される（図１６の一点鎖線の矢印参照）。こ
のように、図１６に示すデータ線駆動回路では、２チャ
ンネルごとに負極用デコーダおよび正極用デコーダを切
り換えて使用することにより、デコーダ数を削減し、こ
れにより、回路規模を縮小している。

【００１０】

【発明が解決しようとする課題】しかしながら、上記従
来のデータ線駆動回路においては、抵抗ラダー４１６−
１の負の極性を有する出力の最小値（たとえば、図１６
においてはＧＭＡ１８）から、抵抗ラダー４１６−２の
正の極性を有する出力の最高値（たとえば、図１４にお
いてはＧＭＡ１）までの範囲をダイナミックレンジとす
ると、レベルシフト回路４１２−１、４１２−２、負極
側デコーダ４１８−１および正極側デコーダ４８１−
２、並びに、オペアンプ４２２−１、４２２−２を、上
記ダイナミックレンジに耐えることができる回路とする
必要がある。したがって、上記従来のデータ線駆動回路
においては、上記回路要素は、アナログ電源電圧が供給
されても耐えられるように設計されている。したがっ
て、比較的大きな回路規模、および、比較的大きな消費
電力を要するという問題点があった。

【００１１】本発明は、回路規模の縮小および消費電力
の低減を可能とするデータ線駆動回路を提供することを
目的とする。

【００１２】

【課題を解決するための手段】本発明の目的は、マトリ
クス状に配置された複数の画素電極と対向電極との間に
液晶が充填され、前記画素電極の各々が、その制御端子
が対応するゲート線に接続された薄膜トランジスタを介
して対応するデータ線に接続され、かつ、前記対向電極
には所定の対向電極電圧が印加され、前記ゲート線が活
性化される毎に、前記画素電極に、前記データ線および
薄膜トランジスタを経て、所定の表示階調に対応したレ
ベルを有し、かつ、対向電極に対して相対的に正または
負の極性を有する階調電圧が与えられ、これにより、画
素電極と対向電極との間に充填された液晶が駆動される
液晶ディスプレイにおいて、前記データ線に階調電圧を
供給するデータ線駆動回路であって、予め与えられた前
記負の極性にそれぞれ対応する複数の階調電圧のうち、
所定のものを選択するデコーダ回路と、負の極性の階調
電圧を出力する際に、前記選択された階調電圧を前記デ
ータ線に与える一方、正の極性の階調電圧を出力する際
に、対向電極電圧に対応するレベルに対して階調電圧を
反転して、反転された電圧を前記データ線に与えるよう
に構成された出力回路とを備えたことを特徴とするデー
タ線駆動回路により達成される。

【００１３】本発明によれば、デコーダ回路に与えられ
る階調電圧が、負の極性であるため、デコーダ回路の耐
圧を、本来のダイナミックレンジの略半分のレベルにす
ることができる。したがって、デコーダ回路をディジタ
ル電源電圧を耐圧とするように設計することができ、こ
れにより、回路規模の縮小および消費電力の削減が可能
となる。また、本発明によれば、デコーダ回路に階調電
圧を供給する抵抗ラダーが、負の極性のものを出力でき
るように設計すれば良い。したがって、抵抗ラダーの回
路規模を略半分にすることが可能となる。

【００１４】本発明の好ましい実施態様によれば、前記
出力回路が、二つの入力端子および一つの出力端子を有
するオペアンプと、前記デコーダ回路から前記入力端子
への入力を選択する入力選択スイッチと、前記入力選択
スイッチと前記入力端子のうちマイナス端子との間に介
在する第１のキャパシタと、前記入力端子のうちプラス
端子と前記対向電極電位と略等しい基準電位との接続を
制御する正極性動作用スイッチと、前記入力端子のうち
マイナス端子と出力端子との接続を制御する入出力短絡
スイッチと、前記マイナス端子と出力端子との間に介在
する第２のキャパシタとを有し、前記負の極性の階調電
圧を出力する際に、前記入力選択スイッチにより、前記
デコーダ回路と前記プラス端子とを接続し、かつ、入出
力短絡スイッチをオンする一方、前記正極性動作スイッ
チをオフにすることにより、前記出力回路をボルテージ
フォロア回路として機能させ、その一方、前記正の極性
の階調電圧を出力する際に、前記入力選択スイッチによ
り、前記デコーダ回路と前記マイナス端子とを接続し、
かつ、正極性動作スイッチをオンする一方、前記入出力
短絡スイッチをオフにすることにより、前記出力回路を
反転出力回路として機能させる。この実施態様によれ
ば、デコーダ回路の耐圧をディジタル電源電圧とするこ
とができるほか、出力回路のうち、入力選択スイッチお
よび第１のキャパシタの耐圧をディジタル電源電圧とす
ることができる。

【００１５】本発明のさらに好ましい実施態様において
は、前記出力回路が、さらに、前記出力端子からの出力
のデータ線への伝達を制御する出力イネーブルスイッチ
と、前記第１のキャパシタの両端と、前記対向電極電圧
と略等しい基準電位との接続をそれぞれ制御する２つの
リセット用スイッチとを有し、前記正の極性の階調電圧
を出力する際に、出力イネーブルスイッチをオフにする
一方、２つのリセットスイッチおよび入出力短絡スイッ
チをオンすることにより、回路内の各ノードを基準電位
とした後に、前記出力回路を反転出力回路として機能さ
せる。この実施態様においては、さらに、２つのリセッ
トスイッチのうち、入力側（デコーダ側）に位置するリ
セットスイッチの耐圧をディジタル電源電圧とすること
ができる。この実施態様によれば、正の極性の階調電圧
を出力する際に、いったん、回路内の各ノードを、基準
電位を用いてリセットすることができるため、回路要素
自体の精度を高める必要なく、精度の良い出力電圧を得
ることが可能となる。

【００１６】本発明のさらに好ましい実施態様において
は、前記入力選択スイッチが、出力回路とプラス端子と
の接続を制御するプラス側入力イネーブルスイッチと、
出力回路とマイナス端子との接続を制御するマイナス側
入力イネーブルスイッチとからなり、前記出力回路が、
さらに、前記出力端子と、前記マイナス側入力イネーブ
ルスイッチおよび前記第１のキャパシタの間のノードと
の接続を制御するオフセットキャンセル用スイッチを有
し、前記負の極性の階調電圧を出力する際に、プラス側
入力イネーブルスイッチ、マイナス入力イネーブルスイ
ッチおよび前記入出力短絡スイッチをオンにして、前記
第１のキャパシタによりオフセット電圧を測定した後
に、前記マイナス側入力イネーブルスイッチおよび前記
入出力短絡スイッチをオフにする一方、前記オフセット
キャンセル用スイッチおよび出力イネーブルスイッチを
オンにして、回路からの出力が、オフセット電圧をキャ
ンセルした電圧となるように構成されている。この実施
態様によれば、負の極性の階調電圧を出力する際に、い
わゆるオフセットキャンセルができるため、回路要素自
体の精度を高めることなく、精度の良い出力電圧を得る
ことが可能となる。

【００１７】また、本発明の目的は、マトリクス状に配
置された複数の画素電極と対向電極との間に液晶が充填
され、前記画素電極の各々が、その制御端子が対応する
ゲート線に接続された薄膜トランジスタを介して対応す
るデータ線に接続され、かつ、前記対向電極には所定の
対向電極電圧が印加され、前記ゲート線が活性化される
毎に、前記画素電極に、前記データ線および薄膜トラン
ジスタを経て、所定の表示階調に対応したレベルを有
し、かつ、対向電極に対して相対的に正または負の極性
を有する階調電圧が与えられ、これにより、画素電極と
対向電極との間に充填された液晶が駆動される液晶ディ
スプレイにおいて、前記データ線に階調電圧を供給する
データ線駆動回路であって、前記負の極性の階調電圧を
出力する際に、所定の階調電圧を選択するための階調電
圧選択データを反転して出力するデータ反転回路と、あ
らかじめ与えられた負の極性にそれぞれ対応する複数の
階調電圧から、所定のものを、前記階調電圧選択データ
或いはその反転したデータに基づき選択するデコーダ回
路と、負の極性の階調電圧を出力する際に、前記デコー
ダ回路から出力される階調電圧のダイナミックレンジの
略中央に位置するレベルに対して、前記選択された階調
電圧を反転して、反転された電圧を前記データ線に与え
る一方、正の極性の階調電圧を出力する際に、対向電極
電圧に対応するレベルに対して、前記選択された階調電
圧を反転して、反転された電圧を前記データ線に与える
ように構成された出力回路とを備えたことを特徴とする
データ線駆動回路によっても達成される。この発明によ
れば、出力回路が、正の極性および負の極性の階調電圧
を出力する際に、それぞれ、別個の基準電位を用いた反
転出力回路となるように構成されている。したがって、
非反転出力回路におけるオフセット電圧などの問題を考
慮することなく、適切な出力電圧を得ることが可能とな
る。

【００１８】上記発明の好ましい実施態様においては、
前記出力回路が、二つの入力端子および一つの出力端子
を有するオペアンプと、前記デコーダ回路からの信号線
と前記入力端子のうちマイナス端子との間に介在する第
１のキャパシタと、前記入力端子のうちプラス端子と前
記対向電極電位と略等しい第１の基準電位との接続を制
御する正極性動作用スイッチと、前記プラス端子と前記
ダイナミックレンジの略中央に位置する電位と略等しい
第２の基準電位との接続を制御する負極性動作用スイッ
チと、前記入力端子のうちマイナス端子と出力端子との
間に介在する第２のキャパシタとを有し、前記負の極性
の階調電圧を出力する際に、前記負極性動作用スイッチ
をオンにする一方前記正極性動作用スイッチをオフにす
ることにより、前記出力回路を前記第２の基準電位を基
準とする反転出力回路として機能させ、その一方、前記
正の極性の階調電圧を出力する際に、前記正極性動作用
スイッチをオンにする一方前記負極性動作用スイッチを
オフにすることにより、前記出力回路を前記第１の基準
電位を基準とする反転出力回路として機能させている。

【００１９】

【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態につき説明を加える。図１は、本発明の
実施の形態にかかるデータ線駆動回路の一部の構成を示
すブロックダイヤグラムである。図１においては、１チ
ャンネル分の回路が示されている。したがって、回路全
体では、図２に示すように、チャンネル数（Ｎ個）のデ
ータ線駆動回路１０−１、１０−２、…１０−Ｎが並列
的に配置されている。なお、以下では、１チャンネル分
の回路も、Ｎ個並列的に配置されているものも、説明の
便宜上、データ線駆動回路１０と称する。

【００２０】図１に示すように、データ線駆動回路１０
は、データ線（階調データ線）を介して与えられた所定
のビット数（たとえば６ビット）の階調データを、所定
のタイミングでラッチするデータラッチ１２、データラ
ッチ１２から出力されたデータのレベルを調整するレベ
ルシフト回路１４、レベルシフト回路１４からのデータ
に基づき、抵抗ラダー１６の電圧の何れかを選択して出
力する機能を備えたデコーダ１８、オペアンプやスイッ
チ等を含む出力回路２０、および、出力回路のスイッチ
の開閉等を制御する制御回路２１を備えている。また、
データ線駆動回路１０のデコーダ１８には、階調データ
のデータ値のそれぞれに対応した電圧を供給する抵抗ラ
ダー１６が接続されている。

【００２１】図１および図２に示すように、データラッ
チ１２は、消費電力の低減のために、より低圧な第１の
ディジタル電源電圧（たとえば、ＶＣＣ＝３Ｖ）にて駆
動されるようになっている。そこで、レベルシフト回路
１４では、入力したデータのレベルを、以下に述べるデ
コーダ１８等にて利用可能な信号レベルである第２のデ
ィジタル電源電圧（たとえば、ＶＤＤ＝５Ｖ）のレベル
に変更する。また、デコーダ１８、出力回路２０および
制御回路２１にも、第２のディジタル電源電圧が供給さ
れている。また、出力回路２０には、液晶を駆動するた
めのより高圧なアナログ電源電圧（たとえば、ＶＤＤ１
＝１０Ｖ）およびアナログ電源電圧とグラウンド（ＶＳ
Ｓ）との間の中心電圧（Ｖｏｐ＝１／２（ＶＤＤ１―Ｖ
ＳＳ）も供給されるようになっている。

【００２２】抵抗ラダー１６からは、各階調に対応した
電圧が供給されるようになっている。この実施の形態に
おいては、合計で６４種の電圧がデコーダに与えられ、
デコーダ１８において、これらのうちの何れかが選択さ
れて、出力回路２０に与えられる。また、出力回路２０
は、オペアンプ２２、複数の半導体スイッチ２４〜３
６、および、複数のキャパシタ３８、４０から構成され
ている。本実施の形態においては、後述するように、制
御回路２１からの正逆制御信号等により、半導体スイッ
チ２４〜３６の開閉を制御することによって、出力回路
２０自体を、正極性で動作（反転出力）させ、或いは、
負極性で動作（非反転出力）させることができる。半導
体スイッチは、ＰＭＯＳトランジスタとＮＭＯＳトラン
ジスタとが並列に接続された構成であり、それぞれのト
ランジスタのゲートには互いに論理が逆の信号が印加さ
れる。

【００２３】図１から理解できるように、本実施の形態
においては、一つのデータ線駆動回路１０ごとに（すな
わちチャンネルごとに）、単一のデコーダ１８のみを設
け、正極性動作の場合および負極性動作の場合の何れ
も、同一の階調を示すデータをデコーダ１８に与え、階
調データにしたがって、同一の電圧を選択するように構
成している。これにより、デコーダ１８を第２のディジ
タル電源電圧にて駆動する、つまり、その耐圧を第２の
ディジタル電源電圧のレベルにすることができる。

【００２４】このように構成されたデータ線駆動回路１
０の動作につき以下に説明を加える。図３は、負極性動
作の場合の出力回路２０の等価回路を示す図である。図
３から理解できるように、出力回路２０において、制御
回路２１からの正逆制御信号により、スイッチ２４、２
８、３０および３２がオフとなり、その一方、スイッチ
２６、３４および３６がオンとなる。したがって、負極
性の出力を供給する場合には、出力回路２０は非反転出
力するボルテージフォロア回路として機能する。

【００２５】データラッチ１２およびレベルシフト回路
１４を介して、階調を示す複数ビット（たとえば６ビッ
ト）の階調データが、デコーダ１８に与えられると、デ
コーダ１８から、階調データに対応する電圧が出力され
る。出力回路２０において、デコーダ１８からの出力
は、スイッチ２６を介してオペアンプ２２の＋（プラ
ス）端子に供給される。これにより、オペアンプ２２を
介して、与えられた電圧値に対応する出力を得ることが
可能となる。図４は、階調データと出力回路２０からの
出力電圧との関係を示す図である。図４において実線に
て示すように、階調データが増加するのにしたがって、
ＶＳＳないしＶｏｐ（＝１／２（ＶＤＤ１−ＶＳＳ））
まで、出力回路２０からの出力電圧もリニアに増大す
る。

【００２６】次に、正極性動作を得る場合につき説明を
加える。図５（ａ）は、正極性の出力を供給する場合の
出力回路２０の等価回路を示す図である。図５（ａ）に
示すように、この場合には、制御回路２１からの正逆制
御信号により、スイッチ２６がオフとなり、かつ、スイ
ッチ３２がオンとなる。その一方、スイッチ２４、２
８、３０、３４および３６は、以下に述べるリセットモ
ードおよび出力モードにしたがって、適宜オン／オフさ
れる。図５（ａ）から理解できるように、出力回路２０
は反転増幅回路として機能する。

【００２７】反転増幅回路として動作する場合に、出力
回路２０において、まず、回路内部の各ノードが、基準
電圧であるＶｏｐにて初期化される。より詳細には、制
御回路２１からの正逆制御信号（図示せず）により、ス
イッチ２８、３０および３４がオンされ、その一方、ス
イッチ２４および３６がオフにされる（図５（ｂ）参
照）。

【００２８】次いで、スイッチ２８、３０、３４がオフ
にされてリセットが解除され、かつ、スイッチ２４がオ
ンされて、デコーダ１８からの電圧がオペアンプの−
（マイナス）端子に与えられる。その後に、スイッチ３
６がオンにされ（図５（ａ）参照）、出力電圧を得るこ
とができる。図４において破線にて示すように、出力回
路２０が反転増幅回路として作動する場合に、その出力
電圧は、負極性動作の出力電圧と比較して、Ｖｏｐを中
心に対象となる値をとるようになっている。たとえば、
負極性動作に関して、階調データ“ｉｊ(HEX)”に対応
する電圧値がＶｐである場合に、正極性動作に関して、
同じ階調データに対応する電圧値Ｖｐ’は、Ｖｏｐ＋
（Ｖｏｐ−Ｖｐ）＝ＶＤＤ１−ＶＳＳ−Ｖｐとなる。す
なわち、階調データが同じであれば、負極性動作および
正極性動作の、基準電圧Ｖｏｐからの差分値を等しくす
ることができ、これにより、階調データが同じである場
合に、負極性動作であっても正極性動作であっても、同
じ駆動電力を液晶に供給することが可能となる。

【００２９】次に、第１の実施の形態に関して、各回路
要素の電源電圧、基準電圧等につき説明を加える。前述
したように、本実施の形態にかかるデータ線駆動回路１
０においては、データラッチ１２が、第１のディジタル
電源電圧（たとえば、ＶＣＣ＝３Ｖ）にて駆動され、レ
ベルシフト回路１４、抵抗ラダー１６およびデコーダ１
８は、第２のディジタル電源電圧（たとえば、ＶＤＤ＝
５Ｖ）にて駆動されている。本実施の形態では、出力回
路２０が、入力した電圧を略そのまま出力し、或いは、
これを、基準電圧Ｖｏｐ（＝１／２（ＶＤＤ１−ＶＳ
Ｓ））を対象軸として反転させて出力しているため、そ
の出力電圧範囲は上記第２のディジタル電圧ＶＤＤ≒１
／２ＶＤＤ１であれば足りる。

【００３０】また、図１から理解できるように、出力回
路２０においても、スイッチ２４、２６および２８に
は、第２のディジタル電圧ＶＤＤ以上の電圧が与えられ
ることはないため、これらスイッチの耐圧も第２のディ
ジタル電圧ＶＤＤ程度でよい。その一方、スイッチ３
０、３２、３４、３６、オペアンプ２２、キャパシタ３
８、４０には、ＶＳＳ〜ＶＤＤ１の電圧が与えられる可
能性があるため、これらの耐圧はアナログ電源電圧ＶＤ
Ｄ１となる。

【００３１】このように、本実施の形態によれば、出力
回路２０において、正極性動作の場合に、回路のダイナ
ミックレンジの略半分の基準電圧を対称軸にして、入力
した電圧を反転出力するように構成したため、出力回路
２０の上流に位置する回路要素のダイナミックレンジ
を、出力回路２０にて必要なダイナミックレンジの略半
分にすることが可能となる。一般に、第２のディジタル
電源電圧ＶＤＤは５Ｖ程度、液晶パネルを駆動するため
のアナログ電源電圧が１０Ｖ程度であるため、上記回路
要素の耐圧を、従来のものの約半分にすることが可能と
なる。さらに、出力回路２０においても、全ての回路要
素の耐圧をアナログ電源電圧レベルにする必要はない。
すなわち、オペアンプの入力段では、そのダイナミック
レンジがディジタル電源電圧レベルである限り、回路要
素の耐圧をディジタル電源電圧レベルにすれば足りる。
たとえば、図１に示す出力回路において、スイッチ２
４、２６、２８の耐圧は、第２のディジタル電源電圧レ
ベルとすることができる。

【００３２】次に、本発明の第２の実施の形態につき説
明を加える。第２の実施の形態では、出力回路が、負極
性動作（非反転出力）の場合に、そのオフセットをキャ
ンセルできるように構成されている。図６は、第２の実
施の形態にかかる出力回路１２０の構成を示す図であ
り、第１の実施の形態にかかるものと同じ機能を有する
回路要素の符号の先頭には、“１”が付されている。な
お、第２の実施の形態において、データラッチ１２、レ
ベルシフト回路１４、抵抗ラダー１６およびデコーダ１
８の構成は第１の実施の形態のものと同様である。ま
た、制御回路２１に関して、出力回路１２０内のスイッ
チの開閉、および、そのタイミングのみが第１の実施の
形態のものと異なっている。

【００３３】図６に示すように、出力回路１２０は、オ
ペアンプ１２２、半導体スイッチ１２４〜１３６、１４
２、１４４および１４６、並びに、キャパシタ１３８、
１４０から構成されている。上記スイッチのうち、スイ
ッチ１４６は、後述する負極性動作におけるオフセット
測定のために利用され、スイッチ１２８、１３０、１４
２および１４４は、正極性動作におけるリセットのため
に利用される。また、この実施の形態においても、出力
回路１２０は、制御回路１２１からの正逆制御信号等に
より、上記半導体スイッチ１２４〜１３６、１４２およ
び１４６を適宜開閉することにより、出力回路１２０を
正極性動作（反転出力）或いは負極性動作（非反転出
力）の何れかの下で作動することが可能となる。

【００３４】以下に、第２の実施の形態にかかるデータ
線駆動回路１００の動作につき説明を加える。図７は、
負極性動作の場合の出力回路１２０の等価回路を示す
図、図８は、正極性動作の場合の出力回路１２０の等価
回路を示す図である。負極性動作の場合には、出力回路
１２０のスイッチ１２６〜１３２および１４２、１４４
はオフとなっている。また、図７（ａ）から、非反転の
電圧を出力する場合に、スイッチ１２６、１３６および
１４６がオンとなり、その一方、スイッチ１２４、１３
４がオフとなるため、出力回路１２０はボルテージフォ
ロア回路として機能していることが理解できる。

【００３５】これに対して、正極性動作の場合には、出
力回路１２０のスイッチ１２６、１４６はオフとなって
いる。また、図８（ａ）から、反転された電圧を出力す
る場合に、スイッチ１２４、１３２、１３６および１４
４がオンとなり、その一方、スイッチ１２８、１３０、
１３４および１４２がオフとなるため、出力回路１２０
は、反転増幅回路として機能していることが理解でき
る。

【００３６】このように構成されたデータ線駆動回路１
００の動作につき以下に説明を加える。本実施の形態に
かかる出力回路１２０は、負極性動作および正極性動作
の何れかにて作動するが、負極性動作には、オフセット
測定および非反転の電圧出力が含まれる。その一方、正
極性動作には、リセットおよび反転された電圧出力が含
まれる。

【００３７】図９に示すように、負極性動作の下、制御
回路１２１からの制御信号（図示せず）により、スイッ
チ１２４、１２６および１３４がオンにされ、かつ、ス
イッチ１２６および１４６がオフにされる（図７（ｂ）
参照）。このときに、キャパシタ１３８によりオフセッ
ト電圧ΔＶが測定される。次いで、制御信号により、ス
イッチ１２４および１３４がオフにされ、その一方スイ
ッチ１４６がオンにされ、これによりオフセット測定が
終了する。さらに、スイッチ１３６がオンとなることに
より、入力された電圧がオペアンプ１２２を経て出力可
能となる（図７（ａ）参照）。この場合に、出力回路１
２０に入力された電圧をＶ_ＩＮ、出力回路１２０からの
出力電圧をＶ_ＯＵＴとすると、Ｖ_ＯＵＴ＝（Ｖ_ＩＮ＋Δ
Ｖ）−ΔＶとなり、オフセット電圧ΔＶをキャンセルす
ることができる。第２の実施の形態においても、階調デ
ータと出力電圧との関係は、図４の実線に示すようにな
る。

【００３８】これに対して、正極性出力の動作では、ま
ず、制御回路１２１からの制御信号（図示せず）によ
り、スイッチ１２８、１３０、１３４および１４２がオ
ンにされ、かつ、スイッチ１２４、１３６および１４４
がオフにされる（図８（ｂ）参照）。これにより、各ノ
ードが基準電圧Ｖｏｐにリセットされる。次いで、制御
信号（図示せず）により、スイッチ１２４、１４４がオ
ンにされ、その一方、スイッチ１２８、１３０、１３４
および１４２がオフにされて、リセットが終了する。さ
らに、スイッチ１３６がオンとなることにより、入力さ
れた電圧がオペアンプ１２２を経て出力可能となる（図
８（ａ）参照）。この場合にも、階調データと出力電圧
との関係は、第１の実施の形態のものと同様に、図４の
破線に示すようになる。なお、第２の実施の形態にかか
る正極性動作においては、スイッチ１２８、１３０、１
３４および１４２をオフとしてリセットを解除し、その
後に、スイッチ１３６をオンすることにより、オフセッ
トキャンセルを実現することもできる。

【００３９】図９は、第２の実施の形態にかかる出力回
路１２０をシミュレーションするための各スイッチの開
閉タイミングおよび出力電圧を示すタイミングチャー
ト、図１０は、上記タイミングチャートにしたがって、
入力電圧０．５Ｖ、１．５Ｖ、２．５Ｖ、３．５Ｖおよ
び４．５Ｖがそれぞれ与えられたときの、非反転出力お
よび反転出力の電圧値を示すグラフ、図１１は、オペア
ンプ自体が数十ｍＶのオフセット電圧を持つ場合に、入
力電圧と出力電圧との関係を示す図である。図１０にお
いては、負極性動作において、１．８μＳのオフセット
測定期間の後に、ノンオーバーラップ期間として０．２
μＳを設けている。ノンオーバーラップ期間経過後に、
スイッチ１３６を開いている。正極性動作においても、
１．８μＳのリセット期間、０．２μＳのノンオーバー
ラップ期間を設け、その後に、スイッチ１３６を開いて
いる。

【００４０】図１０から理解できるように、負極性動作
（非反転出力）および正極性動作（反転出力）の双方に
ついて、入力電圧に沿った出力電圧が得られている。た
とえば、曲線１００１に関して、４．５Ｖの入力電圧に
対して、負極性動作では略同じ電圧が出力され、その一
方、正極性動作では基準電位（５Ｖ）に対して略対称と
なる電圧（約５．５Ｖ）が出力されている。また、図１
１において、横軸は出力期待値、縦軸は出力期待値に対
して実際の出力値にどれだけオフセットが含まれていた
かを示す値であり、また、四角の点を結んだ曲線は従来
のものの特性、菱形の点を結んだ曲線は本実施の形態に
かかるものの特定を示す。図１１から理解できるよう
に、本実施の形態においては、従来のものと比較してオ
フセット電圧を低減できている。

【００４１】本実施の形態によれば、さらに、オフセッ
ト測定用のスイッチを設けて、これらの開閉を制御する
ことにより、キャパシタにてオフセット電圧を測定し、
このオフセット電圧を用いて、出力時にオフセットキャ
ンセルを実現している。したがって、トランジスタ等の
特性に多少のばらつきがあった場合でも、精度の高い電
圧を出力可能なデータ線駆動回路を提供することが可能
となる。

【００４２】次に、本発明の第３の実施の形態につき説
明を加える。この実施の形態では、負極性動作および正
極性動作の双方の下で、出力回路２２０を反転増幅回路
として機能させている。なお、この実施の形態におい
て、データラッチに、入力データを反転／非反転させる
回路等が付加されたデータラッチの構成（図１２参
照）、出力回路２２０の構成、および、当該出力回路２
２０を構成する種々のスイッチを開閉するための制御回
路の構成を除き、第１の実施の形態のものと同様であ
る。

【００４３】図１２に示すように、データラッチ２１２
は、データ線（階調データ線）を介して受け入れた階調
データを反転させた出力および非反転の出力（そのまま
の出力）を供給する正／反転回路９０と、正逆制御信号
によりオンされて反転出力をラッチ回路９６に出力する
第１のスイッチ９２と、正逆制御信号の反転信号により
オンされて非反転出力をラッチ回路９６に出力する第２
のスイッチ９４と、ラッチ回路９６とを有している。こ
こで、データラッチ２１２に与えられる正逆制御信号
は、負極性動作のときにアクティブとなる。したがっ
て、負極性動作のときに第１のスイッチ９２がオンさ
れ、その一方、正極性動作のときに第２のスイッチ９４
がオンされる。

【００４４】次に、本実施の形態にかかる出力回路２２
０につき説明を加える。図１３は、第３の実施の形態に
かかる出力回路２２０の構成を示す図である。図１３に
示すように、この実施の形態にかかる出力回路２２０
は、オペアンプ２２２、複数の半導体スイッチ２２４〜
２３６、および、複数のキャパシタ２３８、２４０から
構成されている。この出力回路２２２において、スイッ
チ２２８、２３０および２３２の一方の側は、第１の実
施の形態と同様に、第１の基準電位Ｖｏｐ１（＝１／２
（ＶＤＤ１−ＶＳＳ））に接続され、これらスイッチ
は、正極性動作の際のリセットのために利用される。こ
れに対して、スイッチ２２９、２３１および２３３の一
方の側は、第１の基準電位の略半分、より詳細には、後
述するようにロムデコーダの出力範囲の略半分である第
２の基準電位Ｖｏｐ２（＝１／２（ＧＭＡ１−ＧＭＡ
９））に接続され、これらスイッチは、負極性動作の際
のリセットのために利用される。

【００４５】このように構成されたデータ線駆動回路２
００の動作につき以下に説明を加える。まず、負極性動
作の場合につき説明を加える。図１２に示すように、デ
ータ線（階調データ線）から与えられた階調データは、
正／反転回路９０に与えられ、その反転出力がスイッチ
９２に伝達され、その一方、非反転出力がスイッチ９４
に伝達される。負極性動作の場合には、スイッチ９２を
アクティブにする正逆制御信号が出力されるため、スイ
ッチ９２がオンし、その結果、階調データの反転出力が
ラッチ回路９６によりラッチされる。

【００４６】ラッチ回路１６から出力された階調データ
の反転出力は、レベルシフト回路１４を経てデコーダ１
８に伝達される。デコーダ１８においては上記レベルシ
フトを経た階調データの反転出力に基づき、抵抗ラダー
１６からの電圧のうち所定のものを選択して出力回路２
２０に与える。ここで、デコーダ１８には、階調データ
の反転出力が与えられているため、デコーダ１８により
選択される電圧は、階調データが最小（たとえば００
(Ｈ)）のときには最大電圧値（ＧＭＡ９）となり、階調
データが大きくなるのにしたがって略リニアに減少し、
階調データが最大（たとえば３Ｆ(Ｈ)）のときには最小
電圧値（ＧＭＡ１）となる（図１４の実線参照）。

【００４７】このようにしてデコーダにより選択された
電圧が出力回路２２０に供給される。図１５（ａ）は、
負極性動作の場合の出力回路２２０の等価回路を示す図
である。図１５（ａ）から明らかなように、出力回路２
２０において、正極性動作の際、リセット用スイッチ２
２８、２３０はオフにされている。また、オペアンプ２
２２のプラス入力をイマジナリーショートの状態にする
ためにスイッチ２３３がオン状態となる。したがって、
この出力回路２２０は、電位Ｖｏｐ２を基準電位とする
反転増幅回路として機能する。第１の実施の形態にかか
る出力回路２０にて正極性動作を行う場合と同様に、出
力回路２２０においては、まず、回路内部の各ノードが
基準電位Ｖｏｐ２にて初期化される。より詳細には、制
御回路（図示せず）からの正逆制御信号により、スイッ
チ２２９、２３１および２３４がオンされ、その一方、
スイッチ２２４および２３６がオフにされる。

【００４８】次いで、スイッチ２２９、２３１および２
３４がオフにされリセットが解除され、かつ、スイッチ
２２４がオンされて、デコーダ１８からの電圧がオペア
ンプ２２２の−（マイナス）端子に与えられる。その後
に、スイッチ２３６がオンにされ（図１５（ａ）参
照）、基準電位Ｖｏｐ２に対して入力電位を反転した出
力が出力端子から得られる。前述したように、出力回路
２２０に与えられる電圧は、階調データが大きくなるの
にしたがって徐々にその電圧値が減少するようになって
おり、その最大値はＧＭＡ９、その最小値はＧＭＡ１と
なっている。したがって、基準電位Ｖｏｐ（＝１／２
（ＧＭＡ９−ＧＭＡ１）を基準電位として反転すること
により、図１５の点線で示すような出力電圧を得ること
ができる。この出力電圧は、階調データが最小（００
(Ｈ)）のときに最小値（ＧＭＡ１）となり、階調データ
が増大するのにしたがって略リニアに増大し、階調デー
タが最大（３Ｆ(Ｈ)）のときに最大値（ＧＭＡ９）とな
る。

【００４９】次に、正極性動作の場合につき説明を加え
る。この場合には、スイッチ９０をアクティブにするた
めの制御信号が与えられスイッチ９４がオンする。これ
により、階調データの非反転出力がラッチ回路９６によ
りラッチされる。ラッチ回路９６から出力された階調デ
ータの非反転出力は、レベルシフト回路１４を経てデコ
ーダ１８に伝達され、階調データの非反転出力に基づ
き、抵抗ラダー１６からの電圧のうち所定のものが選択
され、出力回路２２０に与えられる。ここで、デコーダ
１８には、階調データの非反転出力が与えられているた
め、デコーダ１８により選択される電圧は、階調データ
が最小（たとえば００(Ｈ)）のときには最小電圧値（Ｇ
ＭＡ１）となり、階調データが大きくなるのにしたがっ
て略リニアに増大し、階調データが最大（たとえば３Ｆ
(Ｈ)）のときには最大電圧値（ＧＭＡ９）となる（図１
４の破線参照）。

【００５０】図１５（ｂ）は正極性動作の場合の出力回
路２２０の等価回路を示す図である。図１５（ｂ）から
明らかなように、出力回路２２０において、負極性動作
の際のリセット用スイッチ２２９、２３１はオフにされ
る。また、オペアンプ２２２のプラス入力をイマジナリ
ショートの状態にするためにスイッチ２３２がオン状態
となる。したがって、出力回路２２０は、電位Ｖｏｐ１
を基準電位とする反転増幅回路として機能する。正極性
動作の場合にも、まず、出力回路２２０内部の各ノード
が基準電位Ｖｏｐ１にて初期化される。より詳細には、
制御回路（図示せず）からの正逆制御信号により、スイ
ッチ２２８、２３０および２３４がオンされ、その一
方、スイッチ２２４および２３６がオフにされる。次い
で、スイッチ２２８、２３０および２３４がオフにされ
リセットが解除され、かつ、スイッチ２２４がオンされ
て、デコーダ１８からの電圧がオペアンプ２２２の−
（マイナス）端子に与えられる。その後に、スイッチ２
３６がオンにされ（図１５（ｂ）参照）、基準電位Ｖｏ
ｐ１に対して入力電位を反転した出力が出力端子から得
られる。したがって、図１４の破線にて示す入力電圧に
対して、一点鎖線にて示す出力電圧を得ることが可能と
なる。

【００５１】上述したように、本実施の形態において
は、負極性動作および正極性動作の双方で、出力回路を
反転増幅回路として機能させている。たとえば、負極性
動作の場合には、抵抗ラダーの出力のダイナミックレン
ジの略中心に位置するＶｏｐ２に基準電位を定め、当該
基準電位に対して入力電圧を反転した出力電圧を得てい
る。その一方、正極性動作の場合には、出力電圧のダイ
ナミックレンジの略中心に位置するＶｏｐ１に基準電位
を定め、当該基準電位に対して入力電圧を反転した出力
電圧を得ている。したがって、本実施の形態によれば、
オフセットの存在を略無視することができるため、キャ
パシタ等の回路要素を特に高精度のものを用いることな
く、階調データにしたがった精度良い出力電圧を得るこ
とができる。

【００５２】本発明は、以上の実施の形態に限定される
ことなく、特許請求の範囲に記載された発明の範囲内
で、種々の変更が可能であり、それらも本発明の範囲内
に包含されるものであることは言うまでもない。たとえ
ば、アナログ電源電圧およびディジタル電源電圧の電圧
値は、上記実施の形態のものに限定されず、したがっ
て、反転増幅回路において基準となる基準電位も、上記
アナログ電源電圧により変化する。また、階調データの
ビット数も、上記実施の形態のものに限定されないこと
は言うまでもない。また、本明細書において、手段とは
必ずしも物理的手段を意味するものではなく、さらに、
一つの手段の機能が、二つ以上の物理的手段により実現
されても、若しくは、二つ以上の手段の機能が、一つの
物理的手段により実現されてもよい。

【００５３】

【発明の効果】本発明によれば、回路規模の縮小および
消費電力の低減を可能とするデータ線駆動回路を提供す
ることが可能となる。

【図面の簡単な説明】

【図１】 図１は、本発明の第１の実施の形態にかかる
データ線駆動回路の一部の構成を示すブロックダイヤグ
ラムである。

【図２】 図２は、第１の実施の形態にかかるデータ線
駆動回路の全体を示すブロックダイヤグラムである。

【図３】 図３は、第１の実施の形態において、負極性
動作の場合の出力回路の等価回路を示す図である。

【図４】 図４は、第１の実施の形態において、階調デ
ータと出力回路からの出力電圧との関係を示す図であ
る。

【図５】 図５は、第１の実施の形態において、正極性
動作の場合の出力回路の等価回路を示す図である。

【図６】 図６は、本発明の第２の実施の形態にかかる
出力回路の構成を示す図である。

【図７】 図７は、第２の実施の形態において、負極性
動作の場合の出力回路の等価回路を示す図である。

【図８】 図８は、第２の実施の形態において、正極性
動作の場合の出力回路１２０の等価回路を示す図であ
る。

【図９】 図９は、第２の実施の形態にかかる出力回路
１２０をシミュレーションするための各スイッチの開閉
タイミングおよび出力電圧を示すタイミングチャートで
ある。

【図１０】 図１０は、上記タイミングチャートにした
がって、所定の入力電圧がそれぞれ与えられたときの、
非反転出力および反転出力の電圧値を示すグラフであ
る。

【図１１】 図１１は、オペアンプ自体がオフセット電
圧を持つ場合に、入力電圧と出力電圧との関係を示す図
である。

【図１２】 図１２は、本発明の第３の実施の形態にか
かるデータラッチの構成を示すブロックダイヤグラムで
ある。

【図１３】 図１３は、第３の実施の形態にかかる出力
回路の構成を示す図である。

【図１４】 図１４は、第３の実施の形態において、階
調データと出力回路からの出力電圧との関係を示す図で
ある。

【図１５】 図１５は、第３の実施の形態において、負
極性動作および正極性動作の場合の出力回路の等価回路
を示す図である。

【図１６】 図１６は、従来のデータ線駆動回路の一部
の構成を示すブロックダイヤグラムである。

【符号の説明】

１０ データ線駆動回路 １２ データラッチ １４ レベルシフト回路 １６ 抵抗ラダー １８ デコーダ ２０ 出力回路 ２１ 制御回路 ２２ オペアンプ ２４、２６、１８、３０、３２、３４、３６半導体スイ
ッチ ３８、４０ キャパシタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｅ ６４１ ６４１Ｃ Ｆターム(参考） 2H093 NA16 NA31 NA53 NC03 NC12 NC18 NC21 NC26 NC34 ND35 ND39 ND49 5C006 AA22 AC21 AF45 BB16 BC06 BF04 BF25 BF43 FA41 FA47 5C080 AA10 BB05 CC03 DD22 DD26 EE30 FF01 FF12 GG01 JJ02 JJ03 JJ05 KK01

Claims (6)

【特許請求の範囲】
1. 【請求項１】 マトリクス状に配置された複数の画素電
   極と対向電極との間に液晶が充填され、前記画素電極の
   各々が、その制御端子が対応するゲート線に接続された
   薄膜トランジスタを介して対応するデータ線に接続さ
   れ、かつ、前記対向電極には所定の対向電極電圧が印加
   され、前記ゲート線が活性化される毎に、前記画素電極
   に、前記データ線および薄膜トランジスタを経て、所定
   の表示階調に対応したレベルを有し、かつ、対向電極に
   対して相対的に正または負の極性を有する階調電圧が与
   えられ、これにより、画素電極と対向電極との間に充填
   された液晶が駆動される液晶ディスプレイにおいて、前
   記データ線に階調電圧を供給するデータ線駆動回路であ
   って、 予め与えられた前記負の極性にそれぞれ対応する複数の
   階調電圧のうち、所定のものを選択するデコーダ回路
   と、 負の極性の階調電圧を出力する際に、前記選択された階
   調電圧を前記データ線に与える一方、正の極性の階調電
   圧を出力する際に、対向電極電圧に対応するレベルに対
   して階調電圧を反転して、反転された電圧を前記データ
   線に与えるように構成された出力回路とを備えたことを
   特徴とするデータ線駆動回路。
2. 【請求項２】 前記出力回路が、二つの入力端子および
   一つの出力端子を有するオペアンプと、前記デコーダ回
   路から前記入力端子への入力を選択する入力選択スイッ
   チと、前記入力選択スイッチと前記入力端子のうちマイ
   ナス端子との間に介在する第１のキャパシタと、前記入
   力端子のうちプラス端子と前記対向電極電位と略等しい
   基準電位との接続を制御する正極性動作用スイッチと、
   前記入力端子のうちマイナス端子と出力端子との接続を
   制御する入出力短絡スイッチと、前記マイナス端子と出
   力端子との間に介在する第２のキャパシタとを有し、 前記負の極性の階調電圧を出力する際に、前記入力選択
   スイッチにより、前記デコーダ回路と前記プラス端子と
   を接続し、かつ、入出力短絡スイッチをオンする一方、
   前記正極性動作スイッチをオフにすることにより、前記
   出力回路をボルテージフォロア回路として機能させ、そ
   の一方、 前記正の極性の階調電圧を出力する際に、前記入力選択
   スイッチにより、前記デコーダ回路と前記マイナス端子
   とを接続し、かつ、正極性動作スイッチをオンする一
   方、前記入出力短絡スイッチをオフにすることにより、
   前記出力回路を反転出力回路として機能させることを特
   徴とする請求項１に記載のデータ線駆動回路。
3. 【請求項３】 前記出力回路が、さらに、前記出力端子
   からの出力のデータ線への伝達を制御する出力イネーブ
   ルスイッチと、前記第１のキャパシタの両端と、前記対
   向電極電圧と略等しい基準電位との接続をそれぞれ制御
   する２つのリセット用スイッチとを有し、 前記正の極性の階調電圧を出力する際に、出力イネーブ
   ルスイッチをオフにする一方、２つのリセットスイッチ
   および入出力短絡スイッチをオンすることにより、回路
   内の各ノードを基準電位とした後に、前記出力回路を反
   転出力回路として機能させることを特徴とする請求項２
   に記載のデータ線駆動回路。
4. 【請求項４】 前記入力選択スイッチが、出力回路とプ
   ラス端子との接続を制御するプラス側入力イネーブルス
   イッチと、出力回路とマイナス端子との接続を制御する
   マイナス側入力イネーブルスイッチとからなり、 前記出力回路が、さらに、前記出力端子と、前記マイナ
   ス側入力イネーブルスイッチおよび前記第１のキャパシ
   タの間のノードとの接続を制御するオフセットキャンセ
   ル用スイッチを有し、 前記負の極性の階調電圧を出力する際に、プラス側入力
   イネーブルスイッチ、マイナス入力イネーブルスイッチ
   および前記入出力短絡スイッチをオンにして、前記第１
   のキャパシタによりオフセット電圧を測定した後に、前
   記マイナス側入力イネーブルスイッチおよび前記入出力
   短絡スイッチをオフにする一方、前記オフセットキャン
   セル用スイッチおよび出力イネーブルスイッチをオンに
   して、回路からの出力が、オフセット電圧をキャンセル
   した電圧となるように構成したことを特徴とする請求項
   ２または３に記載のデータ線駆動回路。
5. 【請求項５】 マトリクス状に配置された複数の画素電
   極と対向電極との間に液晶が充填され、前記画素電極の
   各々が、その制御端子が対応するゲート線に接続された
   薄膜トランジスタを介して対応するデータ線に接続さ
   れ、かつ、前記対向電極には所定の対向電極電圧が印加
   され、前記ゲート線が活性化される毎に、前記画素電極
   に、前記データ線および薄膜トランジスタを経て、所定
   の表示階調に対応したレベルを有し、かつ、対向電極に
   対して相対的に正または負の極性を有する階調電圧が与
   えられ、これにより、画素電極と対向電極との間に充填
   された液晶が駆動される液晶ディスプレイにおいて、前
   記データ線に階調電圧を供給するデータ線駆動回路であ
   って、 前記負の極性の階調電圧を出力する際に、所定の階調電
   圧を選択するための階調電圧選択データを反転して出力
   するデータ反転回路と、 あらかじめ与えられた負の極性にそれぞれ対応する複数
   の階調電圧から、所定のものを、前記階調電圧選択デー
   タ或いはその反転したデータに基づき選択するデコーダ
   回路と、 負の極性の階調電圧を出力する際に、前記デコーダ回路
   から出力される階調電圧のダイナミックレンジの略中央
   に位置するレベルに対して、前記選択された階調電圧を
   反転して、反転された電圧を前記データ線に与える一
   方、正の極性の階調電圧を出力する際に、対向電極電圧
   に対応するレベルに対して、前記選択された階調電圧を
   反転して、反転された電圧を前記データ線に与えるよう
   に構成された出力回路とを備えたことを特徴とするデー
   タ線駆動回路。
6. 【請求項６】 前記出力回路が、二つの入力端子および
   一つの出力端子を有するオペアンプと、前記デコーダ回
   路からの信号線と前記入力端子のうちマイナス端子との
   間に介在する第１のキャパシタと、前記入力端子のうち
   プラス端子と前記対向電極電位と略等しい第１の基準電
   位との接続を制御する正極性動作用スイッチと、前記プ
   ラス端子と前記ダイナミックレンジの略中央に位置する
   電位と略等しい第２の基準電位との接続を制御する負極
   性動作用スイッチと、前記入力端子のうちマイナス端子
   と出力端子との間に介在する第２のキャパシタとを有
   し、 前記負の極性の階調電圧を出力する際に、前記負極性動
   作用スイッチをオンにする一方前記正極性動作用スイッ
   チをオフにすることにより、前記出力回路を前記第２の
   基準電位を基準とする反転出力回路として機能させ、そ
   の一方、 前記正の極性の階調電圧を出力する際に、前記正極性動
   作用スイッチをオンにする一方前記負極性動作用スイッ
   チをオフにすることにより、前記出力回路を前記第１の
   基準電位を基準とする反転出力回路として機能させるこ
   とを特徴とする請求項５に記載のデータ線駆動回路。