KR20000011336A - 집적회로제조용반주문형레티클제조시스템및그방법 - Google Patents

집적회로제조용반주문형레티클제조시스템및그방법 Download PDF

Info

Publication number
KR20000011336A
KR20000011336A KR1019990024635A KR19990024635A KR20000011336A KR 20000011336 A KR20000011336 A KR 20000011336A KR 1019990024635 A KR1019990024635 A KR 1019990024635A KR 19990024635 A KR19990024635 A KR 19990024635A KR 20000011336 A KR20000011336 A KR 20000011336A
Authority
KR
South Korea
Prior art keywords
reticle
semi
custom
primitives
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019990024635A
Other languages
English (en)
Other versions
KR100303937B1 (ko
Inventor
아담스토마스에반스
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20000011336A publication Critical patent/KR20000011336A/ko
Application granted granted Critical
Publication of KR100303937B1 publication Critical patent/KR100303937B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 집적 회로용 반주문형 레티클(semicustom reticle) 제조 시스템 및 방법과 그 시스템 혹은 방법을 통해 제조된 집적 회로에 관한 것이다. 일 실시예에서, 이 시스템은 상기 반주문형 레티클에 의해 형성될 하나의 층의 소정 부위들에 대응하는 패턴들을 구비하는 적어도 두 개의 레티클 프리미티브(reticle primitive)를 포함하는 레티클 프리미티브의 라이브러리와, 상기 반주문형 레티클이 단일 리소그래피 단계 내에서 상기 층을 형성할 수 있도록 하기 위해 상기 적어도 두 개의 레티클 프리미티브를 사용하여 상기 반주문형 레티클 상에 상기 패턴들의 이미지를 형성하는 노광 장치를 포함한다.

Description

집적 회로 제조용 반주문형 레티클 제조 시스템 및 그 방법{SYSTEM AND METHOD OF MANUFACTURING SEMICUSTOM RETICLES USING RETICLE PRIMITIVES}
본 발명은 전반적으로 반도체 제조에 관한 것으로, 보다 구체적으로는 레티클 프리미티브(reticle primitive)를 사용하여 레티클을 제조하는 시스템 및 방법에 관한 것이다.
일반적으로 집적 회로는 수백만 개의 개별 전자 소자를 포함하며, 전자 소자 각각의 크기는 전형적으로 수 마이크로미터(micrometer)이며 그들은 상호 접속되어 있다. 그 결과, "물리적인(physical)" 수단으로는 반도체 기판 상의 소자와 상호 접속부를 나타내는 복잡한 패턴을 제조할 수 없다. 대신, 통상적으로 방사(radiation), 예를 들어 빛, X 선 혹은 전자 빔을 사용하여 미세 전자 패턴화를 수행한다. 광학 이미지와 감광막을 사용해 반도체 기판 상에 패턴을 형성하는 공정은 "포토리소그래피(photolithography)"로 알려져 있다.
포토리소그래피에서는, 먼저 기판에 포토레지스트 막(감광막)을 도포한다. 이어서, 불투명 재료에 의해 원하는 패턴이 위에 형성되어 있는 투명판 혹은 "마스크(mask)"를 통해 조사가 이루어진다. 그에 따른 이미지는 포토레지스트가 도포된 기판 상에 초점이 맞추어져서, 기판 상에 마스크 판 상의 이미지에 대응하는 노광 및 미노광 영역이 형성된다. 레지스트 및 기판의 소정 부분이 제거되는 현상 및 에칭 공정을 통해, 마스크 상의 패턴에 대응하는 패턴을 기판 막 내에 에칭한다.
미세 전자 분야의 초창기에는, 사진술에 의해 커다란 원형을 축소함으로써 마스터(master) 이미지(패턴)를 형성하였다. 유색 플라스틱 용지에 손으로 요구된 패턴을 새기고 방 크기의 축소 카메라를 사용하여 이미지를 요구된 크기로 축소하였다. 이 방법은 패턴 생성기에 의해 대체되었는데, 패턴 생성기는 컴퓨터로 작성된 소자의 기술(description)을 받아들여 그 기술을 개개의 픽쳐 프레임으로 분해한다. 이어서, 패턴 생성기는, 예를 들어 고 강도의 전자 빔을 사용하여 마스크 판을 주사함으로써 마스크 판 상에 패턴을 "기록(writing)"하여 패턴 내의 각각의 소자 혹은 상호 접속부를 노광시킨다.
반도체 소자는 전형적으로 50개 정도의 실리콘, 폴리실리콘, 실리콘 이산화물, 금속, 실리사이드의 개별 층으로 구성될 수 있다. 각 층에 대한 패턴은 레티클이라 불리는 마스크 상에 포함되어 있다. 레티클의 크기는 일반적으로 레티클이 생성하는 패턴의 실제 크기의 1 배 내지 10 배 사이이다. 집적 회로(IC)의 모든 층에 대응하는 일단의 레티클을 레티클 세트라 한다.
반도체 웨이퍼 상에 복잡한 패턴을 점단위로 생성해야 하는 패턴 형성 공정은 일반적으로 느린 공정이다. 보통의 경우, 반도체 기판에 인쇄될 다수의 소자 이미지 중의 단지 하나만이 패턴 형성된다. 이후, 단일 소자 패턴 혹은 레티클은 스텝 앤드 리피트 카메라(step-and-repeat camera)(통상 스테퍼(stepper)로 알려져 있음)를 사용하여 반복적으로 복제되어 반도체 기판을 덮는 소자 및 상호 접속부 어레이를 형성한다. 또한 레티클은 여러 패턴의 어레이로 구성될 수 있으며, 한 번의 노광을 통해 전체 반도체 웨이퍼(혹은 다른 마스크)로 전사될 수 있는 패턴을 포함하는 마스크와는 구별된다.
레티클 제조는 느린 공정일 뿐만 아니라 고비용 공정이다. 예를 들어, 통상의 전자 빔 노광 장치로 256 MDRAM 집적 회로에 상응하는 집적도를 갖는 회로 패턴을 구비하는 레티클을 생성하는 데는 수 시간이 걸릴 수도 있다. 전술한 바와 같이, 50개에 이르는 레티클을 갖는 반도체 소자에 대응하는 레티클 세트는 일반적인 것이다. 그러므로, 기존의 전자 빔 노광 장치의 제한된 레티클 생산 속도로는, 하루에 몇 개의 레티클만을 생산할 수 있으므로, 반도체 소자의 생산이 상당히 지연될 수 있다.
따라서, 본 기술 분야는 전술한 한계를 극복하는 개선된 레티클 제조 방법을 필요로 한다.
종래 기술의 전술한 결함을 해결하기 위해, 본 발명은 집적 회로(IC)를 위한 반주문형(semicustom) 레티클을 제조하는 시스템 및 방법과 이 시스템 및 방법에 의해 제조된 IC를 제공한다. 본 발명의 일 실시예에서, 시스템은 반주문형 레티클에 의해 형성될 하나의 층의 소정 부위들에 대응하는 패턴들을 구비하는 적어도 두 개의 레티클 프리미티브를 포함하는 레티클 프리미티브의 라이브러리(library)와, 상기 층이 반주문형 레티클에 의해 단일 리소그래피 단계(혹은 필요하다면 여러 단계) 내에서 생성될 수 있도록 레티클 프리미티브를 채택하여 반주문형 레티클 상에 패턴의 이미지를 형성하는 노광 장치를 포함한다.
그러므로, 본 발명은 선택된 레티클 프리미티브의 소정 부위를 반주문형 레티클 상에 사진 촬영함으로써 반주문형 레티클을 생성하는 넓은 개념을 도입한다. 본 발명의 목적상, "레티클 프리미티브"는 하나의 주어진 회로 모듈 층을 포함하는 레티클로 정의된다. 다음으로, "회로 모듈"은 더 큰 회로를 만들기 위한 구성 블럭으로서 채택될 수 있는 하나의 회로로 정의된다. 예를 들어, 원격 통신에 적합한 IC를 제조하기 위해 반주문형 레티클을 사용할 수도 있다. IC는 디지털 아날로그(D/A) 및 아날로그 디지털(A/D) 변환 회로, 필터, 프로세서 및 연관된 메모리 뱅크와 같은 회로 모듈을 포함할 수 있다. 이러한 회로 모듈 각각의 층들에 대응하는 레티클 프리미티브는 반주문형 레티클 상에 사진 촬영되고 별도의 단계(및 임의의 순서로 수행되는 단계)들을 통해 상호 접속될 수 있다.
본 발명의 일 실시예에서, 상기 소정 부위들은 정적 랜덤 액세스 메모리(static random access memory : SRAM) 모듈, 전기적으로 소거 가능한 프로그램 가능 판독 전용 메모리(electrically erasable programmable read-only memory : EEPROM) 모듈, 전계 프로그램 가능 게이트 어레이(field programmable gate array : FPGA) 모듈, 프로그램 가능 로직 어레이(programmable logic array : PLA) 모듈, D/A 변환기 모듈, A/D 변환기 모듈, 디지털 신호 프로세서(digital signal processor : DSP) 모듈, 마이크로프로세서(microprocessor) 모듈, 마이크로콘트롤러(microcontroller) 모듈, 선형 증폭기 모듈, 필터 모듈, 전하 결합 소자(charge coupled device : CCD) 중에서 선택된 모듈 층에 대응한다. 그러나, 당업자는 많은 회로가 이러한 잘 알려진 회로 모듈로 구성될 수 있다는 것을 알 것이다. 본 발명의 모듈은 모든 통상적인 회로 모듈 및 후에 발견될 회로 모듈을 포괄적으로 포함한다.
본 발명의 일 실시예에서, 노광 장치는 각각의 레티클 프리미티브를 여러 번 노광시킨다. 따라서, 단일 리소그래피 단계에서 웨이퍼 상에 다수의 IC 층을 생성하는 데에 필수적인 이미지를 생성하기 위해, 주어진 반주문형 레티클 상의 상이한 위치에 레티클 프리미티브를 투영할 수도 있다.
본 발명의 일 실시예에서, 노광 장치는 레티클 프리미티브를 순차적으로 교환하는 레티클 교환기를 포함한다. 이는 사람이 개재하지 않고도 레티클 프리미티브를 자동 교체하는 것을 가능케 한다. 물론, 본 발명을 자동 교체로 한정하는 것은 아니다.
본 발명의 일 실시예에서, 반주문형 레티클은 투명 기판과, 불투명 재료에 의해 규정되어 투명 기판 상에 형성되어 있는 패턴을 포함하며, 그 패턴은 IC의 소자 레벨에 대응하는 패턴을 구비하는 적어도 두 개의 레티클 프리미티브로부터 투명 기판 상에 전사된다.
본 발명의 일 실시예에서, 투명 기판은 수정으로 이루어진다. 이와 달리, 다른 실시예에서는, 투명 기판은 소다 석회 유리(soda-lime glass) 혹은 보로실리케이트(borosilicate) 유리로 이루어질 수도 있다.
본 발명의 일 실시예에서, 불투명 재료는 크롬이다. 이와 달리, 다른 실시예에서는, 불투명 재료는 철 산화물, 알루미늄, 금, 텅스텐 혹은 에멀젼(emulsion)이 될 수도 있다.
전술한 설명은 당업자가 후속하는 본 발명의 상세한 설명을 더 잘 이해할 수 있도록 본 발명의 바람직하고 대안적인 특성을 광범위하게 개략적으로 설명한 것이다. 이하에서 본 발명의 특허 청구 범위의 요지를 이루는 본 발명의 추가 특성을 설명할 것이다. 당업자는 그들이 본 발명의 목적과 동일한 목적을 달성할 수 있는 다른 구조를 설계하거나 변형하기 위한 기반으로서 본 발명에서 개시된 개념 및 특정 실시예를 용이하게 사용할 수 있음을 이해할 것이다. 또한, 당업자는 이러한 동등한 구조가 가장 광의의 형태로 표현된 본 발명의 사상 및 범주를 벗어나지 않는다는 것을 이해할 것이다.
도 1은 레티클(reticle) 제조에 전형적으로 사용되는 통상적인 전자 빔 노광 시스템을 도시한 도면,
도 2는 본 발명의 원리에 따라 집적 회로를 만드는 데 사용하기 위한 반주문형 레티클을 제조하는 시스템의 실시예를 도시한 도면,
도 3a는 반주문형 레티클 제조 공정의 초기 준비 단계에 있는 반주문형 레티클의 예시적인 단면도,
도 3b는 제 1 레티클 프리미티브(reticle primitive)를 사용하여 포토레지스트의 제 1 부위에 패턴이 형성되는 반주문형 레티클의 예시적인 단면도,
도 3c는 제 2 레티클 프리미티브를 사용하여 포토레지스트의 제 2 부위에 패턴이 형성되는 반주문형 레티클의 예시적인 단면도,
도 3d는 포토레지스트가 현상되는 반주문형 레티클의 예시적인 단면도,
도 3e는 포토레지스트가 현상된 후의 반주문형 레티클의 예시적인 단면도,
도 3f는 에칭 공정 후의 반주문형 레티클의 예시적인 단면도,
도 3g는 완성된 반주문형 레티클의 예시적인 단면도.
도면의 주요 부분에 대한 부호의 설명
200 : 반주문형 레티클 제조 시스템
210 : 레티클 프리미티브의 라이브러리
220a : 제 1 레티클 프리미티브 220b : 제 2 레티클 프리미티브
230 : 노광 장치 240 : 반주문형 레티클
250 : 리소그래피 공정 260 : 집적 회로
본 발명의 보다 완전한 이해를 위해, 첨부된 도면을 참조하여 다음의 설명을 기술한다.
우선 도 1을 참조하면, 레티클 제조에 전형적으로 사용되는 통상적인 전자 빔(e-빔) 노광 시스템(100)을 도시하고 있다. 비록 본 명세서에서 전형적인 전자 빔 노광 시스템을 논하고 있으나, 당업자에게 알려져 있는 레이저 기반 시스템(laser-based system) 등과 같은 다른 통상적인 방법 또한 레티클을 제조하는 데에 통상적으로 사용될 수 있음이 자명하다. 전자 빔 노광 시스템(100)은 "기계"어로 변환되어 있는 패턴 설계 테이프 혹은 그래픽 컴퓨터 이용 설계(computer-aided-design : CAD) 데이터와 같은 회로 패턴의 패턴 생성기(110)를 포함한다. 이 회로 패턴 기술은 전자 빔 장치(125)의 동작을 제어하는 제어기(120)로 제공된다. 전자 빔 장치(125)는 다수의 진동 댐퍼(vibration damper)(참조 부호 180으로 표시함) 상에 장착된 진공 챔버(130)를 포함한다. 진공 챔버(130)는 진공 챔버(130) 내의 압력을 낮추고 유지시키는 진공 펌프와 같은 진공 시스템(135)에 의해 제어된다.
또한, 예시된 실시예에서 알 수 있는 바와 같이, 진공 챔버(130) 내에는 전형적으로 서보 모터(servo motor)(도시 안됨)를 사용하여 X와 Y 양방향으로 이동 가능한 X-Y 테이블(140)이 위치한다. 마스크 블랭크(blank)(150)를 고정하는 마스크 홀더(145)는 X-Y 테이블(140)의 상부에 고착되어 있다. 예시된 실시예에서 도시한 바와 같이, 마스크 블랭크(150)는 크롬층(160)이 도포된 유리 기판(155)을 포함한다. 전자 빔 레지스트(165) 재료인 또다른 층이 크롬층(160) 위에 위치하고 있다.
마스크 블랭크(150)는 X-Y 테이블(140) 상에 설치되어 있고, 마스크 홀더(145)에 의해 지지되는데, 마스크 블랭크(150)는 유리 기판(155) 위에 위치하는 크롬층(160) 및 레지스트(165)를 구비한다. 전자총(170)으로부터 방사되는 전자 빔(185)은 전자 광학 시스템(175)에 의해 최적화되고 레지스트(165)에 초점이 맞추어진다. 전자 빔(185) 방사와 동시에, 마스크 블랭크(155) 상에 형성될 회로 패턴에 대응하는 데이터는 패턴 생성기(110)에 의해 이미지 형성에 적합한 포맷으로 변환된다. 적절히 변환된 포맷에 기초해서, 제어기(120)가 전자 광학 시스템(175) 및 X-Y 테이블(140)을 제어하여 레지스트(165) 상에 요구된 패턴의 이미지를 형성한다. 이미지 형성에 이어서, 레지스트(165)를 현상하고 잔류 레지스트(165)를 마스크로 사용하여 크롬층(160)을 에칭한다. 후속하여, 잔류 레지스트(165)를 제거하면 원하는 크롬 회로 패턴이 유리 기판(155) 상에 남게 된다.
앞서 논의한 바와 같이, 전자 빔 시스템(100)으로 256 MDRAM 집적 회로의 집적도에 상당하는 집적도의 회로 패턴을 갖는 레티클을 생성하기 위해서는 수 시간이 걸릴 수도 있다. 새로운 레티클을 생성하는 대신에 기존의 레티클을 사용하여 집적 회로를 제조하는 대체 방법이 본 발명의 양수인에게 양도되어 있고 "System and Method of Manufacturing Semicustom Integrated Circuits Using Reticle Primitives and Interconnect Reticles"라는 명칭으로 1998년 5월 21에 출원된 미국 특허 출원 제 09/082,924 호에 개시되어 있으며, 이 특허 출원은 그 전체가 본 명세서에서 참조로서 인용된다. 상기 특허 출원에서는, 기존의 흔히 사용되는 회로 모듈의 레티클 프리미티브를 사용하여 그들 회로 모듈을 포함하는 반주문형 IC를 생성함으로써 새로운 레티클을 생성할 필요가 없어진다.
약술하면, 상기 특허 출원은 두 개 이상의 레티클 프리미티브를 사용하여 IC 내에 각각의 레벨 즉, 층을 형성하는 방법을 개시하고 있다. 예를 들어, (각각이 레티클 프리미티브 세트를 갖는) SRAM, DSP 및 다른 회로를 구비하는 IC의 전체 게이트 레벨을 SRAM 게이트 레벨 레티클 프리미티브, DSP 게이트 레벨 레티클 프리미티브, 다른 회로 게이트 레벨 레티클 프리미티브를 연속적으로 사용함으로써 형성할 수 있다. 달리 말하면, 전체 IC의 게이트가 (통상적인 칩 제조 시에서와 같은 하나의 레티클 대신에) 세 개의 레티클 프리미티브에 의해 규정된다. 마찬가지로, 하나의 레티클 대신에 세 개의 레티클 즉, SRAM, DSP 및 다른 회로를 사용하여 IC 내의 윈도우 개구부를 규정한다.
본 발명은 앞서 설명한 레티클 프리미티브를 사용하여 IC 내의 각각의 소자 레벨에 대한 단일 반주문형 레티클을 규정함으로써 반주문형 레티클 세트를 생성한다. 또한, 본 발명은 통상적인 전자 빔 기법과는 달리 반주문형 레티클을 생성하는 데에 소요되는 시간을 크게 감소시키는 신규한 광학적 반주문형 레티클 제조 방법을 개시한다.
이제 도 2를 참조하면, 본 발명의 원리에 따라 집적 회로(260)를 생성하는 데에 사용하기 위한 반주문형 레티클(240)을 제조하는 시스템(200)의 실시예를 도시한다. 도시한 실시예에서, 라이브러리(210)는 SRAM과 같은 표준 기능 회로 모듈의 다수의 레티클 프리미티브(제 1, 제 2, 제 3 레티클 프리미티브(220a, 220b, 220c)를 도시함)를 포함하는 것으로 도시되어 있다. 바람직한 실시예에서 라이브러리(410)가 표준 EEPROM 모듈, FPGA 모듈, PLA 모듈, D/A 변환기 모듈, A/D 변환기 모듈, DSP 모듈, 마이크로프로세서 모듈, 마이크로콘트롤러 모듈, 선형 증폭기 모듈, 필터 모듈, CCD의 레티클 프리미티브를 포함할 수도 있다는 것이 당업자에게는 자명할 것이다.
또한 리소그래피 공정에서 다수의 레티클 프리미티브 중의 적어도 두 개, 예를 들어 제 1 및 제 2 레티클 프리미티브(220a, 220b)를 사용하여 반주문형 레티클(240)을 생성하는 통상적인 스텝 앤드 리피트 카메라(스테퍼)와 같은 노광 장치(230)에 결합되어 있는 것으로 라이브러리(210)가 도시되어 있다. 다른 바람직한 실시예에서, 노광 장치(230)는 다수의 레티클 프리미티브가 순차적으로 교환될 수 있게 하는 레티클 교환기를 포함한다. 동일한 집적회로 내에 하나의 레티클 프리미티브를 두 번 이상 사용할 수도 있음을 명심해야 한다. 임의의 특정 순서에 따라 본 발명이 이용되는 것으로 해석되어서는 안된다. 레티클 프리미티브를 연달아 (순차적으로) 혹은 동시에 노광시키는 것 또한 본 발명의 넓은 범주에 속한다. 이어서, 반주문형 레티클(240)을 통상적인 리소그래피 공정(250)에 사용하여 집적 회로(IC)(260)를 생성한다. 도 2 및 도 3a 내지 도 3g를 참조하여 반주문형 레티클(240)의 생성에 대해 보다 상세히 설명한다.
이제 도 3a 내지 도 3g를 참조하면, 본 발명의 원리에 따른 반주문형 레티클 제조 공정(300)의 실시예의 다양한 예시적 단계들을 도시하고 있다. 먼저, 도 3a는 반주문형 레티클 제조 공정(300)의 초기 준비 단계에 있는 반주문형 레티클의 예시적인 단면도를 도시한다. 스퍼터링(sputtering) 혹은 증발(evaporation)과 같은 통상적인 증착 방법을 사용하여 불투명 재료(320), 예를 들어 크롬을 투명 기판(310) 상에 증착한다. 다른 바람직한 실시예에서, 불투명 재료(320)는 철 산화물, 알루미늄, 금, 텅스텐 혹은 에멀젼일 수도 있다. 바람직한 실시예에서, 투명 기판(310)은 수정으로 이루어진다. 다른 바람직한 실시예에서, 투명 기판(310)은 소다 석회 유리 혹은 보로실리케이트 유리로 이루어질 수도 있다. 투명 기판(310) 상에 불투명 재료(320)를 증착한 후, 통상적인 공정을 사용하여 포토레지스트 층(330)을 박막 형태로 불투명 재료(320) 상에 전반적으로 도포한다. 이어서, 도 3b에 도시한 바와 같이, 포토레지스트(330)를 패턴 이미지화 혹은 노광 공정을 통해 처리한다.
도 3b는 제 1 레티클 프리미티브(340)를 사용하여 포토레지스트(330)의 제 1 부위(335a)에 패턴이 형성되는 반주문형 레티클의 예시적인 단면도를 도시한다. 스텝 앤드 리피트 카메라 혹은 스테퍼(도시 안됨)와 같은 노광 기구(도 2의 노광 장치) 내에서 방사(참조 부호 350으로 표시함)가 이루어지고 라이브러리(210)로부터 선택된 제 1 레티클 프리미티브(340)를 통해 조사된다. 제 1 레티클 프리미티브(220a)와 유사한 제 1 레티클 프리미티브(340)는 IC(260)의 소정의 소자 레벨, 예를 들어 게이트 층에 대응하는 패턴을 포함한다. 그에 따른 이미지는 포토레지스트(330)의 제 1 부위(335a)에 초점이 맞추어져서 제 1 부위(335a) 상에 제 1 레티클 (340) 패턴을 재 생성한다. 포토레지스트(330)의 제 1 부위(335a)만이 "노광"되었고 나머지 포토레지스트(330) 재료는 전술한 노광 공정을 통해 광화학적으로 변화되지 않았다는 것을 명심해야 한다.
도 3c는 제 2 레티클 프리미티브(360)를 사용하여 포토레지스트(330)의 제 2 부위(335b)에 패턴이 형성되는 반주문형 레티클의 예시적인 단면도를 도시한다. 도 3b에 도시한 노광 공정과 유사하게, 라이브러리(210)로부터, 예를 들어, 제 2 레티클 프리미티브(220b)가 제 2 레티클 프리미티브(360)로 선택되며, 또한 제 2 레티클 프리미티브(360)는 제 1 레티클 프리미티브(340)의 경우에서와 동일한 IC(260)의 소자 레벨에 대응하는 패턴을 포함한다. 그러나, 제 1 및 제 2 레티클 프리미티브(340, 360)에 포함된 패턴은 유사하지 않으며, 대신에 IC(260)의 구성 요소인 상이한 회로 모듈, 예를 들어 SRAM 및 DSP 회로 모듈의 특정 소자 레벨을 규정한다.
통상적인 방법을 사용해 포토레지스트(330)의 제 2 부위(335b)를 노광시켜 제 2 레티클 프리미티브(360)에 포함된 패턴을 포토레지스트(330)의 제 2 부위(335b)에 전사한다. 예시된 실시예에서 순차적으로 제 1 레티클 프리미티브(340)를 노광시킨 후에 제 2 레티클 프리미티브(360)를 노광시키고 있으나, 다른 바람직한 실시예에서는 다수의 레티클 프리미티브를 한 번에 노광시키거나 하나의 레티클 프리미티브를 여러 번 노광시킬 수도 있다. 본 발명이 특정 회수 혹은 순서로 레티클 프리미티브를 노광시키는 것으로 해석되어서는 안된다. 제 2 부위(335b)를 노광시킨 후, 그에 따른 포토레지스트(330) 상의 패턴은 전반적으로 IC(260)의 특정 소자 레벨을 규정하게 될 것이다. 비록, 본 실시예에서는, 제 1 및 제 2 레티클 프리미티브(340, 360)가 완전한 반주문형 레티클을 규정하는 것으로 설명하고 있으나, 반주문형 레티클을 규정하는 데 사용되는 레티클 프리미티브의 개수는 IC(260)를 형성하는 회로 모듈의 개수에 맞게 변할 것이다. 따라서, 반주문형 레티클 상에 패턴을 형성하기 위해 임의의 특정한 정해진 개수의 레티클 프리미티브를 사용하여 본 발명이 실시되는 것으로 해석되어서는 안된다.
투명 기판 및 불투명 재료라는 용어는 레티클 제조 공정(300)에 사용되는 노광 공정 혹은 기구의 견지에서 해석되어야 함을 명심해야 한다. 예를 들어, "위상 변이(phase-shift)" 레티클에서의 불투명의 의미는 투명 기판 상의 재료의 두께 또한 포함한다는 것이 당업자에게는 자명한 것이다. 마찬가지로, 사용되는 투명 기판 또한 사용되는 노광 공정 혹은 기구에 따라 달라지며, 전술한 것에 추가하여 얇은 막(membrane)을 포함할 수도 있다. 전술한 설명에서, 투명 및 불투명이라는 용어가 통상적으로 정의되어 있으나, 투명 및 불투명의 의미가 전자, X 선 혹은 다른 형태의 에너지가 될 수도 있는 "노광 에너지"와 관련하여 해석되어야 한다는 것이 당업자에게는 자명한 것이다.
도 3d는 포토레지스트(330)가 현상되는 반주문형 레티클의 예시적인 단면도를 도시한다. 제 1 및 제 2 부위(335a, 335b)의 노광 후, 전형적으로 침지, 분무 혹은 퍼들(puddle) 현상법과 같은 통상적인 방법을 사용하여 네거티브 레지스트의 경우에는 유기 용제(참조 부호 370으로 표시함)에 의해 포토레지스트(330)를 세정한다. 현상 공정 중에, 제 1 및 제 2 레티클 프리미티브(340, 360)로부터 전사된 패턴에 대응하는 영역의 포토레지스트(330)가 세정을 통해 제거되어 도 3e에 도시한 바와 같은 형상을 이룬다.
도 3e는 포토레지스트(330)가 현상된 후의 반주문형 레티클의 예시적인 단면도를 도시한다. 잔류하는 포토레지스트(330)는 제 1 및 제 2 레티클 프리미티브(340, 360)의 조합된 패턴과 동일한 패턴을 불투명 재료(320) 위에 규정한다.
도 3f는 에칭 공정 후의 반주문형 레티클의 예시적인 단면도를 도시한다. 포토레지스트(330)를 현상한 후, 불투명 재료(320) 중에서 포토레지스트(330)로 더 이상 덮여 있지 않은 영역을 통상적인 에칭 공정으로 제거함으로써 제 1 및 제 2 레티클 프리미티브(340, 360)를 불투명 재료(320) 안에 복제한다. 이어서, 잔류하는 포토레지스트(330)를 제거함으로써 도 3g에 도시한 반주문형 레티클(240)과 유사한 반주문형 레티클을 완성한다.
전술한 예시적인 반주문형 레티클 제조 공정(300)을 IC(260) 내의 특정 소자 레벨에 대응하는 특정한 단일 반주문형 레티클과 관련지어 도시하였지만, 당업자라면 전술한 반주문형 레티클 제조 공정(300)이 바람직한 실시예에서 IC(260)의 모든 소자 레벨, 예를 들어, 격리층, 게이트, 윈도우, 상호 접속층에 대응하는 레티클 세트를 형성하는 데에도 사용될 수 있음을 알 수 있을 것이다. 달리 말하면, 실리콘 기판 상에 IC(260)의 각각의 소자 레벨을 규정하는 데에 하나의 반주문형 레티클이 사용된다. 그러나, 각각의 소자 레벨에 대한 반주문형 레티클은 IC(260)를 형성하는 상이한 회로 모듈에 대응하는 두 개 이상의 레티클 프리미티브를 사용하여 규정된다. 바람직한 실시예에서, 각각의 소자 레벨에 대한 반주문형 레티클이 광학적으로 규정되기 때문에, 반주문형 레티클은 기존의 전자 빔 규정 기법에 비해 훨씬 짧은 시간 내에 형성될 수 있다.
본 발명이 비록 상세히 기술되었지만, 당업자는 가장 광의의 형태로 표현된 본 발명의 사상 및 범주 내에서 다양한 변화, 대체, 변경을 이룰 수 있음을 이해해야 한다.
본 발명에 의하여 두 개 이상의 레티클 프리미티브를 사용하여 광학적으로 반주문형 레티클을 제조함으로써 레티클 제조에 소요되는 시간이 종래의 전자 빔 규정 등에 의한 레티클 제조에 비해 훨씬 단축된다.

Claims (8)

  1. 집적 회로용 반주문형 레티클을 제조하는 방법에 있어서,
    레티클 프리미티브의 라이브러리로부터 상기 반주문형 레티클에 의해 형성될 하나의 층의 소정 부위들에 대응하는 패턴을 포함하는 적어도 두 개의 레티클 프리미티브를 선택하는 단계와,
    노광 장치와 상기 적어도 두 개의 레티클 프리미티브를 사용하여 상기 반주문형 레티클 상에 상기 패턴의 이미지를 형성하는 단계
    를 포함하는 반주문형 레티클 제조 방법.
  2. 제 1 항에 있어서,
    상기 소정 부위들이,
    정적 랜덤 액세스 메모리(SRAM) 모듈과,
    전기적으로 소거 가능한 프로그램 가능 판독 전용 메모리(EEPROM) 모듈과,
    전계 프로그램 가능 게이트 어레이(FPGA) 모듈과,
    프로그램 가능 로직 어레이(PLA) 모듈과,
    디지털 아날로그(D/A) 변환기 모듈과,
    아날로그 디지털(A/D) 변환기 모듈과,
    디지털 신호 프로세서(DSP) 모듈과,
    마이크로프로세서 모듈과,
    마이크로콘트롤러 모듈과,
    선형 증폭기 모듈과,
    필터 모듈과,
    전하 결합 소자(CCD)
    중에서 선택된 것들의 층에 대응하는 반주문형 레티클 제조 방법.
  3. 제 1 항에 있어서,
    상기 이미지 형성 단계를 반복하여 상기 반주문형 레티클 상에 상기 소정 부위들을 다수 형성하는 단계를 더 포함하는 반주문형 레티클 제조 방법.
  4. 제 1 항에 있어서,
    상기 노광 장치가 레티클 교환기를 포함하며, 상기 제조 방법이 상기 적어도 두 개의 레티클 프리미티브를 자동적으로 교환하는 단계를 더 포함하는 반주문형 레티클 제조 방법.
  5. ① 레티클 프리미티브의 라이브러리로부터 반주문형 레티클에 의해 형성될 하나의 층의 소정 부위들에 대응하는 패턴을 포함하는 적어도 두 개의 레티클 프리미티브를 선택하는 단계와,
    ② 노광 장치와 상기 적어도 두 개의 레티클 프리미티브를 사용하여 상기 반주문형 레티클 상에 상기 패턴의 이미지를 형성하는 단계와,
    ③ 상기 단계 ① 및 ②를 반복하여 반주문형 레티클 세트를 생성하는 단계와,
    ④ 상기 반주문형 레티클 세트를 사용하여 집적 회로를 만드는 단계
    를 포함하는 공정을 통해 제조된 집적 회로.
  6. 제 5 항에 있어서,
    상기 소정 부위들이,
    정적 랜덤 액세스 메모리(SRAM) 모듈과,
    전기적으로 소거 가능한 프로그램 가능 판독 전용 메모리(EEPROM) 모듈과,
    전계 프로그램 가능 게이트 어레이(FPGA) 모듈과,
    프로그램 가능 로직 어레이(PLA) 모듈과,
    디지털 아날로그(D/A) 변환기 모듈과,
    아날로그 디지털(A/D) 변환기 모듈과,
    디지털 신호 프로세서(DSP) 모듈과,
    마이크로프로세서 모듈과,
    마이크로콘트롤러 모듈과,
    선형 증폭기 모듈과,
    필터 모듈과,
    전하 결합 소자(CCD)
    중에서 선택된 것들의 층에 대응하는 집적 회로.
  7. 제 5 항에 있어서,
    상기 노광 장치가 상기 적어도 두 개의 레티클 프리미티브 각각을 여러 번 노광시키는 집적 회로.
  8. 제 5 항에 있어서,
    상기 노광 장치가 상기 적어도 두 개의 레티클 프리미티브를 순차적으로 교환할 수 있게 하는 레티클 교환기를 포함하는 집적 회로.
KR1019990024635A 1998-07-01 1999-06-28 집적 회로 제조용 반주문형 레티클 제조 시스템 및 그 방법 Expired - Lifetime KR100303937B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/108,848 US6284413B1 (en) 1998-07-01 1998-07-01 Method of manufacturing semicustom reticles using reticle primitives and reticle exchanger
US09/108,848 1998-07-01
US9/108,848 1998-07-01

Publications (2)

Publication Number Publication Date
KR20000011336A true KR20000011336A (ko) 2000-02-25
KR100303937B1 KR100303937B1 (ko) 2001-11-01

Family

ID=22324413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024635A Expired - Lifetime KR100303937B1 (ko) 1998-07-01 1999-06-28 집적 회로 제조용 반주문형 레티클 제조 시스템 및 그 방법

Country Status (3)

Country Link
US (1) US6284413B1 (ko)
JP (1) JP2000035658A (ko)
KR (1) KR100303937B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645677B1 (en) * 2000-09-18 2003-11-11 Micronic Laser Systems Ab Dual layer reticle blank and manufacturing process
US6924071B1 (en) * 2000-11-28 2005-08-02 Toppan Photomasks, Inc. Photomask and method for reducing exposure times of high density patterns on the same
ITMI20082344A1 (it) * 2008-12-30 2010-06-30 St Microelectronics Srl Metodo per indicizzare piastrine comprendenti circuiti integrati
CN104333681A (zh) * 2014-08-15 2015-02-04 徐云鹏 一种基于fpga的微小型ccd图像采集与处理系统
CN105137855A (zh) * 2015-07-29 2015-12-09 哈尔滨工业大学 多板卡同步读取电容传感器的实现方法
CN111752184A (zh) * 2020-05-20 2020-10-09 哈船光电(武汉)有限公司 一种多路振动信号同步采集系统及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691115A (en) * 1992-06-10 1997-11-25 Hitachi, Ltd. Exposure method, aligner, and method of manufacturing semiconductor integrated circuit devices
JPH0784357A (ja) * 1993-09-14 1995-03-31 Nikon Corp 露光マスクおよび投影露光方法
KR970005682B1 (ko) * 1994-02-07 1997-04-18 현대전자산업 주식회사 반도체 소자의 미세패턴 형성방법
US5563012A (en) * 1994-06-30 1996-10-08 International Business Machines Corporation Multi mask method for selective mask feature enhancement
US5652163A (en) * 1994-12-13 1997-07-29 Lsi Logic Corporation Use of reticle stitching to provide design flexibility
JPH08297359A (ja) * 1995-02-27 1996-11-12 Hitachi Ltd 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
US5595843A (en) * 1995-03-30 1997-01-21 Intel Corporation Layout methodology, mask set, and patterning method for phase-shifting lithography
US5631112A (en) * 1995-11-16 1997-05-20 Vanguard International Semiconductor Corporation Multiple exposure method for photo-exposing photosensitive layers upon high step height topography substrate layers
KR100223329B1 (ko) * 1995-12-29 1999-10-15 김영환 반도체 소자의 미세 패턴 제조방법
US5733798A (en) * 1996-06-05 1998-03-31 Advanced Micro Devices, Inc. Mask generation technique for producing an integrated circuit with optimal polysilicon interconnect layout for achieving global planarization

Also Published As

Publication number Publication date
JP2000035658A (ja) 2000-02-02
US6284413B1 (en) 2001-09-04
KR100303937B1 (ko) 2001-11-01

Similar Documents

Publication Publication Date Title
JP2502939B2 (ja) 回路パタ―ン露光装置
KR100799527B1 (ko) 복합 광학 리소그래피를 위한 방법 및 디바이스
JP3254248B2 (ja) パターニング装置
US6096458A (en) Methods for manufacturing photolithography masks utilizing interfering beams of radiation
JP2011199321A (ja) リソグラフ方法
JPH06118621A (ja) 欠陥のないプリントレチクルおよびその製造方法
GB2276952A (en) Mask
JPH04155337A (ja) フォトマスクの製造方法
KR100437430B1 (ko) 마스크구조체 및 그 제작방법
US4702592A (en) Reticle assembly, system, and method for using the same
KR100614292B1 (ko) 일루미네이터 제어식 톤 반전 프린팅
US6192290B1 (en) System and method of manufacturing semicustom integrated circuits using reticle primitives from a library and interconnect reticles
KR100303937B1 (ko) 집적 회로 제조용 반주문형 레티클 제조 시스템 및 그 방법
KR20060135334A (ko) 주사형 노광장치 및 그 노광방법
US20040202963A1 (en) Novel exposure method for the contact hole
JP2000031021A (ja) 反射型マスクおよびそれを用いたデバイスの製造方法
JP2000021714A (ja) 露光方法および装置、ならびにデバイス製造方法
JP2002373845A (ja) 電子線露光方法及び電子線露光装置
JPH11133585A (ja) 露光用マスク及びその製造方法
GB2139781A (en) Mask structure for vacuum ultraviolet lithography
US6645707B2 (en) Device manufacturing method
JPH0950115A (ja) Ｓｏｇからなる位相シフト層を有する位相シフトフォトマスクの製造方法
JP2000206674A (ja) マスク及び半導体装置の製造方法
JPH0527413A (ja) 露光装置用ホトマスク
JPH09213609A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990628

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010425

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010716

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010718

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040702

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050701

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060628

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070629

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080625

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090708

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20100712

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20110713

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20120620

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20130620

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20140701

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20150701

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20160630

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20180111

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20180111

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20191228

Termination category: Expiration of duration