CN104333681A

CN104333681A - 一种基于fpga的微小型ccd图像采集与处理系统

Info

Publication number: CN104333681A
Application number: CN201410399456.XA
Authority: CN
Inventors: 徐云鹏
Original assignee: Individual
Current assignee: Individual
Priority date: 2014-08-15
Filing date: 2014-08-15
Publication date: 2015-02-04

Abstract

本发明公开了一种基于FPGA的微小型CCD图像采集与处理系统，包括CCD传感器、A/D转换模块、FPGA控制模块、图像储存模块、视频编码模块、DSP模块、监视器以及电源模块；所述的FPGA控制模块利用内部的图像处理单元对输入的数字视频信号进行实时图像处理，并将处理后的视频数据按照标准数字视频格式输出；所述的视频编码单元接收FPGA输出的数字视频信号，并输出标准制式的电视信号；所述的两块SDRAM用于视频数据的缓存，该基于FPGA的微小型CCD图像采集与处理系统结构简单、具备数字视频输出功能，提高了图像采集与处理模块的通用性，并在系统设计中加入视频编码芯片，提供模拟视频输出功能。

Description

一种基于FPGA的微小型CCD图像采集与处理系统

技术领域

本发明属于图像处理与采集技术领域，尤其涉及一种基于FPGA的微小型CCD图像采集与处理系统，该采集系统既可以作为可见光-红外融合成像系统的一部分，与融合系统中使用的ADSP BF548共同构建FPGA+DSP结构的嵌入式图像采集与处理系统，也可以作为一个通用的图像采集与处理系统单独使用。

背景技术

目前，图像采集与处理技术已经在社会生活的各个方面得到了广泛的应用，传统的基于计算机的图像采集与处理技术已经不能满足日益发展的各种需求，微小型嵌入式图像采集与处理系统凭借其体积小、重量轻、集成度高、处理速度快等诸多优点，在航天、空间遥感、工业、军事等领域有着巨大的应用前景。

现有的嵌入式图像采集与处理系统的结构主要有光电成像器件+ASIC芯片+DSP和光电成像器件+FPGA+DSP两种，采用集成芯片设计方案的系统，可以利用专用的IC芯片获得光电成像器件工作时所需的时序驱动信号，利用DSP进行视频信号的数据缓冲和图像处理。而在采用FPGA的系统方案中，由FPGA代替专用集成芯片驱动光电成像器件进行工作，完成数据的缓冲以及各个模块之间的通信，还可以利用自身丰富的硬件乘法器和存储器资源处理一些计算量大但是算法相对简单的图像处理算法，而系统中的DSP则只负责部分算法比较复杂的图像处理。可以看出，凭借FPGA的高度可编程性，采用FPGA+DSP结构的图像采集系统较于ASIC芯片+DSP结构的的系统更加灵活，FPGA可以很好的完成整个系统的控制，这样可以解放DSP，使DSP完全用于图像处理，提高了整个系统的效率。

发明内容

针对上述现有技术存在的缺陷和不足，本发明的目的在于，提供一种基于FPGA的微小型CCD图像采集与处理系统，本发明的图像采集与处理系统结构简单、具备数字视频输出功能，提高了图像采集与处理模块的通用性，并在系统设计中加入视频编码芯片，提供模拟视频输出功能。

为了实现上述任务，本发明采用如下的技术解决方案：

一种基于FPGA的微小型CCD图像采集与处理系统，其特征在于，包括CCD传感器、A/D转换模块、FPGA控制模块、图像储存模块、视频编码模块、DSP模块、监视器以及电源模块；所述的CCD传感器与A/D转换模块和FPGA控制模块相连，在FPGA控制模块提供的时序驱动下，完成图像的采集以及模拟视频信号的输出；所述A/D转换模块与FPGA控制模块相连，A/D转换模块对输入的模拟视频信号进行放大、抑制干扰、去噪声以及数模转换，输出带外行场同步的数字视频信号给FPGA控制模块；所述的视频编码模块与FPGA控制模块相连，视频编码模块接收FPGA控制模块输出的数字视频信号，并输出标准制式的电视信号；所述的图像储存模块与FPGA控制模块相连，用于视频数据的缓存；所述的监视器与视频编码单元相连；所述的DSP单元与FPGA控制模块相连，系统利用DSP进行视频信号的数据缓冲和图像处理；所述的电源模块为系统各模块工作提供稳定电压。

在该基于FPGA的微小型CCD图像采集与处理系统中，所述的FPGA内部包括接收端、滤波单元、插值单元、直方图均衡化单元和输出端；所述的接收端接收由A/D转换模块输出的数字视频信号；所述视频信号经过滤波单元、插值单元和直方图均衡化单元，实现有效视频信号提取；所述的输出端与视频编码单元相连，将处理过的视频数据编码成标准的ITU-R BT656视频流输出。

在该基于FPGA的微小型CCD图像采集与处理系统中，所述的CCD传感器采用SONY公司的ICX429ALL型黑白CCD；所述的A/D转换模块采用AD9849型号的前端模拟芯片；所述的FPGA控制模块采用EP2C20F484型号的控制器，；所述的视频编码模块采用ADV7179型号的视频编码芯片；所述的图像储存模块选用三星公司的K4S641632C，完成图像的外部缓存；所述的电源模块采用LT3487、LM7805和LM1117-3.3型号的稳压芯片，所述的LT3487芯片电路为ICX429ALL提供工作电源，所述LM7805芯片电路为AD9849提供工作电源，所述的LM1117-3.3为ADV7179提供工作电源。

在该基于FPGA的微小型CCD图像采集与处理系统中，所述的FPGA控制模块由CDD时序驱动单元、串行通信单元、图像处理单元以及SDRAM控制单元组成，所述的CDD时序驱动单元与ICX429ALL型黑白CCD相连；所述的串行通信单元同时与AD9849芯片和ADV7179芯片相连；所述的图像处理单元同时与AD9849芯片和2片K4S641632C芯片相连；所述的SDRAM控制单元与2片K4S641632C芯片相连。

本发明的有益效果是：

CCD传感器选用SONY公司的ICX429ALL芯片，该芯片是隔列转移型面阵黑白CCD，在光积分周期，光生电荷包存储在像敏单元里，转移栅为低电位，从而将像敏区和垂直读出寄存器隔开，光积分完成后，转移栅上的电压变高，使得像敏单元与垂直读出寄存器相连，将像敏区的光生电荷转移到垂直读出寄存器，转移过程很快，转移结束后，转移栅电压降低，像敏区和垂直读出寄存器又重新隔开。在垂直驱动脉冲的作用下，垂直移位寄存器中暂存的光生电荷被一行一行的转移到水平读出寄存器中。而水平寄存器中电荷包在水平驱动脉冲（水平移位采用两相结构 HΦ1，HΦ2）的驱动下，逐个像素的通过读出电路输出(复位信号ΦRG用来清除读出电路上一个像素读出时残留的电荷) 。上一场视频信号读出的同时，像敏区开始新一轮的光积分，其中光积分的时间由快门信号决定。

模拟前端AD9849用于将 ICX429ALL输出的模拟视频信号进行放大、抑制干扰、去噪声以及数模转换。视频信号进入AD9849后首先通过INPUT CLAMP模块进行黑电平校正，去除暗电流引起的噪声信号，然后交由CDS模块进行相关双采样，采样后的视频抽样信号通过VGA模块放大后交由ADC进行模数转换并输出数字视频信号。其中CLAMP模块（黑电平校正模块）的工作是在CLPOB、CLPDM两信号的控制下进行的，CLPOB和CPLDM两信号为低电平时，表征输入信号为CCD中OPTICAL BLACK信号即此时输入的电平信号为黑电平信号，这一电平值将会被存储，用来消除EFFECTIVE PIXEL（有效像元）带有的黑电平。

视频编码芯片选用ANALOG DEVICES公司的ADV7179，该芯片支持多种数字视频输入格式和多种模拟视频输出格式，ITU-R BT601/BT656YCrCb标准格式的数字视频流进入视频编码芯片后，首先经过颜色插值模块将原来Y:Cr:Cb为4:2:2的混合视频信号插值成三路采样率一样的Y、Cr、Cb单色视频信号，然后通过色彩空间转换模块，将视频流的颜色空间由YcrCb色彩空间转换到RGB色彩空间；三路视频信号分别经过插值、滤波模块、调制模块以及DAC模块后，在DAC A、DAC B、DAC C管脚输出，最终的输出格式可以通过配置ADV7179的模式寄存器进行选择。

电源模块提供的工作电压：+15V、+5V、+3.3V、+1.2V、-9V，其中包括：CCD传感器ICX429ALL的偏执电压+15V、-9V，其中+15V的偏压为金属栅极偏压，-9V的偏压为CCD的衬底偏压。模拟前端AD9849工作电压+5V、+3.3V，其中DVDD1、DVDD2用于驱动AD9849内部的时序产生模块，AVDD用于驱动内部的ADC模数转换器，DVDD3、DVDD4用于驱动数字视频信号输出模块，核心控制器FPGA的输入电压+3.3V和+1.2V，其中+3.3V的数字电压用于驱动可编程管脚，+3.3V的模拟电压用于驱动FPGA内部的模拟锁相环PLL，+1.2V的电压用于驱动FPGA的内核。图像缓存器SDRAM、视频编码芯片ADV7179输入电压均为+3.3V。

该基于FPGA的微小型CCD图像采集与处理系统结构简单、具备数字视频输出功能，提高了图像采集与处理模块的通用性，并在系统设计中加入视频编码芯片，提供模拟视频输出功能。

附图说明

以下结合附图和具体实施方式对本发明作进一步的解释说明。

图1是该图像采集与处理系统的结构图；

图2是该图像采集与处理系统的FPGA功能图；

图3是该系统的硬件电路图；

图4是该系统的CCD偏执电压输出电路；

图5是该系统的软件结构图。

具体实施方式

图1是该图像采集与处理系统的结构图，本系统由CCD传感器、A/D转换模块、FPGA控制模块、图像储存模块、视频编码模块、DSP模块、监视器以及电源模块组成。CCD传感器与A/D转换模块和FPGA控制模块相连，在FPGA控制模块提供的时序驱动下，完成图像的采集以及模拟视频信号的输出；A/D转换模块与FPGA控制模块相连，A/D转换模块对输入的模拟视频信号进行放大、抑制干扰、去噪声以及数模转换，输出带外行场同步的数字视频信号给FPGA控制模块；视频编码模块与FPGA控制模块相连，视频编码模块接收FPGA控制模块输出的数字视频信号，并输出标准制式的电视信号；图像储存模块与FPGA控制模块相连，用于视频数据的缓存；所述的监视器与视频编码单元相连；DSP单元与FPGA控制模块相连，系统利用DSP进行视频信号的数据缓冲和图像处理；所述的电源模块为系统各模块工作提供稳定电压。

图2是该图像采集与处理系统的FPGA功能图，在该基于FPGA的微小型CCD图像采集与处理系统中，FPGA内部包括接收端、滤波单元、插值单元、直方图均衡化单元和输出端；接收端接收由A/D转换模块输出的数字视频信号；视频信号经过滤波单元、插值单元和直方图均衡化单元，实现有效视频信号提取；输出端与视频编码单元相连，将处理过的视频数据编码成标准的ITU-R BT656视频流输出。

图3是该系统的硬件电路图，CCD图像传感器选用SONY公司的ICX429ALL黑白CCD，有效象元为752（H）X 582（V），帧频25Hz，芯片整体尺寸为7.4mm（H）X 5.95mm（V），满足系统的分辨率以及帧频要求。模拟前端选用ANALOG DEVICES公司的AD9849，内部集成CDS、PxGA、VGA、CLAMP、ADC等功能模块，工作频率高达30MHz。系统的核心控制单元选用Altera公司CycloneII系列的EP2C20F484，该芯片价格便宜，资源丰富，且功耗低。用于图像缓存的外部存储器选用三星公司的K4S641632C，容量1M x 16Bit x 4Banks，最高读写速度133MHz。视频编码单元选用ANALOG DEVICES公司的ADV7179，完成数字视频信号到模拟视频信号的转换，电源模块采用稳压芯片LT3487、LM7805、LM1117-3.3。

图4是该系统的CCD偏执电压输出电路，电源模块采用+7.5V的直流电源输入，CCD+15V和-9V偏执电压由凌特公司的电源LT3487产生，LT3487的输入电压+7.5V，通过调节精密电位器R5、R6可以改变LT3487的输出电压，在本系统的设计中，要求LT3487 的输出为+15V、-9V，+5V的电压由线性电源LM7805提供（LM7805的输入电压+7.5V），+3.3V的电压由线性电源LM1117-3.3提供（LM1117-3.3输入电压+5V），需要注意的是+3.3V的模拟电压和+3.3V的数字电压需要用磁珠隔离，从而避免数字电路中的高频噪声污染模拟电路中的时序信号。

图5是该系统的软件结构图，应用Verilog硬件描述语言，在FPGA内部实现四个功能模块：CCD的时序驱动模块、AD和DA的控制模块、SDRAM的控制模块以及图像处理模块；CCD时序驱动模块通过FPGA内置的锁相环，将输入时钟进行分频作为系统主时钟，控制逻辑单元产生CCD所需要的时序逻辑；AD、DA控制模块利用串行通信，配置模拟前端AD8949、编码芯片ADV7179（DA）的模式寄存器，控制AD、DA的工作方式；SDRAM控制模块负责SDRAM的上电初始化，定期对SDRAM进行自动刷新，将FPGA内部简单的读写信号转换成SDRAM输入端的复杂控制信号；图像处理模块分析、优化图像处理算法，并植入FPGA，实现实时的图像处理。

除了上述以外本发明所属技术领域的普通技术人员也都能理解到，在此说明和图示的具体实施例都可以进一步变动结合。

虽然本发明是就其较佳实施例予以示图说明的，但是熟悉本技术的人都可理解到，在所述权利要求书中所限定的本发明的精神和范围内，还可对本发明作出种种改动和变动。

Claims

1.一种基于FPGA的微小型CCD图像采集与处理系统，其特征在于，包括CCD传感器、A/D转换模块、FPGA控制模块、图像储存模块、视频编码模块、DSP模块、监视器以及电源模块；所述的CCD传感器与A/D转换模块和FPGA控制模块相连，在FPGA控制模块提供的时序驱动下，完成图像的采集以及模拟视频信号的输出；所述A/D转换模块与FPGA控制模块相连，A/D转换模块对输入的模拟视频信号进行放大、抑制干扰、去噪声以及数模转换，输出带外行场同步的数字视频信号给FPGA控制模块；所述的视频编码模块与FPGA控制模块相连，视频编码模块接收FPGA控制模块输出的数字视频信号，并输出标准制式的电视信号；所述的图像储存模块与FPGA控制模块相连，用于视频数据的缓存；所述的监视器与视频编码单元相连；所述的DSP单元与FPGA控制模块相连，系统利用DSP进行视频信号的数据缓冲和图像处理；所述的电源模块为系统各模块工作提供稳定电压。

2.如权利要求1所述的一种基于FPGA的微小型CCD图像采集与处理系统，其特征在于，所述的FPGA内部包括接收端、滤波单元、插值单元、直方图均衡化单元和输出端；所述的接收端接收由A/D转换模块输出的数字视频信号；所述视频信号经过滤波单元、插值单元和直方图均衡化单元，实现有效视频信号提取；所述的输出端与视频编码单元相连，将处理过的视频数据编码成标准的ITU-R BT656视频流输出。

3. 如权利要求1所述的一种基于FPGA的微小型CCD图像采集与处理系统，其特征在于，所述的CCD传感器采用SONY公司的ICX429ALL型黑白CCD；所述的A/D转换模块采用AD9849型号的前端模拟芯片；所述的FPGA控制模块采用EP2C20F484型号的控制器，；所述的视频编码模块采用ADV7179型号的视频编码芯片；所述的图像储存模块选用三星公司的K4S641632C，完成图像的外部缓存；所述的电源模块采用LT3487、LM7805和LM1117-3.3型号的稳压芯片，所述的LT3487芯片电路为ICX429ALL提供工作电源，所述LM7805芯片电路为AD9849提供工作电源，所述的LM1117-3.3为ADV7179提供工作电源。

4. 如权利要求1所述的一种基于FPGA的微小型CCD图像采集与处理系统，其特征在于，所述的FPGA控制模块由CDD时序驱动单元、串行通信单元、图像处理单元以及SDRAM控制单元组成，所述的CDD时序驱动单元与ICX429ALL型黑白CCD相连；所述的串行通信单元同时与AD9849芯片和ADV7179芯片相连；所述的图像处理单元同时与AD9849芯片和2片K4S641632C芯片相连；所述的SDRAM控制单元与2片K4S641632C芯片相连。