CN111752184A - 一种多路振动信号同步采集系统及方法 - Google Patents

Abstract

本发明实施例提供一种多路振动信号同步采集系统，包括包括ARM处理模块、FPGA处理器、模拟滤波放大电路、AD转换电路和光电隔离器；ARM处理模块控制FPGA处理器发送同步采样控制信号至AD转换电路；AD转换电路根据同步采样控制信号对外部振动传感器组中的多路振动信号进行同步采样。AD转换电路还将振动信号采样数据通过光电隔离器反馈至FPGA处理器；FPGA处理器对振动信号采样数据进行数字滤波和时钟校正，大幅提升了振动信号采样数据的采样精度和抗干扰特性，并且实现了多路振动信号采集的超低相位差，提升了信号分析的实时性和一致性，能充分体现振动源特性。

Description

一种多路振动信号同步采集系统及方法

技术领域

本发明实施例涉及嵌入式信号处理领域，尤其涉及一种多路振动信号同步采集系统。

背景技术

振动信号的采集可将发动机振动特征提取采样出来，以便于分析和监测发动机的健康工作状态，多点采样能更丰富的体现发动机整体振动环境，各部件工作特征，能有效检测和预见未充分暴露的问题。振动信号同步采集技术可以广泛应用于电子传感器信号监测，工业健康状态管理等领域。

目前，振动信号的采集系统多是单点采样，现有的振动信号多点采样系统的同步性较差，得到的采样数据不能很好的体现振动源整体特性。

发明内容

本发明实施例提供一种多路振动信号同步采集系统，用以解决现有的振动信号多点采样系统的同步性较差，得到的采样数据不能很好的体现振动源整体特性。

本发明实施例提供一种多路振动信号同步采集系统，包括ARM处理模块、FPGA处理器、模拟滤波放大电路、AD转换电路和光电隔离器；

所述ARM处理模块依次通过FPGA处理器和光电隔离器连接所述AD 转换电路的一端；所述AD转换电路的另一端通过所述模拟滤波放大电路连接外部振动传感器组；

所述ARM处理模块控制FPGA处理器发送同步采样控制信号至AD转换电路；所述AD转换电路用于根据所述同步采样控制信号对外部振动传感器组中的多路振动信号进行同步采样；所述模拟滤波放大电路将多路振动信号进行滤波放大处理后输入AD转换电路；所述AD转换电路还用于将振动信号采样数据通过光电隔离器反馈至FPGA处理器；FPGA处理器对振动信号采样数据进行数字滤波后，将获得的振动信号采样处理数据发送至ARM处理模块。

进一步，多路振动信号同步采集系统还包括上位机，所述上位机与ARM 处理模块通过网络连接；

所述ARM处理模块用于接收并解析上位机下发的控制指令，控制所述 FPGA处理器发送同步采样控制信号至AD转换电路；所述ARM处理模块还用于将振动信号采样处理数据上传至上位机。

进一步，所述振动信号采样数据包括采样时钟，所述AD转换电路还用于将采样时钟通过光电隔离器反馈至FPGA处理器；相应的，所述FPGA处理器，还用于接收所述采样时钟进行时钟校正，得到校正后的同步时钟，并输出同步时钟至所述AD转换电路。

进一步，所述模拟滤波放大电路包括模拟滤波电路和运算放大器，所述外部振动传感器组通过模拟滤波电路和运算放大器连接所述AD转换电路。

进一步，所述ARM处理模块为STM32F407。

进一步，所述FPGA处理器为XC7K160T。

第二方面，本发明实施例提供一种多路振动信号同步采集方法，包括：

ARM处理模块控制FPGA处理器发送同步采样控制信号至AD转换电路；

AD转换电路根据所述同步采样控制信号对外部振动传感器组中的多路振动信号进行同步采样；

所述AD转换电路将振动信号采样数据通过光电隔离器反馈至FPGA处理器；

FPGA处理器对振动信号采样数据进行数字滤波后，将获得的振动信号采样处理数据发送至ARM处理模块。

进一步，在AD转换电路根据所述同步采样控制信号对外部振动传感器组中的多路振动信号进行同步采样时，所述方法还包括：

模拟滤波放大电路将多路振动信号进行滤波放大处理后输入AD转换电路。

进一步，在所述AD转换电路将振动信号采样数据通过光电隔离器反馈至FPGA处理器时，所述方法还包括：

AD转换电路将采样时钟通过光电隔离器反馈至FPGA处理器。

进一步，在AD转换电路将采样时钟通过光电隔离器反馈至FPGA处理器后，所述方法还包括：

FPGA处理器接收所述采样时钟进行时钟校正，得到校正后的同步时钟，并输出同步时钟至所述AD转换电路。

本发明实施例提供的多路振动信号同步采集系统，FPGA处理器对振动信号采样数据进行数字滤波和时钟校正，大幅提升了振动信号采样数据的采样精度和抗干扰特性，并且实现了多路振动信号采集的超低相位差，提升了信号分析的实时性和一致性，能充分体现振动源特性。上位机与ARM处理模块通过网络连接，更便捷的实现多路振动信号采集的远程控制和数据交互。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的多路振动信号同步采集系统的结构示意图；

图2为本发明实施例提供的多路振动信号同步采集系统的原理图；

图3为本发明实施例提供的模拟滤波放大电路的示意图；

图4为本发明实施例提供的AD转换电路的示意图；

图5为本发明实施例提供的多路振动信号同步采集方法的流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

图1为本发明实施例提供的多路振动信号同步采集系统的结构示意图，参照图1，多路振动信号同步采集系统包括包括ARM处理模块、FPGA处理器、模拟滤波放大电路、AD转换电路和光电隔离器。。

所述ARM处理模块依次通过FPGA处理器和光电隔离器连接所述AD 转换电路的一端；所述AD转换电路的另一端通过所述模拟滤波放大电路连接外部振动传感器组。此处，外部振动传感器组包括多个振动传感器。多个振动传感器分别通过模拟滤波放大电路连接AD转换电路。多个振动传感器在图1中用“传感器1”、“传感器2”…“传感器N”来表示。

所述ARM处理模块控制FPGA处理器发送同步采样控制信号至AD转换电路；所述AD转换电路用于根据所述同步采样控制信号对外部振动传感器组中的多路振动信号进行同步采样；所述模拟滤波放大电路将多路振动信号进行滤波放大处理后输入AD转换电路；所述AD转换电路还用于将振动信号采样数据通过光电隔离器反馈至FPGA处理器；FPGA处理器对振动信号采样数据进行数字滤波后，将获得的振动信号采样处理数据发送至ARM处理模块。参照图1，多路振动信号同步采集系统还包括隔离电源，隔离电源与多路振动信号同步采集系统的各部件连接，为各部件供电。

本发明实施例提供的多路振动信号同步采集系统，FPGA处理器对振动信号采样数据进行数字滤波和时钟校正，大幅提升了振动信号采样数据的采样精度和抗干扰特性，并且实现了多路振动信号采集的超低相位差，提升了信号分析的实时性和一致性，能充分体现振动源特性。上位机与ARM处理模块通过网络连接，更便捷的实现多路振动信号采集的远程控制和数据交互。

在上述实施例的基础上，多路振动信号同步采集系统还包括上位机，所述上位机与ARM处理模块通过网络连接。参照图1，ARM处理模块通过Local bus数据总线连接FPGA处理器。

所述ARM处理模块用于接收并解析上位机下发的控制指令，控制所述 FPGA处理器发送同步采样控制信号至AD转换电路；所述ARM处理模块还用于将振动信号采样处理数据上传至上位机。

具体地，上位机包括网络接口和数据分析显示界面，上位机通过网络接口连接ARM处理模块，ARM处理模块接收并解析上位机下发的控制指令，控制所述FPGA处理器发送同步采样控制信号至AD转换电路。并且，ARM 处理模块通过网络将振动信号采样处理数据上传上位机，更便捷的实现多路振动信号采集的远程控制和数据交互。

图2为本发明实施例提供的多路振动信号同步采集系统的原理图，参照图2，多路振动信号同步采集系统工作时，首先，上位机通过网络发送控制指令给ARM处理模块，ARM处理模块接收并解析上位机下发的控制指令，控制所述FPGA处理器发送同步采样控制信号至AD转换电路。然后，AD转换电路根据同步采样控制信号对外部振动传感器组中的多路振动信号进行同步采样，同时，模拟滤波放大电路将多路振动信号进行滤波放大处理后输入 AD转换电路。接着，AD转换电路将振动信号采样数据通过光电隔离器反馈至FPGA处理器。进一步地，FPGA处理器对振动信号采样数据进行数字滤波后，将获得的振动信号采样处理数据发送至ARM处理模块。最后，ARM 处理模块通过网络将振动信号采样处理数据上传上位机。

在上述各实施例的基础上，AD转换电路反馈至FPGA处理器的振动信号采样数据包括采样时钟，AD转换电路还用于将采样时钟通过光电隔离器反馈至FPGA处理器；相应的，所述FPGA处理器，还用于接收所述采样时钟进行时钟校正，得到校正后的同步时钟，并输出同步时钟至AD转换电路。

图3为本发明实施例提供的模拟滤波放大电路的示意图，参照图3，模拟滤波放大电路包括模拟滤波电路和运算放大器。图3中，在一阶RC低通电路的输出端，再加上一个电压跟随器，使之与负载很好隔离开来，就构成一个简单的一阶有源RC低通滤波电路，由于电压跟随器的输入阻抗很高，输出阻抗很低，因此，电压跟随器的负载能力很强。AD_IN0和AD_IN1为2 路模拟输入，AD0和AD1为输出。图中R9和C27组成的RC滤波，后级为放大器跟随电路。滤波放大电路的截止频率为f＝1/2πRC,R9选择1K，C27 选择0.1uF，截止频率为1.59KHz；以满足1～500Hz信号的低通滤波要求。

参照图3，运算放大器选用AD8512BRZ，与运算放大器连接的R159和 R161的阻值大小均选用1K，组成正向放大电路，放大倍数为2倍的VIN，使得输入信号范围从-5V～+5V调整到-10V～+10V，以满足AD采样芯片的输入范围。通过调整运算放大器的增益电阻进行输入增益调节，以满足AD 采样芯片的输入范围。

图4为本发明实施例提供的AD转换电路的示意图，AD转换电路包括 AD采样，AD采样芯片选用ADI公司的ADAS3023，AD采样芯片通过隔离电源供电。

ADAS3023为8路同步采样芯片，如图4所示，其中AD0-AD8为8路模拟输入，输入信号范围为-10V～+10V。AD采样芯片采用SPI串行数据接口，通过如图4所示的SCK1、CNV1、SDO1等引脚与FPGA进行数据交互，可将采样结果上传至FPGA进行数据处理。

本实施例中，外部振动传感器组通过模拟滤波电路和运算放大器连接所述AD转换电路。

在上述各实施例的基础上，所述ARM处理模块为STM32F407。

在上述各实施例的基础上，所述FPGA处理器为XC7K160T。优选的， FPGA外部时钟选用25MHz，通过FPGA处理器内部锁相环IP核能够满足 AD转换电路的时钟控制。参照图1，FPGA处理器接收AD转换电路反馈的采样时钟进行时钟校正，得到校正后的同步时钟，并输出同步时钟至AD转换电路，能够满足多路AD高精度同步采样。FPGA自带滤波IP核，能够将AD转换电路反馈的振动信号采样数据进行数字滤波。

FPGA处理器还包括FIR滤波器，FPGA处理器自带的IP核为FIR滤波器的设计带来了方便，利用Matlab生成FIR滤波器的系数，再将该系数导入 IP核中，便能定制自己的FIR滤波器。FPGA处理器除了能设计单路滤波器外还能设计多路滤波器。例如，用Matlab的FilterDesign&Analysis Tool生成FIR滤波器的系数，设计采样频率为100KHz，通带频率3KHz，阻带频率5KHz，99阶FIR低通滤波器。

作为一个可选的实施方式，FPGA处理器对振动信号采样数据的处理过程包括：首先通过中值滤波算法对振动信号采样数据进行平滑处理。中值滤波算法可以包括以下步骤：AD转换电路对振动传感器组中的多个振动传感器同步采集了9次振动信号，将每一振动传感器的9次采样数据由小到大排序后，取9次采样数据的中间值作为采样值。FPGA处理器对振动信号采样数据采用中值滤波算法处理后。接着，通过FIR滤波器将通过上述中值滤波算法得到采样值进行数字滤波，得到振动信号采样处理数据。

图5为本发明实施例提供的多路振动信号同步采集方法的流程图，参照图5，该方法包括：

步骤501，ARM处理模块控制FPGA处理器发送同步采样控制信号至 AD转换电路；

步骤502，AD转换电路根据所述同步采样控制信号对外部振动传感器组中的多路振动信号进行同步采样；

步骤503，所述AD转换电路将振动信号采样数据通过光电隔离器反馈至 FPGA处理器；

步骤504，FPGA处理器对振动信号采样数据进行数字滤波后，将获得的振动信号采样处理数据发送至ARM处理模块。

在上述各实施例的基础上，在AD转换电路根据所述同步采样控制信号对外部振动传感器组中的多路振动信号进行同步采样时，所述方法还包括：

模拟滤波放大电路将多路振动信号进行滤波放大处理后输入AD转换电路。

在上述各实施例的基础上，在所述AD转换电路将振动信号采样数据通过光电隔离器反馈至FPGA处理器时，所述方法还包括：

AD转换电路将采样时钟通过光电隔离器反馈至FPGA处理器。

在上述各实施例的基础上，在AD转换电路将采样时钟通过光电隔离器反馈至FPGA处理器后，所述方法还包括：

FPGA处理器接收所述采样时钟进行时钟校正，得到校正后的同步时钟，并输出同步时钟至所述AD转换电路。

本发明实施例提供的多路振动信号同步采集方法，FPGA处理器对振动信号采样数据进行数字滤波和时钟校正，大幅提升了振动信号采样数据的采样精度和抗干扰特性，并且实现了多路振动信号采集的超低相位差，提升了信号分析的实时性和一致性，能充分体现振动源特性。上位机与ARM处理模块通过网络连接，更便捷的实现多路振动信号采集的远程控制和数据交互。

需要说明的是，在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

以上所描述的系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种多路振动信号同步采集系统，其特征在于，包括ARM处理模块、FPGA处理器、模拟滤波放大电路、AD转换电路和光电隔离器；

所述ARM处理模块依次通过FPGA处理器和光电隔离器连接所述AD转换电路的一端；所述AD转换电路的另一端通过所述模拟滤波放大电路连接外部振动传感器组；

所述ARM处理模块控制FPGA处理器发送同步采样控制信号至AD转换电路；所述AD转换电路用于根据所述同步采样控制信号对外部振动传感器组中的多路振动信号进行同步采样；所述模拟滤波放大电路将多路振动信号进行滤波放大处理后输入AD转换电路；所述AD转换电路还用于将振动信号采样数据通过光电隔离器反馈至FPGA处理器；FPGA处理器对振动信号采样数据进行数字滤波后，将获得的振动信号采样处理数据发送至ARM处理模块。

2.根据权利要求1所述的多路振动信号同步采集系统，其特征在于，还包括上位机，所述上位机与ARM处理模块通过网络连接；

所述ARM处理模块用于接收并解析上位机下发的控制指令，控制所述FPGA处理器发送同步采样控制信号至AD转换电路；所述ARM处理模块还用于将振动信号采样处理数据上传至上位机。

3.根据权利要求1所述的多路振动信号同步采集系统，其特征在于，所述振动信号采样数据包括采样时钟；所述AD转换电路还用于将采样时钟通过光电隔离器反馈至FPGA处理器；

相应的，所述FPGA处理器，还用于接收所述采样时钟进行时钟校正，得到校正后的同步时钟，并输出同步时钟至所述AD转换电路。

4.根据权利要求1所述的多路振动信号同步采集系统，其特征在于，所述模拟滤波放大电路包括模拟滤波电路和运算放大器，所述外部振动传感器组通过模拟滤波电路和运算放大器连接所述AD转换电路。

5.根据权利要求1所述的多路振动信号同步采集系统，其特征在于，所述ARM处理模块为STM32F407。

6.根据权利要求1所述的多路振动信号同步采集系统，其特征在于，所述FPGA处理器为XC7K160T。

7.一种根据权利要求1～6任一项所述多路振动信号同步采集系统的多路振动信号同步采集方法，其特征在于，包括：

ARM处理模块控制FPGA处理器发送同步采样控制信号至AD转换电路；

AD转换电路根据所述同步采样控制信号对外部振动传感器组中的多路振动信号进行同步采样；

所述AD转换电路将振动信号采样数据通过光电隔离器反馈至FPGA处理器；

FPGA处理器对振动信号采样数据进行数字滤波后，将获得的振动信号采样处理数据发送至ARM处理模块。

8.根据权利要求7所述的多路振动信号同步采集方法，其特征在于，在AD转换电路根据所述同步采样控制信号对外部振动传感器组中的多路振动信号进行同步采样时，所述方法还包括：

模拟滤波放大电路将多路振动信号进行滤波放大处理后输入AD转换电路。

9.根据权利要求7所述的多路振动信号同步采集方法，其特征在于，在所述AD转换电路将振动信号采样数据通过光电隔离器反馈至FPGA处理器时，所述方法还包括：

AD转换电路将采样时钟通过光电隔离器反馈至FPGA处理器。

10.根据权利要求7所述的多路振动信号同步采集方法，其特征在于，在AD转换电路将采样时钟通过光电隔离器反馈至FPGA处理器后，所述方法还包括：

FPGA处理器接收所述采样时钟进行时钟校正，得到校正后的同步时钟，并输出同步时钟至所述AD转换电路。

Images