KR20000008735A - 게이트 산화막의 형성페일을 최소화하기 위한트랜치 형성방법 - Google Patents
게이트 산화막의 형성페일을 최소화하기 위한트랜치 형성방법 Download PDFInfo
- Publication number
- KR20000008735A KR20000008735A KR1019980028686A KR19980028686A KR20000008735A KR 20000008735 A KR20000008735 A KR 20000008735A KR 1019980028686 A KR1019980028686 A KR 1019980028686A KR 19980028686 A KR19980028686 A KR 19980028686A KR 20000008735 A KR20000008735 A KR 20000008735A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- gate oxide
- formation
- forming
- polymer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
게이트 산화막의 형성페일을 최소화하기 위한 트랜치 형성방법은, 기판의 패드산화막상에 차례로 질화막 및 포토레지스막을 도포하는 단계와, 트랜치가 형성될 부위에 놓여진 상기 포토레지스트막을 사진현상공정으로 제거하고 노출된 하부의 질화막을 이방성 식각하는 단계와, 후속의 게이트 산화막의 형성페일이 최소화되도록 탑 라운드 프로파일을 형성하기 위해 상기 이방성 식각시에 형성된 폴리머를 브레이크 스루우 공정으로 일부 제거하고 상기 기판을 이방성 식각하여 트랜치를 형성하는 단계를 가진다.
Description
본 발명은 반도체 소자의 제조분야에 관한 것으로, 특히 게이트 산화막의 형성페일을 최소화하기 위한 트랜치 형성방법에 관한 것이다.
통상적으로, 포토레지스트 막과 질화막을 이용하여 반도체 기판에 트랜치를 형성하고 여기에 절연물질을 채워 소자들간을 분리하는 방법이 알려져 있다. 이러한 트랜치 절연방법은 디자인 룰의 감소에 따라 소자분리 특성강화의 목적으로 널리 사용되고 있다.
종래의 기술에 따른 트랜치 형성공정은 패드 산화막과 실리콘 기판의 경계면에 라운드 프로파일이 형성되지 못하는 문제점이 있다. 라운드 프로파일이 형성되지 못하고 뾰족한 턱이 생김에 따라, 후속의 게이트 산화막 데포지션시 원하는 양 만큼의 산화막 성장이 이루어지지 않아 게이트 산화막 페일이 발생된다. 따라서, 이러한 종래의 프로파일을 개선하여 라운드 프로파일을 형성할 수 있게 하는 트랜치 형성방법이 요망되는 실정이다.
따라서, 본 발명의 목적은 게이트 산화막의 형성페일을 최소화하기 위한 트랜치 형성방법을 제공함에 있다.
본 발명의 다른 목적은 개선된 탑 라운드 프로파일을 구현하는 트랜치 에치 방법을 제공함에 있다.
본 발명의 또 다른 목적은 반도체 소자의 제조시 게이트 산화막의 형성페일을 최소화하여 소자의 퍼포먼스를 개선하는 트랜치 형성방법을 제공함에 있다.
상기한 목적을 달성하기 위하여, 본 발명의 방법은, 기판의 패드산화막상에 차례로 질화막 및 포토레지스막을 도포하는 단계와, 트랜치가 형성될 부위에 놓여진 상기 포토레지스트막을 사진현상공정으로 제거하고 노출된 하부의 질화막을 이방성 식각하는 단계와, 후속의 게이트 산화막의 형성페일이 최소화되도록 탑 라운드 프로파일을 형성하기 위해 상기 이방성 식각시에 형성된 폴리머를 브레이크 스루우 공정으로 일부 제거하고 상기 기판을 이방성 식각하여 트랜치를 형성하는 단계를 가짐을 특징으로 한다.
본 발명의 타의 목적 및 이점은 첨부도면과 함께 설명되는 하기 설명에 의해 명확하게 나타날 것이다.
도 1은 트랜치 에치전 소자의 단면도
도 2 내지 도 4는 본 발명의 공정 실시예들에 따라 형성된 트랜치의 단면도
이하에서, 게이트 산화막의 형성페일을 최소화하기 위한 트랜치 형성방법에 대한 본 발명의 바람직한 실시예가 상세히 설명된다.
먼저, 본 발명에서 게이트 산화막 페일을 해결하기 위하여, 탑 라운드 프로파일의 형성을 행한다. 이러한 형성을 위해서는 트랜치 에치전 상부막질인 질화막 에치과정에서 발생된 도 1의 사이드 월 폴리머 8에 대한 적정량의 제거에 달려있다. 도 1은 트랜치 에치전의 구조이다. 도 1에서, 실리콘 기판 2의 패드산화막 3상에 차례로 질화막 4 및 포토레지스막 6을 도포하고 나서, 트랜치가 형성될 부위에 놓여진 상기 포토레지스트막 6을 사진현상공정으로 제거하고 노출된 하부의 질화막 6을 이방성 식각하면, 폴리머 8이 형성된다. 따라서, 후속의 게이트 산화막의 형성페일이 최소화되도록 탑 라운드 프로파일을 형성하기 위해 상기 이방성 식각시에 형성된 폴리머 8를 브레이크 스루우 공정으로 일부 제거하고 상기 기판 2을 이방성 식각하여 트랜치를 형성하여야 한다. 도 1을 참조하면 질화막 에치과정에서 발생된 CFx계열의 폴리머는 사이드 월에 데포지션되어 있으며 탑 라운드 프로파일의 형성지역에도 쌓여있음을 알 수 있다.
본 발명에서는 후속공정인 실리콘 에치시 그 위의 자연산화막을 제거하기 위한 BT(Break Through)공정스텝이 첨가되어 있는데, 여기서는 CF4가스를 포함한 로우 압력, 하이파워 공정으로 이루어져 있다. 더욱이 이러한 조건은 폴리머의 제거효과도 어느정도 있어 이를 이용하여 탑 라운드 프로파일을 형성하는 것이다.
도 2 내지 도 4는 본 발명의 공정 실시예들에 따라 형성된 트랜치의 단면도로서, 도 2,3,4는 각기 5분, 30분, 50분의 BT(Break Through)공정스텝을 수행하고 트랜치를 형성한 결과를 보인 단면도이다. 도 3에서 탑 라운드 B 프로파일 형성이 보여진다. 도 2의 경우 턱 A의 발생은 확인되나 라운드화 되지 못하고 뾰쪽하게 남아 있으며 도 4의 경우는 서브 실리콘위에 형성된 폴리머의 과도한 제거로 턱의 발생이 되지 않았을 뿐만 아니라 오히려 버티컬한 프로파일 C의 모습을 보여주었다.
본 발명에서는 트랜치 에치전 발생된 폴리머를 상기한 BT스텝에 의하여 적당한 양만큼 제거함으로써 탑 라운드 프로파일을 형성하였으며, 이에 사용된 설비와 조건은 다음과 같다.
즉, 설비는 AMT사 MERIE타입의 P5000이고,조건은 30mT/400W/90CF4/OG/30"이다.
전술된 바와 같이 본 발명의 실시예는 도면을 참조하여 예를들어 설명되었지만, 사안이 허용하는 범위에서 다양한 변화와 변경이 가능함은 물론이다.
상기한 본 발명에 따르면, 반도체 소자의 제조시 게이트 산화막의 형성페일을 최소화하여 소자의 퍼포먼스를 개선하는 이점이 있다.
Claims (2)
- 반도체 기판에 트랜치를 형성하는 방법에 있어서,상기 기판의 패드산화막상에 차례로 질화막 및 포토레지스막을 도포하는 단계와, 트랜치가 형성될 부위에 놓여진 상기 포토레지스트막을 사진현상공정으로 제거하고 노출된 하부의 질화막을 이방성 식각하는 단계와, 후속의 게이트 산화막의 형성페일이 최소화되도록 탑 라운드 프로파일을 형성하기 위해 상기 이방성 식각시에 형성된 폴리머를 브레이크 스루우 공정으로 일부 제거하고 상기 기판을 이방성 식각하여 트랜치를 형성하는 단계를 가짐을 특징으로 하는 방법
- 제1항에 있어서, 상기 브레이크 스루우 공정은 약 30분 정도로 수행됨을 특징으로 하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980028686A KR20000008735A (ko) | 1998-07-15 | 1998-07-15 | 게이트 산화막의 형성페일을 최소화하기 위한트랜치 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980028686A KR20000008735A (ko) | 1998-07-15 | 1998-07-15 | 게이트 산화막의 형성페일을 최소화하기 위한트랜치 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000008735A true KR20000008735A (ko) | 2000-02-15 |
Family
ID=19544352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980028686A KR20000008735A (ko) | 1998-07-15 | 1998-07-15 | 게이트 산화막의 형성페일을 최소화하기 위한트랜치 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000008735A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795151B2 (en) | 2006-01-31 | 2010-09-14 | Samsung Electronics Co., Ltd. | Methods of forming a trench having side surfaces including a uniform slope |
| US10619861B2 (en) | 2016-09-09 | 2020-04-14 | Samsung Electronics Co., Ltd. | Cooking device and method for preventing cooking device from overheating |
-
1998
- 1998-07-15 KR KR1019980028686A patent/KR20000008735A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795151B2 (en) | 2006-01-31 | 2010-09-14 | Samsung Electronics Co., Ltd. | Methods of forming a trench having side surfaces including a uniform slope |
| US10619861B2 (en) | 2016-09-09 | 2020-04-14 | Samsung Electronics Co., Ltd. | Cooking device and method for preventing cooking device from overheating |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100386946B1 (ko) | 트렌치 소자 분리형 반도체 장치의 형성방법 | |
| KR0161430B1 (ko) | 스페이서를 이용한 트렌치 형성방법 | |
| KR100403627B1 (ko) | 트랜치 소자분리 방법 | |
| KR20000008735A (ko) | 게이트 산화막의 형성페일을 최소화하기 위한트랜치 형성방법 | |
| KR100842508B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100365741B1 (ko) | 반도체장치제조방법 | |
| KR20040055346A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR0165453B1 (ko) | Y자형 트랜치를 이용한 반도체 소자의 분리 방법 | |
| KR100324933B1 (ko) | 반도체 소자의 자기정합 콘택홀 형성방법 | |
| KR19990055775A (ko) | 트랜치를 이용한 반도체 소자의 소자분리 방법 | |
| KR100278883B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR0161878B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| EP1348233A1 (en) | Method of dry etching an antireflection coating in semiconductor devices | |
| KR19980060855A (ko) | 반도체의 소자의 소자분리 방법 | |
| KR100548513B1 (ko) | 에스티아이 공정을 개선하기 위한 리버스 에치백 방법 | |
| KR100639198B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR100353403B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100451319B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR960015595B1 (ko) | 반도체 장치의 소자격리 방법 | |
| KR20010082901A (ko) | 반도체소자의 격리막 형성방법 | |
| KR100603590B1 (ko) | 반도체 소자의 전하저장전극용 콘택 플러그 형성방법 | |
| KR100561513B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리 방법 | |
| KR100695438B1 (ko) | 반도체 소자의 제조방법 | |
| CN112531027A (zh) | 半导体结构及其形成方法 | |
| KR20040039018A (ko) | 반도체소자의 소자분리막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |