KR20000001912A - 반도체 장치의 백금막 식각방법 - Google Patents

반도체 장치의 백금막 식각방법 Download PDF

Info

Publication number
KR20000001912A
KR20000001912A KR1019980022389A KR19980022389A KR20000001912A KR 20000001912 A KR20000001912 A KR 20000001912A KR 1019980022389 A KR1019980022389 A KR 1019980022389A KR 19980022389 A KR19980022389 A KR 19980022389A KR 20000001912 A KR20000001912 A KR 20000001912A
Authority
KR
South Korea
Prior art keywords
etching
gas
film
platinum
platinum film
Prior art date
Application number
KR1019980022389A
Other languages
English (en)
Other versions
KR100546275B1 (ko
Inventor
김현우
주병선
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980022389A priority Critical patent/KR100546275B1/ko
Publication of KR20000001912A publication Critical patent/KR20000001912A/ko
Application granted granted Critical
Publication of KR100546275B1 publication Critical patent/KR100546275B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 반도체 장치의 백금막 식각 방법은, 하지막이 형성된 반도체 기판 상에 백금막을 형성하는 단계와, 백금막의 일정 영역이 노출되도록 하는 마스크막 패턴을 형성하는 단계, 및 식각 마스크로서 마스크막 패턴을 사용하고, 식각 가스로서 SO2/O2가스를 이용한 반응성 이온 식각법을 사용하여 백금막의 노출 부분을 식각하는 단계를 포함한다.

Description

반도체 장치의 백금막 식각 방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 상세하게는 반도체 장치의 전극으로 사용되는 백금막의 식각 방법에 관한 것이다.
반도체 메모리 소자의 고집적화 추세에 따라 디램(DRAM; Dynamic Random Access Memory)과 같은 소자에서는 적은 면적을 차지하면서도 높은 커패시턴스를 보유할 수 있는 커패시터에 대한 필요성이 증대되고 있다. 현재 이와 같은 필요성을 충족시키기 위해서 높은 유전율을 갖는 물질들을 커패시터의 유전체로 사용하고 있는 추세이다. 이와 같이 높은 유전율을 갖는 물질들 중에서 (BaSr)TiO3(이하 BST)를 유전체 물질로 사용하는 경우에, 커패시터의 전극으로는 산화에 대하여 내성이 강한 특성을 갖는 백금(Pt), 이리듐(Ir), 산화이리듐(IrO2) 등과 같은 물질들을 사용한다. 이 중에서 백금막을 커패시터의 전극으로 사용하는 경우에, 백금의 비반응성으로 인하여 화학 반응을 이용한 식각이 어렵다는 단점이 있다. 따라서, 백금막의 식각 방법으로 물리적인 스퍼터링법이 주로 사용된다. 이 경우에 일반적으로 식각마스크로 사용되는 포토레지스트 패턴과의 선택비가 좋지 않으므로, 포토레지스트 패턴 대신에 하드 마스크(hard mask)인 산화막 패턴을 사용한다. 그리고 하드 마스크인 산화막과 백금막 사이의 접착력을 증대시키기 위해 그 중간에 Ti막을 삽입한 후에 반응성 이온 식각(Reactive Ion Etching; 이하 RIE) 방식을 이용하여 식각을 수행한다. 이때 백금막의 식각은 O2/HBr 가스를 사용하여 수행한다.
그런데, 이와 같은 종래의 백금막 식각 방법은 식각 경사도가 완만해지는데, 그 이유로는 백금과 O2/HBr 가스가 화학적으로 반응하지 않기 때문이다. 이와 같이 식각 경사도가 완만해지면 커패시터 전극의 표면적이 축소되고, 이로 인하여 유전체막이 형성되는 공간을 축소시켜서 전체적인 커패시턴스가 감소된다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 창출된 것으로서, 백금과의 화학 반응을 일으키는 가스를 사용하여 백금막의 식각 경사도를 향상시키는 반도체 장치의 백금막 식각 방법을 제공하는데 그 목적이 있다.
도 1 내지 도 4는 본 발명에 따른 반도체 장치의 백금막 식각 방법을 단계별 공정에 따라 나타내 보인 단면도들이다.
도 5 내지 도 8은 식각 가스 중 산소의 함량에 따른 식각 경사도를 나타내 보인 SEM 사진들이다.
<도면의 주요 부분에 대한 부호의 설명>
100...반도체 기판 110...제1 절연막
120...폴리실리콘 플러그 130...장벽층
140...백금막 150...접착층
160...마스크막 패턴
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 장치의 백금막 식각 방법은, (가) 하지막이 형성된 반도체 기판 상에 백금막을 형성하는 단계; (나) 상기 백금막의 일정 영역이 노출되도록 하는 마스크막 패턴을 형성하는 단계; 및 (다) 식각 마스크로서 상기 마스크막 패턴을 사용하고, 식각 가스로서 SO2/O2가스를 이용한 반응성 이온 식각법을 사용하여 상기 백금막의 노출 부분을 식각하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 마스크막 패턴으로서 적어도 하나의 산화막 패턴을 사용하며, 이 경우에 상기 산화막 패턴과 상기 백금막 사이에 접착층을 형성하는 단계를 더 포함한다.
바람직하게는, 상기 접착층은 Ti 또는 Ti를 포함하는 화합물로 이루어진 군에서 선택된 하나의 물질을 사용하여 형성한다.
바람직하게는, 상기 SO2/O2가스에서 O2가스의 SO2가스에 대한 상대량은 0.3 이상 0.5 미만이 되도록 한다.
이하, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1 내지 도 4는 본 발명에 따른 반도체 장치의 백금막 식각 방법을 단계별 공정에 따라 나타내 보인 단면도이다.
먼저, 도 1을 참조하면 트랜지스터나 비트 라인 등의 하부 구조가 형성된 반도체 기판(100) 상에 하지막(Underlayer)(110, 120)를 형성한다. 하지막은 반도체 기판(100)에 층간 절연막(110)을 적층하고 패터닝하여 콘택 홀을 형성한 후, 상기 콘택 홀 내부를 폴리실리콘으로 구성된 플러그(plug; 120)로 매립한 막을 의미한다. 반도체 기판(100) 상에 하지막(110, 120)을 형성한 후에는, 하지막(110, 120) 상에 장벽층(130)을 적층한다. 이 장벽층(130)은 폴리실리콘 플러그(120)와 하부 전극용 백금막 사이의 상호확산(interdffusion)으로 인한 커패시터의 성능 저하를 방지하기 위한 것이다. 일반적으로, 폴리실리콘 플러그(120)와 백금막(140) 사이의 장벽층(130)으로서 두께가 약 300Å 내지 500Å인 TiN막 또는 TiN을 포함하는 복합막을 사용한다. 다음에, 장벽층(130) 상에 백금막(140)을 형성한다. 형성 방법으로는 화학 기상 증착(Chemical Vapour Deposition)법 또는 스퍼터링법 등을 사용한다.
다음에, 도 2에 도시된 바와 같이, 백금막(140)의 일정 영역이 노출되도록 하는 접착층(150) 패턴 및 마스크막 패턴(160)을 순차적으로 형성한다. 이를 위하여, 먼저 백금막(140) 상에 접착층(150) 및 마스크막(160)을 순차적으로 적층한다. 다음에, 마스크막(160) 및 접착층(150)을 패터닝하여 접착층(150) 패턴 및 마스크막 패턴(160)을 형성한다. 접착층(150)은 백금막(140)과 마스크막 패턴(160) 사이의 접착력을 증가시키기 위한 것이다. 마스크막(160)으로는 적어도 하나의 산화막을 사용한다. 마스크막(160)으로서 산화막을 사용하는 경우, 접착층(150)으로는 Ti 또는 Ti를 포함하는 화합물로 이루어진 군에서 선택된 하나의 물질을 사용하여 형성한다. 접착층(150)으로서 Ti막을 사용하는 경우에, 그 패터닝은 RIE법을 사용하여 수행하며, 이때 식각 가스로서는 Ar/Cl2를 사용한다.
다음에, 도 3에 도시된 바와 같이, 마스크막 패턴(160)을 마스크로 하여 백금막(140)의 노출 부분을 식각한다. 식각 방법으로는 SO2/O2가스를 식각 가스로 사용한 자기장을 이용한 RIE법을 사용한다. 즉, 자기장을 이용한 RIE 식각 장치로 두 개의 RF(Radio Frequency) 전력이 공급되도록 한 후에 백금막(140)을 식각한다. 백금막(140)의 식각은 백금이 비반응성 물질이기 때문에 주로 물리적인 이온 스퍼터링에 의해 행해지는데, 두 개의 RF 전력은 백금막을 식각시키는 에천트(etchant)인 전자, 이온 및 레디컬의 이온 포격(ion bombardment) 에너지를 고에너지 상태로 반도체 기판 근방에 집중시키는 중요한 역할을 한다. 따라서, 높은 에너지를 갖고 반도체 기판 표면에 이온 포격(Ion bombardment)된 에천트는 최상부에 있는 마스크막 패턴(160)의 가장자리에 소실(erosion)을 야기시키면서 백금막(140)의 식각 경사도가 다소 떨어지게 한다. 이를 방지하기 위하여, 식각 가스로서 SO2/O2가스를 사용한다. 즉, 백금막(140)을 식각할 때, 식각 가스의 황산(S) 성분이 백금과 화학적 반응을 일으켜 PtS 계통의 화합물을 형성하므로 백금막(140)의 식각 경사도가 급격해진다. 식각 가스인 O2가스의 SO2가스에 대한 상대량은 0.3 이상 0.5 미만이 되도록 한다.
다음에, 도 4에 도시된 바와 같이, 마스크막 패턴(160) 및 접착층 패턴(150)을 순차적으로 제거한다.
도 5 내지 도 8은 백금막(140)의 식각 가스로 사용된 SO2/O2가스의 상대량을 달리 하여 그 식각 경사도를 측정한 SEM(Scanning Electron Microscope) 사진이다. 도 5는 O2가스와 SO2가스의 비를 8:2로 한 경우를, 도 6은 O2가스와 SO2가스의 비를 6:4로 한 경우를, 도 7은 O2가스와 SO2가스의 비를 4:6으로 한 경우를, 그리고 도 8은 O2가스와 SO2가스의 비를 2:8로 한 경우를 각각 나타낸다. 각 경우에 있어서, 동일한 시간동안 식각을 수행하였고, 그 결과 측정된 백금막(140)의 식각 경사도와 마스크막 패턴(160)의 잔류 두께를 아래의 표 1에 나타내 보였다. 마스크막 패턴(160)으로는 산화막 패턴을 사용하였으며, 그 초기 두께는 3000Å이었다.
O2가스와 SO2가스의 비 8:2 6:4 4:6 2:8
백금막의 식각 경사도 67° 73° 78° 71°
마스크막 패턴의 잔류 두께 1926Å 1622Å 1672Å 2132Å
표 1에서 알 수 있듯이, O2가스의 SO2가스에 대한 상대비가 6:4 또는 4:6인 경우에 백금막(140)의 식각 경사도가 증가한다. 그리고, 마스크막 패턴(160)의 잔류 두께도 O2가스의 SO2가스에 대한 상대비가 6:4 또는 4:6인 경우에도 큰 문제가 생기지 않는다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 장치의 백금막 식각 방법에 의하면, 식각 가스로서 SO2/O2가스를 사용함으로써 백금막(140)의 식각 경사도가 증가하고, 이로 인하여 커패시터 전극의 표면적이 넓어지고, 따라서 유전체막이 형성되는 공간을 확대시켜서 전체적인 커패시턴스가 증가된다.

Claims (5)

  1. (가) 하지막이 형성된 반도체 기판의 상기 하지막 상에 백금막을 형성하는 단계;
    (나) 상기 백금막의 일정 영역이 노출되도록 하는 마스크막 패턴을 형성하는 단계; 및
    (다) 식각 마스크로서 상기 마스크막 패턴을 사용하고, 식각 가스로서 O2/SO2가스를 이용한 반응성 이온 식각법을 사용하여 상기 백금막의 노출 부분을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 백금막 식각 방법.
  2. 제1항에 있어서,
    상기 마스크막 패턴으로서 적어도 하나의 산화막 패턴을 사용하는 것을 특징으로 하는 반도체 장치의 백금막 식각 방법.
  3. 제2항에 있어서,
    상기 산화막 패턴과 상기 백금막 사이에 접착층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 백금막 식각 방법.
  4. 제3항에 있어서,
    상기 접착층은 Ti 또는 Ti를 포함하는 화합물로 이루어진 군에서 선택된 하나의 물질을 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 백금막 식각 방법.
  5. 제1항에 있어서,
    상기 SO2/O2가스에서 O2가스의 SO2가스에 대한 상대량은 0.3 이상 0.5 미만인 것을 특징으로 하는 반도체 장치의 백금막 식각 방법.
KR1019980022389A 1998-06-15 1998-06-15 반도체 장치의 백금막 식각방법 KR100546275B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980022389A KR100546275B1 (ko) 1998-06-15 1998-06-15 반도체 장치의 백금막 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980022389A KR100546275B1 (ko) 1998-06-15 1998-06-15 반도체 장치의 백금막 식각방법

Publications (2)

Publication Number Publication Date
KR20000001912A true KR20000001912A (ko) 2000-01-15
KR100546275B1 KR100546275B1 (ko) 2006-04-21

Family

ID=19539539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980022389A KR100546275B1 (ko) 1998-06-15 1998-06-15 반도체 장치의 백금막 식각방법

Country Status (1)

Country Link
KR (1) KR100546275B1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3414013B2 (ja) * 1993-12-28 2003-06-09 松下電器産業株式会社 半導体装置の製造方法
JP3122579B2 (ja) * 1994-07-27 2001-01-09 シャープ株式会社 Ｐｔ膜のエッチング方法
JPH098002A (ja) * 1995-06-21 1997-01-10 Hitachi Ltd ドライエッチング方法
JPH0963988A (ja) * 1995-08-23 1997-03-07 Mitsubishi Electric Corp 高融点金属含有膜のエッチング方法並びにそれを用いた半導体装置およびその製造方法
KR100224660B1 (ko) * 1996-06-17 1999-10-15 윤종용 백금-폴리실리콘 게이트 형성방법
KR100269298B1 (ko) * 1997-06-09 2000-10-16 윤종용 반도체장치의백금막식각방법
EP0865079A3 (en) * 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
JPH11145112A (ja) * 1997-11-07 1999-05-28 Nec Corp パターニング方法

Also Published As

Publication number Publication date
KR100546275B1 (ko) 2006-04-21

Similar Documents

Publication Publication Date Title
US6338994B1 (en) Semiconductor device and method of fabricating thereof
US6432767B2 (en) Method of fabricating semiconductor device
JP3729632B2 (ja) 半導体装置の白金膜蝕刻方法
KR970072410A (ko) 반도체 소자의 커패시터 구조 및 제조 방법
JP3990542B2 (ja) 半導体素子の製造法
KR100319879B1 (ko) 백금족금속막식각방법을이용한커패시터의하부전극형성방법
US6054391A (en) Method for etching a platinum layer in a semiconductor device
US6753133B2 (en) Method and manufacturing a semiconductor device having a ruthenium or a ruthenium oxide
JPH08222712A (ja) キャパシタおよびその製造方法
KR100546275B1 (ko) 반도체 장치의 백금막 식각방법
KR100474589B1 (ko) 캐패시터제조방법
KR100269298B1 (ko) 반도체장치의백금막식각방법
JP2000196032A (ja) キャパシタの製造方法及びキャパシタ
KR100255660B1 (ko) 이리듐막의 식각 방법
KR100353807B1 (ko) 고유전체 캐패시터의 하부전극 형성방법
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100223831B1 (ko) 커패시터의 제조 방법
KR20020000349A (ko) 반도체소자의 캐패시터 형성방법
KR100189969B1 (ko) 반도체 장치의 커패시터 제조방법
KR20000025529A (ko) 마스크 디멘션 변경에 의한 백금 식각 방법
KR20020006364A (ko) 이중 식각 마스크막을 이용한 반도체 소자의 고유전체커패시터 제조방법
KR100365757B1 (ko) 상감기법을 이용한 캐패시터 전극 형성 방법
KR100641923B1 (ko) 반도체소자의 캐패시터 형성방법
KR100468698B1 (ko) 강유전체막용식각가스및이를이용한강유전체커패시터의제조방법
KR20000038807A (ko) 반도체소자의 루테늄 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100114

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee