KR19990088390A - 실리콘온실리콘멀티칩모듈패키지 - Google Patents

실리콘온실리콘멀티칩모듈패키지 Download PDF

Info

Publication number
KR19990088390A
KR19990088390A KR1019990017991A KR19990017991A KR19990088390A KR 19990088390 A KR19990088390 A KR 19990088390A KR 1019990017991 A KR1019990017991 A KR 1019990017991A KR 19990017991 A KR19990017991 A KR 19990017991A KR 19990088390 A KR19990088390 A KR 19990088390A
Authority
KR
South Korea
Prior art keywords
silicon
printed circuit
circuit board
array
interconnect
Prior art date
Application number
KR1019990017991A
Other languages
English (en)
Inventor
데가니이논
듀더라토마스릭손
타이킹리엔
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR19990088390A publication Critical patent/KR19990088390A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

실리콘-온-실리콘 멀티칩 모듈의 상호 접속 조립이 기재되어 있다. 실리콘-온-실리콘 MCM은 실리콘의 CTE와 필수적으로 조화되는 열팽창 계수(CTE)를 갖는 에폭시/유리 적층판들에 장착된다. 양호한 실시예에서 상기 조립은 카드 에지 접속기들이 있는, 즉 고정된 납땜의 레벨간 상호 접속이 없는 PC 카드이므로, 상기 카드를 포함하는 에폭시 적층판의 CTE는 머더 보드와의 잠재적 부조화와 무관하게 수정될 수 있다.

Description

실리콘 온 실리콘 멀티칩 모듈 패키지{Packaging silicon on silicon multichip modules}
본 발명은 멀티-칩-모듈(MCM) 조립에 있어서 실리콘 상호 접속 기판들을 패키징하는 기술에 관한 것이다.
고급의 상호 접속 조립에 있어서 실리콘-온-실리콘을 이용하는 것은 실리콘 칩의 열팽창 계수 및 실리콘 상호 접속 기판 사이의 조화에 의해 이루어진 거의 최적의 열역학적 설계에 부분적으로 기인하여 점차 흥미로와 진다. 초고밀도를 제공하는 실리콘-온-실리콘 패키지 시점에서의 기술적 수준에 있어서, 실리콘-온-실리콘 MCM은 중간 상호 접속 기판에 부착되고, 중간 보드의 크기 조차도 이러한 선택을 엄청난 비용이 들게 한다. 그러므로 멀티보드 조립품에 있어서 상호 접속 보드 및 머더 보드는 통상적으로 에폭시/유리 적층판들이다. 통상적인 폴리머 적층판들은 열역학적으로 실리콘-온-실리콘 상호 접속 조립품에 잘 맞지 않는다. FR-4의 CTE는 매우 폭넓게 사용된 에폭시 인쇄 회로 기판(PWB) 재료는 대략 16ppm/℃이다. 실리콘의 CTE는 2.6ppm/℃이다.
실리콘-온-실리콘 조립품 및 중간 보드간의 열적 부조화를 줄이기 위한 접근 방법은 실리콘의 CTE와 조화되는 플라스틱 재료의 중간 보드를 구성하는 것이다. 그러나 이러한 접근법의 단점은 중간 보드 및 종래의 머더 보드간의 부조화가 양호하지 못하다는 것이다.
납땜 결합 레벨간 상호 접속, 즉 상호 접속 기판간의 상호 접속은 인공적으로 변형되는 것으로 공지되어 있으며, 납땜의 상호 접속부의 열적 약화에 기인하는 수명 제한은 상호 접속에 있어서 스트레인의 스퀘어로서 계속되는 것으로 공지되어 있다. 그러므로 비교적 작은 비율의 차동 팽창의 감소는 멀티플 보드 상호 접속 조립품의 유용한 수명에 매우 중요한 영향을 끼친다고 예상할 수 있다.
도1은 머더 보드 상에 차례로 장착되는 중간 상호 접속 보드에 부착된 실리콘-온-실리콘 조립을 도시하는 인쇄 회로 기판 조립을 도시하는 도면.
도2는 실리콘-온-실리콘 MCM 패키지 내의 보드 레벨 간의 잠재적인 열역학적 부조화가 제거된 본 발명의 양호한 실시예에 다른 PC 카드 조립을 도시하는 도면.
도3은 본 발명의 PC 카드의 일부분을 도시하는 도면.
도4는 본 발명의 추가 이점을 도시하는 도2와 유사한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
11, 12 : 실리콘-온-실리콘 멀티칩 모듈(MCM)
13 : 실리콘 IC 칩
14 : 실리콘 상호 접속 기판
본 발명자는 앞에서 설명한 상호 접속 패키지들의 결점을 극복하는 실리콘-온-실리콘 상호접속 패키지를 설계하였다. 본 발명의 패키지 중간 상호 접속 보드 및 머더 보드는 실리콘의 CTE와 매우 조화되는 CTE를 갖는다. 본 발명의 양호한 실시예는 수정된 CTE를 갖는 중간 상호 접속 기판 및 머더 보드 간의 열역학적 부조화의 문제점이 제거된 PC 카드이다. 이러한 배열은 실리콘-온-실리콘 멀티칩 모듈 및 PC 카드의 PWB 사이의 열적 적합성을 최고로 할용하기 위한 전체적인 설계를 자유자재로 할 수 있게 하며, 실리콘 및 종래의 에폭시 적층 보드간의 CTE 부조화의 문제점을 제거한다. 이러한 패키지에서 인접 보드 레벨들의 재료들 간의 CTE의 부조화에 기인하는 납땜 상호 접속부의 설계 스트레인은 크게 제거되고 납땜 상호접속부의 수명은 실질적으로 향상된다. 본 발명의 조립품은 심각한 CTE 부조화 없이 단일 실리콘 플립칩들이 중간 보드 레벨에 직접 표면 장착될 수 있게 하는 추가 이점을 제공한다.
도1에는 두 개의 실리콘-온-실리콘 멀티칩 모듈(MCM)이 전반적으로 (11) 및 (12)로 도시되어 있다. MCM은 실리콘 상호 접속 기판(14)에 플립칩 본딩된 실리콘 IC 칩(13) 또는 실리콘 "팬-아웃" 기판에 플립칩 본딩된 단일 실리콘 칩, 또는 단일 실리콘 칩(또는 한 조각의 실리콘 상에패터닝된 치들의 앙상블)에 플립칩 본딩된 단일 실리콘 칩(또는 한조각의 실리콘 상에 패터닝된 칩들의 앙상블)을 포함한다. 실리콘 칩들은 실리콘 상호접속 기판들에 에지 어레이되거나 또는 영역 어레이된 납땜 범프(bump)로 본딩된 IC(라이브러리 칩들)이다. 본 명세서에서 납땜 범프라는 용어는 임의의 적합한 구성 또는 형태의 납땜 상호 접속부들을 총칭적으로 나타내기 위해 편의상 사용된다. 실리콘 칩들 및 실리콘 상호 접속 기판 간의 납땜 상호 접속부들은 도1의 (18)로 도시되어 있다. 상호 접속된 소자들의 면적들은 반드시 일정한 비율에 따를 필요는 없다. 앞에서 지적한 바와 같이 실리콘-온-실리콘의 이점은 칩들 및 기판간의 조화로운 CTE이다.
종래의 패키지에서 실리콘-온-실리콘 MCM은 적층된 에폭시 PWB에 본딩된다. 인쇄 회로은 실리콘 기판의 아래쪽 및 PWB 상에 장착된 실리콘 기판 표면에 제공될 수 있다. 양호한 배열은 도1에 도시된 바와 같이 플립칩 모드의 실리콘-온-실리콘 MCM을 중간 PWB에 장착하는 것이다. 중간 PWB는 (15)로 도시되어 있으며, 실리콘 칩들(13)이 중간 보드의 표면 밑에 있을 수 있게 하는 개구들(16, 17)을 가져 패키지의 수직 프로파일을 감소시킨다. 실리콘-온-실리콘 MCM(11, 12)은 납땜 범프(21)를 갖는 중간 상호 접속 기판에 납땜 본딩된다. 이 상호 접속 배열은 1997년 7월 8일에 공개된 미국 특허 제5,646,828호에 기재되어 있다. 중간 PWB는 또한 도1에서 (19) 및 (20)으로 나타낸, PEB상에 표면 장착된 커패시터 및 저항기와 같은 다른 납땜된 구성 요소들을 가질 수 있다.
적층된 PWB(15)는 종래 기술에서 통상적으로 FR-4로서 불리는 에폭시/유리로 구성된다. 이러한 재료에 있어서 CTE는 대략 16ppm/℃이다. 고밀도 상호 접속 패키지를 위해 PWB(15)는 차례로 도면에서 (24)로 도시된 다른 적층된 보드 상에 납땜 범프(23)로 장착된다. PWB(24)는 일반적으로 머더 보드로 불리며, 통상적으로 상호 접속의 최종 레벨이다. PWB(24)는 또한 FR-4 또는 종래 기술에 있어서 공지된 몇몇 다른 재료들 중 하나를 포함하며, 그것은 통상적으로 10ppm/℃를 족히 넘는 거의 동등한 CTE를 갖는다. 조화되는 CTE값, 즉 16ppm/℃에 가까운 값들을 갖는 적층 보드 재료를 선택하여 앞에서 설명한 차동 열팽창 문제점들을 최소화할 수 있다.
당업자가 알 수 있는 바와 같이 보드(15, 24)의 열역학적 특성들은 만족스럽게 양립할 수 있다. 그러나 PWB(15) 및 실리콘-온-실리콘 MCM(11, 12)간의 열역학적 특성들에는 심각한 부조화가 있다. 본 발명의 제1 측면에 따른 실리콘-온-실리콘 MCM 및 중간 에폭시/유리 적층 PWB 간의 열역학적 부조화를 극복하기 위해 PWB의 재료는 수정되어 모든 보드의 CTE가 10ppm/℃ 이하가 되게 하며, 바람직하게는 6ppm/℃ 이하가 되게 한다. 이것은 유리 또는 다른 섬유 강화 재료, 예컨대 아라미드(aramid), 및 공지된 방식의 에폭시/유리 PWB 내의 다른 첨가제의 로딩을 조절하고 에폭시의 적합한 선택에 의해 이루어질 수 있다. 에폭시 및 다른 적합한 PWB 재료들의 열역학적 특성들은 공지되어 있다. 본 발명에 유용한 열역학적 특성들을 갖는 재료들은 폴리이미드/케블라, 에폭시/폴리이미드/케블라, 에폭시/그래파이트이다. 보강재 및 적층판의 보강재의 양은 낮은 CTE를 제공하도록 선택될 수 있다. 예컨대 흑연 섬유는 0.5-1ppm/℃의 CTE를 가져 적층판 내의 그래파이트 섬유의 양을 증가시킴으로서 원하는 레벨로 CTE를 감소시킬 수 있다. PWB(15)의 CTE는 실리콘 ±2ppm/℃의 CTE와 유사하게 만들어져서 바람직하다. 만약 부조화가 1ppm/℃ 이하라면 종래의 플리칩 본딩에 통상적으로 사용된 에폭시양은 제거될 수 있다. 머더 보드(24)를 포함하고 있는 재료는 또한 MCM의 및 중간 PWB(15)의 CTE와 유사한 CTE를 갖는다. 즉 10ppm/℃ 이하이며, 바람직하게는 6ppm/℃, 또는 ±3 또는 ±1ppm/℃ 이내에 있다.
이러한 원리들에 따라 구성된 3레벨 상호 접속 조립품은 예상외로 레벨 간에 낮은 차동 열팽창을 가지며, 레벨간을 상호 접속하는 납땜 범프들의 효과적인 수명은 실질적으로 증가할 것이다.
보드 레벨간의 차동 열팽창을 극복하는 다른 접근 방법은 도2에 도시되어 있다. 도2에서 도1에서 사용된 동일한 참조 번호들은 동일한 소자들을 나타낸다. 실리콘-온-실리콘 MCM들은 동일하며 중간 상호 접속 기판(15)은 동일한 것이다. 그러나 도2의 배열에서 머더 보드(24)는 제거되고 중간 상호 접속 기판이 구성되어 있으며, 인쇄 회로 카드(PC 카드)로서 사용되었다. 이 모드에서 PC 카드에는 카드 에지 접속부(31)가 제공되며, 그것은 슬롯(32)들에 맞물리도록 끼워진다. 그 슬롯들은 통상적으로 컴퓨터의 일부분이다.
일반적으로 본 발명의 상업적 상호 접속 생산품으로 응용하기 위해, 컴퓨터의 PC 카드가 예시로 주어져 하기에서 설명한다. 그러나 본 발명은 복수의 상호 생산품들과 결합될 수 있으며, 특히 셀룰러 또는 무선국 장치, 셀룰러 폰, 스위칭 장치 등등과 같은 통신 생산품들과 결합될 수 있다.
컴퓨터 기술의 빠른 진보로 컴퓨터에 있어서, 특히 퍼스널 컴퓨터에 있어서, 기존의 컴퓨터 내에 새로운 인쇄 회로 카드들을 간단하게 인스톨함으로서 시스템 소프트웨어 향상 또는 새로운 액세서리의 업그레이드, 추가 등등을 커스터마이징할 수 있는 것이 통상적이 되었다. 그러한 옵션들은 확장 보드들, 단일 인라인 메모리 모듈(SIMM), 멀티미디어를 위한 외부 주변 장치들, 모뎀, 프린터, 팩스, 비디오, DRAM칩, 시스템 처리기 업그레이드 등등을 포함한다. 플러그-인 확장 보드들 또는 카드들을 사용하기 위한 이 동일한 용량은 또한 예컨대 하드 디스크, CD-ROM 판독기 및 디스켓 드라이브들을 구입했을 때, 컴퓨터의 통상적인 일부분인 기본 컴퓨터 구성 요소들의 쌍 및 쉬운 조립을 가능하게 한다.
통상적인 실시예에 있어서 PC 카드들은 표준 에지 카드 접속기(SIMM 카드 내의)에 맞추기 위해 어레이된 "골드 핑거"로서 공지되어 있는 바와 같은 한행의 접촉부들이 배치된 비교적 긴 측면을 갖는 직사각형이다. 그러한 접촉부들은 또한 PC 카드의 짧은 측면의 하나 또는 둘을 따라 배치될 수 있다. 컴퓨터 하우징에는 통상적으로 PCI 또는 ISA 슬롯이라 불리는, PC 카드들의 인스톨링 리페어 또는 확장 PC 카드들을 위한 플러그인 부위들이 제공된다. 그 슬롯들은 한 선형 어레이의 접촉부들이 있는 적어도 하나의 소켓을 갖는다. 슬롯의 소켓 부분은 통상적으로 카드의 긴 면적을 따라 에지 카드 접속기들과 맞물리도록 위치되며, 수직 카드 인스톨레이션을 위해 컴퓨터 하우징의 플로어를 따라 위치되거나 또는 수평 카드 인스톨레이션을 위해 컴퓨터 내의 측벽 또는 칸막이벽을 따라 위치된다. 카드들은 소켓의 선형 어레이에 대응하는 선형 어레이의 접촉부들을 가져 카드들이 인스톨되었을 때, 커드들의 접촉부들을 소켓 내의 선형 어레이의 접촉부들과 어울리거나 플러그인 된다. 소켓 및 카드들 상의 접촉부들의 크기 및 공간은 산업 표준에 따른다. PC 카드들에는 MCM을 에지 카드 접속기들과 상호 접속시키기 위한 종래의 인쇄 회로 기판이 제공된다. PC 카드들은 단면 또는 양면이 될 수 있다. 즉 카드의 하나 또는 양면에 다른 MCM 또는 다른 구성 요소들이 있을 수 있다. 도2에 도시된 장치는 도시된 바와 같은 보드의 정면에 형성된 인쇄 회로 상호 접속부들이 있는 단면 보드를 위한 명목상이 것이다. 그러나 인쇄 회로 기판의 상호 접속부들은 또한 PWB(24)의 바닥면에 형성되어 상호 접속부의 용량을 늘일 수 있다. 또한 MCM은 개구(16, 17))의 양쪽으로부터 장착될수 있다. 즉 개구(16)의 정면으로부터 장착되고, 개구(17)의 바닥으로부터 장착될 수 있다. 이러한 방식으로 러너들의 수 및 카드의 회로 용량은 증가될 수 있다.
PC 카드의 일부분은 도3에 평면도로 도시되어 있다. 그 도면은 직사각형 카드(15)의 폭을 가로로 잘랐다. 카드 에지 접속기들(31)은 이 도면에서 더욱 명확하게 볼 수 있다. MCM 부위들(11, 12) 사이의 상호 접속부들은 표준 인쇄 회로 기판을 포함한다.
당업자들은 이러한 접속 방법, 즉 카드 에지 접속 방법이 중간 PWB 및 호스트 시스템간에 인스톨되는 훨씬 많은 자유자재로되는 상호 접속부를 제공한다. 이러한 타입의 상호 접속부를 사용하고 이러한 보드 레벨에서의 고정된 납땜 접속부의 필연적인 제거는 중간 PWB의 CTE가 중간 PWB 및 다른 보드 레벨 간의 잠재적인 열역학적 부조화와 무관하게 조절될 수 있게 하며, CTE가 감소되어 실리콘의 CTE로 되게한다. 높은 CTE의 상호 접속 기판으로의 고정된 접속을 회피하는 다른 자유자재로되는 접속 방법은 이러한 측면에서 카드 에지 접속기들과 동일하다. 예컨대 중간 PWB에 납땜된 탄력적인 금속을 갖는 플라스틱 몰드된 접속기들은 이러한 목저을 만족시킨다. 그러한 접속기 장치들은 본원에서 에지 접속기라 부른다.
또한 본 발명의 양호한 형태로서 본원에 기재된 종류의 개구에 있는 보드를 이용하는 것은 보드의 상당히 감소된 질량, 특히 MCM하의 보드의 질량에 기인하는, 앞서 설명한 열팽창 문제점들을 완화시킨다. 그러므로 MCM 및 그 위에 MCM이 장착되는 보드 간의 열적 부조화에 기인하는 MCM 모듈의 상호 접속부의 스트레스는 본래부터 낮다. 개구가 있는 보드 및 실리콘이 있는 중간 보드의 CTE의 근사한 조화는 매우 확고하고 낮은 스트레스 패키지를 나타낸다.
본 발명의 장치의 다른 이점은 중간 상호 접속 기판에 직접 플립칩 결합될 수 있는 실리콘 IC 칩들이다. 이러한 수단은 실리콘의 CTE에 대한 적층 PWB(15)의 CTE의 조화에 기인하여 효과적이다. 도4는 적층 PWB(15)에 직접 플립칩 결합된 실리콘 IC 칩(41)을 갖는 상기 실시예를 도시한다. 에폭시 언더필(underfill)은 칩(41) 및 PWB(15) 사이의 공간을 채우기 위해 사용될 수 있다. 그러나 앞서 설명한 바와 같이, 마약 PWB 및 실리콘 칩 사이의 CTE 부조화가 본 발명에 따라 충분히 감소되고 및/또는 칩이 충분히 작으면 에폭시 언더필은 불필요하다.
본원에서 사용된 중간 상호 접속 기판이라는 용어는 일반적으로 중간 상호 접속 기판이 머더 보드 상에 장착된 조립품을 정의한다. 정의를 위해서 중간 상호 접속 기판이 장착된 PWB는 제1 PWB로서 불릴수 있다. 본 발명에 따른 양호한 중간 상호 접속 기판은 도1, 2, 4에 도시된 바와 같은 개구를 포함하고 있으며, MCM은 리세스(recess) 내에 장착되어 플립칩들이 중간 PWB의 표면 밑으로 리세스된다. 제1 PWB는 그 위에 장착된 중간 PWB표면을 갖는 종래의 보드로서 이러한 도면에 도시되어 있다. 통상적인 패키지에는 두개 이상의 중간 PWB가 제1 PWB 상에 장착된다. 제1 PWB는 또한 개구가 있을 수 있으며, 중간 PWB는 MCM/중간 PWB 결합에 있어서 도시된 것과 유사한 방식으로 그 개구들에 따라 다르다. 그러나 앞서 설명한 바로부터 알 수 있는 바와 같이 방금 설명한 결합들의 제1 PWB는 양호한 실시예에서 제거된다.
당업자들은 본 발명의 복수의 추가 변형들을 알 수 있을 것이다. 기본적으로 본 발명의 원리에 따라는 본 명세서의 특정 기법으로부터의 일탈적인 모든 것과 그것을 통해 기술이 진보한 그와 동일한 것들은 본원에 기재하고 주장한 바와 같이 본 발명의 범위 내에 있는 것으로 마땅히 간주된다.
본 발명자는 앞에서 설명한 상호 접속 패키지들의 결점을 극복하는 실리콘-온-실리콘 상호접속 패키지를 설계하였다. 본 발명의 패키지 중간 상호 접속 보드 및 머더 보드는 실리콘의 CTE와 매우 조화되는 CTE를 갖는다. 본 발명의 양호한 실시예는 수정된 CTE를 갖는 중간 상호 접속 기판 및 머더 보드 간의 열역학적 부조화의 문제점이 제거된 PC 카드이다. 이러한 배열은 실리콘-온-실리콘 멀티칩 모듈 및 PC 카드의 PWB 사이의 열적 적합성을 최고로 할용하기 위한 전체적인 설계를 자유자재로 할 수 있게 하며, 실리콘 및 종래의 에폭시 적층 보드간의 CTE 부조화의 문제점을 제거한다. 이러한 패키지에서 인접 보드 레벨들의 재료들 간의 CTE의 부조화에 기인하는 납땜 상호 접속부의 설계 스트레인은 크게 제거되고 납땜 상호접속부의 수명은 실질적으로 향상된다. 본 발명의 조립품은 심각한 CTE 부조화 없이 단일 실리콘 플립칩들이 중간 보드 레벨에 직접 표면 장착될 수 있게 하는 추가 이점을 제공한다.

Claims (12)

  1. a. 제1 인쇄 회로 기판과,
    b. 상기 제1 인쇄 회로 기판 상에 장착된 적어도 2개의 중간 인쇄 회로 기판들과,
    c. 상기 중간 인쇄 회로 기판들중 하나에 납땜 본딩된 적어도 하나의 실리콘-온-실리콘 멀티칩 모듈로, 상기 실리콘-온-실리콘 멀티칩 모듈은 실리콘 상호 접속 기판에 본딩된 적어도 하나의 실리콘 집적 회로 칩을 구비하는 상기 적어도 하나의 실리콘-온-실리콘 멀티칩 모듈을 결합하여 구비하는 집적 회로 패키지에 있어서,
    상기 제1 인쇄 회로 기판 및 상기 적어도 하나의 중간 인쇄 회로 기판은 10ppm/℃ 보다 작은 열팽창 계수를 갖는 집적 회로 패키지.
  2. 제1항에 있어서, 상기 제1 인쇄 회로 기판 및 적어도 하나의 중간 인쇄 회로 기판은 ±2ppm/℃의 실리콘의 열팽창 계수와 조화되는 열팽창 계수를 갖는 집적 회로 패키지.
  3. 제1항에 있어서, 적어도 하나의 상기 중간 인쇄 회로 기판은 적어도 하나의 개구를 그 안에 가지며, 상기 실리콘-온-실리콘 MCM(multi-chip-module)은 플립칩 구조로 상기 개구 내에 장착되며, 상기 실리콘 상호 접속 기판 상의 상기 실리콘 집적 회로 칩들은 상기 개구 내에 장착되는 집적 회로 패키지.
  4. a. 적어도 한 측면에 인쇄 회로를 갖는 인쇄 회로 기판과,
    b. 상기 인쇄 회로 기판에 납땜 본딩된 적어도 하나의 실리콘-온-실리콘 멀티칩 모듈로, 상기 실리콘-온-실리콘 멀티칩 모듈은 실리콘 상호 접속 기판에 본딩된 적어도 하나의 실리콘 집적 회로를 구비하는 상기 적어도 하나의 실리콘-온-실리콘 멀티칩 모듈과,
    c. 상기 인쇄 회로 기판의 적어도 하나의 에지를 따라 연장되는 복수의 카드 에지 접속부들로, 상기 카드 에지 접속부들은 상기 인쇄 회로에 의해 상기 실리콘-온-실리콘 멀티칩 모듈에 상호 접속되는 상기 복수의 카드 에지 접속부들을 구비하는 PC 카드로서,
    상기 인쇄 회로 기판은 10ppm/℃ 보다 작은 열팽창 계수를 갖는 PC 카드.
  5. 제4항에 있어서, 상기 인쇄 회로 기판은 6ppm/℃ 보다 작은 열팽창 계수를 갖는 집적 회로 패키지.
  6. 제4항에 있어서, 상기 인쇄 회로 기판은 ±2ppm/℃의 실리콘의 열팽창 계수와 조화되는 열팽창 계수를 갖는 집적 회로 패키지.
  7. 제4항에 있어서, 상기 인쇄 회로 기판은 그 안에 적어도 하나의 개구를 가지며, 상기 실리콘-온-실리콘 MCM은 플립칩 구조로 상기 개구 내에 장착되며, 상기 실리콘 상호 접속 기판 상의 상기 실리콘 집적 회로 칩들은 상기 개구 내에 장착되는 집적 회로 패키지.
  8. a. IPWB를 관통하는 개구가 있는 픽처 프레임 구조와, 상기 픽처 프레임 구조의 한 측면 상의 제1 어레이의 PIWB 상호 접속부 부위와, 상기 픽처 프레임 구조의 다른 측면 상의 제2 어레이의 IPWB 상호 접속부 부위를 갖는 상기 중간 인쇄 회로 기판(IPWB)과,
    b. 멀티칩 모듈(MCM)을 구비하며,
    상기 멀티칩 모듈은,
    ⅰ. 실리콘 IC 칩에 상호 접속되도록 적용된 제1 어레이의 기판 상호 접속 부위를 갖는 실리콘 상호 접속 기판과,
    ⅱ. 상기 제1 어레이의 기판 상호 접속 부위로서 상기 상호 접속 기판의 동일한 측면 상의 상기 실리콘 상호 접속 기판 상의 제2 어레이의 기판 상호 접속 부위들과 상기 제2 어레이의 IPWB 상호 접속 부위와 상호 접속하기 위해 적용된 상기 제2 어레이의 기판 상호 접속 부위와,
    ⅲ. 회로 측면 및 밑면을 갖는 적어도 하나의 실리콘 IC 칩으로, 상기 실리콘 IC 칩의 상기 회로 측면 상에 칩 상호 접속 부위의 어레이가 있으며, 상기 칩 상호 접속 부위들의 상기 어레이는 상기 제1 어레이의 기판 상호 접속 부위들에 본딩되는 상기 적어도 하나의 실리콘 IC 칩을 구비하며,
    상기 MCM은 (b)상기 IPWB에 상호 접속되고, (a) 상기 제2 어레이의 기판 상호 접속 부위들은 IPWB 상호 접속 부위들의 상기 제2 어레이에 본딩되며, 상기 MCM은 적어도 부분적으로 상기 IPWB 내의 상기 개구에 포함되며, 상기 IPWB는 10ppm/℃ 보다 더 작은 열팽창 계수를 갖는 IC 패키지.
  9. 제8항에 있어서, 상기 IPWB는 6ppm/℃ 보다 작은 열팽창 계수를 갖는 IC 패키지.
  10. 제8항에 있어서, 상기 IPWB는 MCM ±2ppm/℃의 열팽창 계수와 조화되는 열팽창 계수를 갖는 IC 패키지.
  11. 제8항에 있어서, IPWB 상호 접속 부위들의 상기 제1 어레이는 카드 에지 접속기들을 포함하는 IC 패키지.
  12. 제11항에 있어서, 컴퓨터와의 결합에 있어서, 상기 컴퓨터는 에지 카드 접속기 슬롯들의 어레이를 가지며, 상기 IPWB의 상기 에지 카드 접속기들은 상기 에지 카드 접속기 슬롯들과 맞물리는 IC 패키지.
KR1019990017991A 1998-05-19 1999-05-19 실리콘온실리콘멀티칩모듈패키지 KR19990088390A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9/081,448 1998-05-19
US09/081,448 US6369444B1 (en) 1998-05-19 1998-05-19 Packaging silicon on silicon multichip modules

Publications (1)

Publication Number Publication Date
KR19990088390A true KR19990088390A (ko) 1999-12-27

Family

ID=22164232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990017991A KR19990088390A (ko) 1998-05-19 1999-05-19 실리콘온실리콘멀티칩모듈패키지

Country Status (4)

Country Link
US (1) US6369444B1 (ko)
EP (1) EP0959500A3 (ko)
JP (1) JP3476708B2 (ko)
KR (1) KR19990088390A (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
KR100335717B1 (ko) * 2000-02-18 2002-05-08 윤종용 고용량 메모리 카드
CN1211723C (zh) * 2000-04-04 2005-07-20 胜开科技股份有限公司 计算机卡制作方法
TW569403B (en) * 2001-04-12 2004-01-01 Siliconware Precision Industries Co Ltd Multi-chip module and its manufacturing method
JP5348813B2 (ja) * 2000-11-06 2013-11-20 株式会社アイ・オー・データ機器 ブートｒｏｍ搭載ボード
JP4422323B2 (ja) * 2000-12-15 2010-02-24 株式会社ルネサステクノロジ 半導体装置
US20050104211A1 (en) * 2002-05-07 2005-05-19 Shinji Baba Semiconductor device having semiconductor chips mounted on package substrate
JP2003324183A (ja) * 2002-05-07 2003-11-14 Mitsubishi Electric Corp 半導体装置
US6853061B2 (en) * 2002-10-18 2005-02-08 Intel Corporation Dual power supply method and apparatus
JP3891123B2 (ja) * 2003-02-06 2007-03-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
TWI236117B (en) * 2003-02-26 2005-07-11 Advanced Semiconductor Eng Semiconductor package with a heat sink
JP2004271312A (ja) * 2003-03-07 2004-09-30 Denso Corp 容量型半導体センサ装置
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP4069771B2 (ja) * 2003-03-17 2008-04-02 セイコーエプソン株式会社 半導体装置、電子機器および半導体装置の製造方法
JP2004281920A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281919A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
TWI230447B (en) * 2003-04-25 2005-04-01 Advanced Semiconductor Eng Multi-chips package
WO2004107439A1 (en) * 2003-05-28 2004-12-09 Infineon Technologies Ag An integrated circuit package employing a head-spreader member
US20050014308A1 (en) * 2003-07-17 2005-01-20 Yuan-Ping Tseng Manufacturing process of memory module with direct die-attachment
TWI233170B (en) * 2004-02-05 2005-05-21 United Microelectronics Corp Ultra-thin wafer level stack packaging method and structure using thereof
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
TWI295496B (en) * 2006-03-30 2008-04-01 Walton Advanced Eng Inc Brick stack type semiconductor package for memory module
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
WO2009001958A1 (ja) * 2007-06-28 2008-12-31 Nippon Telegraph And Telephone Corporation 光モジュール
KR100905858B1 (ko) * 2007-08-21 2009-07-02 삼성전기주식회사 케이스 일체형 안테나 및 그 제조방법
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8633576B2 (en) * 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8704364B2 (en) * 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US8704384B2 (en) 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US8957512B2 (en) 2012-06-19 2015-02-17 Xilinx, Inc. Oversized interposer
US8869088B1 (en) 2012-06-27 2014-10-21 Xilinx, Inc. Oversized interposer formed from a multi-pattern region mask
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
JP6195995B2 (ja) * 2014-02-26 2017-09-20 インテル コーポレイション ブリッジ貫通導電ビア信号接続を有する埋込マルチデバイスブリッジ
US9915869B1 (en) 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
WO2018063171A1 (en) * 2016-09-28 2018-04-05 Intel Corporation Thermal conductivity for integrated circuit packaging
WO2020157877A1 (ja) * 2019-01-30 2020-08-06 ウルトラメモリ株式会社 半導体モジュール、半導体部材、及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03179769A (ja) * 1989-12-08 1991-08-05 Hitachi Ltd 半導体接続方法
US5191404A (en) * 1989-12-20 1993-03-02 Digital Equipment Corporation High density memory array packaging
EP0516866A1 (en) * 1991-05-03 1992-12-09 International Business Machines Corporation Modular multilayer interwiring structure
JPH0548000A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
US5544017A (en) * 1992-08-05 1996-08-06 Fujitsu Limited Multichip module substrate
EP0629867B1 (en) * 1993-06-16 1999-01-27 Nitto Denko Corporation Probe structure
JP3648750B2 (ja) * 1993-09-14 2005-05-18 株式会社日立製作所 積層板及び多層プリント回路板
JP3288840B2 (ja) * 1994-02-28 2002-06-04 三菱電機株式会社 半導体装置およびその製造方法
JPH07323686A (ja) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp Ｉｃメモリカード
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
JP3328112B2 (ja) * 1995-08-24 2002-09-24 三菱電機株式会社 Ｉｃカード
US5907903A (en) * 1996-05-24 1999-06-01 International Business Machines Corporation Multi-layer-multi-chip pyramid and circuit board structure and method of forming same
US6075711A (en) * 1996-10-21 2000-06-13 Alpine Microsystems, Inc. System and method for routing connections of integrated circuits
US5978228A (en) * 1996-12-31 1999-11-02 Intel Corporation Apparatus for mounting a very large scale integration (VLSI) chip to a computer chassis for cooling
US5790384A (en) * 1997-06-26 1998-08-04 International Business Machines Corporation Bare die multiple dies for direct attach
US5869894A (en) * 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
US6054008A (en) * 1998-01-22 2000-04-25 International Business Machines Corporation Process for adhesively attaching a temporary lid to a microelectronic package

Also Published As

Publication number Publication date
US6369444B1 (en) 2002-04-09
EP0959500A3 (en) 2004-09-29
EP0959500A2 (en) 1999-11-24
JP3476708B2 (ja) 2003-12-10
JPH11345932A (ja) 1999-12-14

Similar Documents

Publication Publication Date Title
KR19990088390A (ko) 실리콘온실리콘멀티칩모듈패키지
US6562653B1 (en) Silicon interposer and multi-chip-module (MCM) with through substrate vias
US6490161B1 (en) Peripheral land grid array package with improved thermal performance
US6493240B2 (en) Interposer for connecting two substrates and resulting assembly
US10622289B2 (en) Stacked chip-on-board module with edge connector
US6752539B2 (en) Apparatus and system for providing optical bus interprocessor interconnection
US5535101A (en) Leadless integrated circuit package
US7517228B2 (en) Surface mounted micro-scale springs for separable interconnection of package substrate and high-speed flex-circuit
KR100368696B1 (ko) 반도체장치 및 제조방법
EP1122786A2 (en) High performance multi-chip IC package
US7026706B2 (en) Method and packaging structure for optimizing warpage of flip chip organic packages
US5130768A (en) Compact, high-density packaging apparatus for high performance semiconductor devices
US20070278660A1 (en) Integrated circuit package system with edge connection system
US6777794B2 (en) Circuit mounting method, circuit mounted board, and semiconductor device
KR20000022978A (ko) 리세스된 플립 칩 패키지를 위한 인터포저
KR100389225B1 (ko) 반도체 장치
KR20000011738A (ko) 아이씨패키지
CN101131455A (zh) Lsi封装及其装配方法
KR100719384B1 (ko) 얇은 프로파일의 상호연결 구조 및 연결 방법
KR100849210B1 (ko) 플러그 앤 소켓 형상의 와이어 연결을 갖도록 형성된적층형 반도체 패키지
US6541847B1 (en) Packaging for multi-processor shared-memory system
CN112420652B (zh) 具有加强层及弯翘平衡件的互连基板及其半导体组体
KR100386018B1 (ko) 스택형반도체디바이스패키지
US20020074652A1 (en) Method, apparatus and system for multiple chip assemblies
US6437435B1 (en) Vertically mountable interposer, assembly and method

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021129

Effective date: 20041129