JPH11345932A - 集積回路パッケ―ジ - Google Patents
集積回路パッケ―ジInfo
- Publication number
- JPH11345932A JPH11345932A JP11139175A JP13917599A JPH11345932A JP H11345932 A JPH11345932 A JP H11345932A JP 11139175 A JP11139175 A JP 11139175A JP 13917599 A JP13917599 A JP 13917599A JP H11345932 A JPH11345932 A JP H11345932A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- circuit board
- printed circuit
- chip
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Combinations Of Printed Boards (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】
【課題】 相互接続パッケージの熱膨張の影響をなくし
たシリコン・オン・シリコンの相互接続パッケージを提
供すること。 【解決手段】 本発明によれば、主プリント回路基板２
４と、前記主プリント回路基板上に搭載された少なくと
も２個の中間のプリント回路基板１５と、前記中間のプ
リント回路基板の１つにハンダ接合１８されたシリコン
・オン・シリコンのマルチチップモジュール１１，１２
とを有する集積回路パッケージにおいて、前記シリコン
・オン・シリコンのマルチチップモジュールは、前記シ
リコン製の相互接続用基板１４に接合されたシリコン製
の集積回路チップ１３を有し、前記主プリント回路基板
２４と前記中間プリント回路基板１５の熱膨張係数は１
０ｐｐｍ／℃以下であることを特徴とする。
たシリコン・オン・シリコンの相互接続パッケージを提
供すること。 【解決手段】 本発明によれば、主プリント回路基板２
４と、前記主プリント回路基板上に搭載された少なくと
も２個の中間のプリント回路基板１５と、前記中間のプ
リント回路基板の１つにハンダ接合１８されたシリコン
・オン・シリコンのマルチチップモジュール１１，１２
とを有する集積回路パッケージにおいて、前記シリコン
・オン・シリコンのマルチチップモジュールは、前記シ
リコン製の相互接続用基板１４に接合されたシリコン製
の集積回路チップ１３を有し、前記主プリント回路基板
２４と前記中間プリント回路基板１５の熱膨張係数は１
０ｐｐｍ／℃以下であることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチ・チップ・
モジュール（multi-chip-module＝ＭＣＭ）組立体にシ
リコン製の相互接続用基板を実装するパッケージに関す
る。
モジュール（multi-chip-module＝ＭＣＭ）組立体にシ
リコン製の相互接続用基板を実装するパッケージに関す
る。
【０００２】
【従来の技術】優れた相互接続組立体を構成するため
に、シリコン・オン・シリコンを用いることはますます
魅力的になっている。その理由はシリコン製のチップと
シリコン製の相互接続用基板の熱膨張係数（Coefficien
t of Thermal Expansion＝ＣＴＥ）が適合している為最
適な熱機械的な設計が可能となるためである。
に、シリコン・オン・シリコンを用いることはますます
魅力的になっている。その理由はシリコン製のチップと
シリコン製の相互接続用基板の熱膨張係数（Coefficien
t of Thermal Expansion＝ＣＴＥ）が適合している為最
適な熱機械的な設計が可能となるためである。
【０００３】極めて高い実装密度を提供する最新のシリ
コン・オン・シリコン・パッケージにおいては、シリコ
ン・オン・シリコンのマルチチップモジュール（ＭＣ
Ｍ）が中間の相互接続用基板に取り付けられ、そしてこ
の中間の相互接続用基板が次にマザーボードに搭載され
る。熱機械的設計の観点からすると、シリコン製の基板
およびマザーボードさらにはまた中間ボードを全てシリ
コンで構成することは理想的ではあるがコストが高くな
ってしまう。
コン・オン・シリコン・パッケージにおいては、シリコ
ン・オン・シリコンのマルチチップモジュール（ＭＣ
Ｍ）が中間の相互接続用基板に取り付けられ、そしてこ
の中間の相互接続用基板が次にマザーボードに搭載され
る。熱機械的設計の観点からすると、シリコン製の基板
およびマザーボードさらにはまた中間ボードを全てシリ
コンで構成することは理想的ではあるがコストが高くな
ってしまう。
【０００４】そのためマルチボード組立体における中間
ボードとマザーボードの両方は、通常エポキシ／ガラス
の積層体構造である。このようなポリマー製の積層体構
造は、シリコン・オン・シリコンの相互接続組立体には
熱機械的には十分には適合しないものである。ＦＲ−４
（最も一般的に使用されるエポキシ積層体のプリント回
路基板（printed wiring board＝ＰＷＢ）の材料であ
る）の熱膨張係数は、１６ｐｐｍ／℃で、シリコンの熱
膨張係数は、２．６ｐｐｍ／℃である。
ボードとマザーボードの両方は、通常エポキシ／ガラス
の積層体構造である。このようなポリマー製の積層体構
造は、シリコン・オン・シリコンの相互接続組立体には
熱機械的には十分には適合しないものである。ＦＲ−４
（最も一般的に使用されるエポキシ積層体のプリント回
路基板（printed wiring board＝ＰＷＢ）の材料であ
る）の熱膨張係数は、１６ｐｐｍ／℃で、シリコンの熱
膨張係数は、２．６ｐｐｍ／℃である。
【０００５】シリコン・オン・シリコンの組立体と中間
基板（ボード）との間の熱機械的な不適合を低減する１
つのアプローチは、シリコンの熱膨張係数に適合するプ
ラスチック材料製の中間ボードを製造することである。
しかしこのアプローチの欠点は、中間ボードと従来のマ
ザーボードとの間の不適合が許容でない点である。
基板（ボード）との間の熱機械的な不適合を低減する１
つのアプローチは、シリコンの熱膨張係数に適合するプ
ラスチック材料製の中間ボードを製造することである。
しかしこのアプローチの欠点は、中間ボードと従来のマ
ザーボードとの間の不適合が許容でない点である。
【０００６】ハンダ接合によるレベル間の相互接続、即
ち相互接続用基板間のハンダ接合は塑性変形をし、ハン
ダ接合の熱疲労に起因する寿命限界は、相互接合部の歪
の二乗に比例して進行することが知られている。そのた
め比較的小さな熱膨張差を低減することは、複数の基板
の相互接続組立体の有効寿命に大きな影響を及ぼすと考
えられている。
ち相互接続用基板間のハンダ接合は塑性変形をし、ハン
ダ接合の熱疲労に起因する寿命限界は、相互接合部の歪
の二乗に比例して進行することが知られている。そのた
め比較的小さな熱膨張差を低減することは、複数の基板
の相互接続組立体の有効寿命に大きな影響を及ぼすと考
えられている。
【０００７】
【発明が解決しようとする課題】本発明の目的は、上記
の相互接続パッケージの欠点を解消するシリコン・オン
・シリコンの相互接続パッケージを提供することであ
る。
の相互接続パッケージの欠点を解消するシリコン・オン
・シリコンの相互接続パッケージを提供することであ
る。
【０００８】
【課題を解決するための手段】本発明のパッケージにお
いては、中間の相互接続用基板とマザーボードの材料の
両方ともシリコンの熱膨張係数に極めて近い熱膨張係数
を有する。本発明の実施例のＰＣカードは、熱膨張係数
を変更させた中間の相互接続用基板とマザーボードとの
間の熱機械的な不適合の問題は解決される。この構成に
よりシリコン・オン・シリコンのマルチチップモジュー
ルとＰＣカードのプリント回路基板との間の熱機械的適
合性を最適にし、シリコンと従来のエポキシ積層基板と
の間の熱膨張係数の不適合の問題をなくす完全な設計の
自由が得られる。
いては、中間の相互接続用基板とマザーボードの材料の
両方ともシリコンの熱膨張係数に極めて近い熱膨張係数
を有する。本発明の実施例のＰＣカードは、熱膨張係数
を変更させた中間の相互接続用基板とマザーボードとの
間の熱機械的な不適合の問題は解決される。この構成に
よりシリコン・オン・シリコンのマルチチップモジュー
ルとＰＣカードのプリント回路基板との間の熱機械的適
合性を最適にし、シリコンと従来のエポキシ積層基板と
の間の熱膨張係数の不適合の問題をなくす完全な設計の
自由が得られる。
【０００９】隣合う基板レベルの材料間の熱膨張係数の
不適合に起因するハンダ相互接続の歪は、大幅に削減さ
れ、ハンダ相互接続の寿命は大幅に改善される。本発明
の組立体により、１個のシリコン製のフリップチップが
大きな熱膨張係数の不適合を有することなく中間基板レ
ベルに直接表面搭載可能となる利点がある。
不適合に起因するハンダ相互接続の歪は、大幅に削減さ
れ、ハンダ相互接続の寿命は大幅に改善される。本発明
の組立体により、１個のシリコン製のフリップチップが
大きな熱膨張係数の不適合を有することなく中間基板レ
ベルに直接表面搭載可能となる利点がある。
【００１０】
【発明の実施の形態】図１にはシリコン・オン・シリコ
ンのマルチチップモジュール（ＭＣＭ）１１と１２が示
されている。このマルチチップモジュールは、シリコン
製相互接続用基板１４にフリップチップ接合されたシリ
コン製ＩＣチップ１３あるいはシリコン製の「ファンア
ウト」基板にフリップチップ接合された１個のシリコン
チップ（１個のシリコンのピースの上にパターン化され
たチップの組み合わせ）にフリップチップ接合された１
個のシリコン製チップ（１個のシリコンのピースの上に
パターン化されたチップの組み合わせ）である。このシ
リコンチップは、エッジ配列のあるいは領域配列のハン
ダバンプでシリコン製の相互接続基板に接合されたＩＣ
あるいはライブラリチップである。
ンのマルチチップモジュール（ＭＣＭ）１１と１２が示
されている。このマルチチップモジュールは、シリコン
製相互接続用基板１４にフリップチップ接合されたシリ
コン製ＩＣチップ１３あるいはシリコン製の「ファンア
ウト」基板にフリップチップ接合された１個のシリコン
チップ（１個のシリコンのピースの上にパターン化され
たチップの組み合わせ）にフリップチップ接合された１
個のシリコン製チップ（１個のシリコンのピースの上に
パターン化されたチップの組み合わせ）である。このシ
リコンチップは、エッジ配列のあるいは領域配列のハン
ダバンプでシリコン製の相互接続基板に接合されたＩＣ
あるいはライブラリチップである。
【００１１】本明細書においては、ハンダバンプはいか
なる形態のハンダによる相互接続を一般的に含むものと
する。シリコン製チップとシリコン製相互接続基板のハ
ンダ接合は１８として示される。図１はこの相互接続組
立体の側面図である。シリコン・オン・シリコンのＭＣ
Ｍの利点は、チップと基板の熱膨張係数が合っているこ
とである。
なる形態のハンダによる相互接続を一般的に含むものと
する。シリコン製チップとシリコン製相互接続基板のハ
ンダ接合は１８として示される。図１はこの相互接続組
立体の側面図である。シリコン・オン・シリコンのＭＣ
Ｍの利点は、チップと基板の熱膨張係数が合っているこ
とである。
【００１２】従来のパッケージにおいては、シリコン・
オン・シリコンのＭＣＭは、積層構造のエポキシ製のプ
リント回路基板（ＰＷＢ）に接合されている。プリント
回路は、シリコン製基板の下側およびプリント回路基板
に表面搭載されたシリコン製基板の下側に形成されてい
る。実施例の構成では、フリップチップモードでシリコ
ン・オン・シリコンのＭＣＭを中間用のプリント回路基
板に搭載されている。
オン・シリコンのＭＣＭは、積層構造のエポキシ製のプ
リント回路基板（ＰＷＢ）に接合されている。プリント
回路は、シリコン製基板の下側およびプリント回路基板
に表面搭載されたシリコン製基板の下側に形成されてい
る。実施例の構成では、フリップチップモードでシリコ
ン・オン・シリコンのＭＣＭを中間用のプリント回路基
板に搭載されている。
【００１３】図１においては、プリント回路基板１５は
開口１６と１７を有し、この中にシリコン製ＩＣチップ
１３が中間基板の表面の下から伸び、そしてパッケージ
の垂直方向の突出を低減させている。ＭＣＭ１１，１２
は、ハンダバンプ２１でもって中間の相互接続用基板に
ハンダ接合されている。この相互接続構成は、米国特許
第５，６４６，８２８号に開示されている。中間用のプ
リント回路基板は、その表面に搭載されたキャパシタ１
９，抵抗２０のような他のハンダ接合された素子も有す
る。
開口１６と１７を有し、この中にシリコン製ＩＣチップ
１３が中間基板の表面の下から伸び、そしてパッケージ
の垂直方向の突出を低減させている。ＭＣＭ１１，１２
は、ハンダバンプ２１でもって中間の相互接続用基板に
ハンダ接合されている。この相互接続構成は、米国特許
第５，６４６，８２８号に開示されている。中間用のプ
リント回路基板は、その表面に搭載されたキャパシタ１
９，抵抗２０のような他のハンダ接合された素子も有す
る。
【００１４】プリント回路基板１５は、通常エポキシ／
ガラス製であり、従来はＦＲ−４の材料製である。この
材料の熱膨張係数は、１６ｐｐｍ／℃である。より高密
度の相互接続パッケージを行うためには、ＰＷＢ１５は
ハンダバンプ２３により別のＰＷＢ２４に搭載される。
このＰＷＢ２４は通常マザーボードと称し、相互接続の
最下層のレベルである。ＰＷＢ２４はＦＲ−４あるいは
従来公知の何種類かの材料の１つから構成され、１０ｐ
ｐｍ／℃以上の類似の熱膨張係数を有する。
ガラス製であり、従来はＦＲ−４の材料製である。この
材料の熱膨張係数は、１６ｐｐｍ／℃である。より高密
度の相互接続パッケージを行うためには、ＰＷＢ１５は
ハンダバンプ２３により別のＰＷＢ２４に搭載される。
このＰＷＢ２４は通常マザーボードと称し、相互接続の
最下層のレベルである。ＰＷＢ２４はＦＲ−４あるいは
従来公知の何種類かの材料の１つから構成され、１０ｐ
ｐｍ／℃以上の類似の熱膨張係数を有する。
【００１５】類似の熱膨張係数即ち１６ｐｐｍ／℃に近
い熱膨張係数を有する積層基板用の材料を選択して上記
の熱膨張差の問題を解決するための研究開発がなされて
いる。プリント回路基板１５，２４の熱機械的特性は、
公称上適合しているとされている。しかし、ＰＷＢ１５
とＭＣＭ１１，１２の間の熱機械特性は必ずしも適合し
ていない。
い熱膨張係数を有する積層基板用の材料を選択して上記
の熱膨張差の問題を解決するための研究開発がなされて
いる。プリント回路基板１５，２４の熱機械的特性は、
公称上適合しているとされている。しかし、ＰＷＢ１５
とＭＣＭ１１，１２の間の熱機械特性は必ずしも適合し
ていない。
【００１６】シリコン・オン・シリコンのＭＣＭと中間
のエポキシ／ガラス製の積層ＰＷＢの間の熱機械的な不
適合を解決するために、ＰＷＢの材料を変質させて基板
全体の熱膨張係数を１０ｐｐｍ／℃、好ましくは６ｐｐ
ｍ／℃以下にすることである。これはガラスの添加剤あ
るいは他のファイバ強化材料、例えばアラミドあるいは
エポキシ／ガラスのＰＷＢへの別の添加剤を調整するこ
とによりあるいはエポキシを適宜選択することにより達
成される。
のエポキシ／ガラス製の積層ＰＷＢの間の熱機械的な不
適合を解決するために、ＰＷＢの材料を変質させて基板
全体の熱膨張係数を１０ｐｐｍ／℃、好ましくは６ｐｐ
ｍ／℃以下にすることである。これはガラスの添加剤あ
るいは他のファイバ強化材料、例えばアラミドあるいは
エポキシ／ガラスのＰＷＢへの別の添加剤を調整するこ
とによりあるいはエポキシを適宜選択することにより達
成される。
【００１７】エポキシと他のＰＷＢの材料の熱機械特性
は公知である。本発明にとって有効な熱機械特性の材料
は、ポリイミド／ケブラー，エポキシ／ポリイミド／ケ
ブラー，エポキシ／グラファイトである。強化材料およ
び積層体中の強化材料の量は、熱膨張係数を低くするよ
う選択される。例えば、グラファイト製のファイバーの
熱膨張係数は０．５〜１ｐｐｍ／℃であり、その結果積
層体中にグラファイト製のファイバの量を増加させるこ
とにより熱膨張係数を所望のレベルにまで低減させるこ
とができる。
は公知である。本発明にとって有効な熱機械特性の材料
は、ポリイミド／ケブラー，エポキシ／ポリイミド／ケ
ブラー，エポキシ／グラファイトである。強化材料およ
び積層体中の強化材料の量は、熱膨張係数を低くするよ
う選択される。例えば、グラファイト製のファイバーの
熱膨張係数は０．５〜１ｐｐｍ／℃であり、その結果積
層体中にグラファイト製のファイバの量を増加させるこ
とにより熱膨張係数を所望のレベルにまで低減させるこ
とができる。
【００１８】ＰＷＢ１５の熱膨張係数は、シリコンのそ
れに対し±２ｐｐｍ／℃以内に適合させるのが好まし
い。不適合が１ｐｐｍ／℃以下の場合には、従来のフリ
ップチップ接合に通常用いられるエポキシの充填（unde
rfill） は不必要となる。マザーボード２４を含む材料
は、ＭＣＭと中間のＰＷＢ１５のそれに匹敵する熱膨張
係数、即ち１０ｐｐｍ／℃以下、好ましくは６ｐｐｍ／
℃以下、あるいは±３あるいは±１ｐｐｍ／℃の範囲内
である。
れに対し±２ｐｐｍ／℃以内に適合させるのが好まし
い。不適合が１ｐｐｍ／℃以下の場合には、従来のフリ
ップチップ接合に通常用いられるエポキシの充填（unde
rfill） は不必要となる。マザーボード２４を含む材料
は、ＭＣＭと中間のＰＷＢ１５のそれに匹敵する熱膨張
係数、即ち１０ｐｐｍ／℃以下、好ましくは６ｐｐｍ／
℃以下、あるいは±３あるいは±１ｐｐｍ／℃の範囲内
である。
【００１９】本発明により構成された、三段階のレベル
の相互接続組立体のそのレベル間での熱膨張の差は、意
外なほど小さく、それらを相互接続するハンダバンプの
有効寿命も大幅に増加している。
の相互接続組立体のそのレベル間での熱膨張の差は、意
外なほど小さく、それらを相互接続するハンダバンプの
有効寿命も大幅に増加している。
【００２０】基板レベル間の熱膨張差を解決する別の方
法を図２に示す。シリコン・オン・シリコンのＭＣＭは
同一であり、プリント回路基板１５も同一である。しか
し、図２の構成はマザーボード２４が取り除かれてお
り、中間の相互接続用基板を形成してプリント回路カー
ド（ＰＣカード）として用いている。この実施例におい
ては、ＰＣカードにはカードエッジコネクタ３１を有
し、このカードエッジコネクタ３１がスロット３２内に
挿入されている。このスロット３２はコンピュータの部
品である。
法を図２に示す。シリコン・オン・シリコンのＭＣＭは
同一であり、プリント回路基板１５も同一である。しか
し、図２の構成はマザーボード２４が取り除かれてお
り、中間の相互接続用基板を形成してプリント回路カー
ド（ＰＣカード）として用いている。この実施例におい
ては、ＰＣカードにはカードエッジコネクタ３１を有
し、このカードエッジコネクタ３１がスロット３２内に
挿入されている。このスロット３２はコンピュータの部
品である。
【００２１】本発明を市販の相互接続製品に適用するた
めに、コンピュータ用のＰＣカードを例に以下説明す
る。しかし本発明はさまざまな種類の相互接続用製品、
通信製品例えばセルラ電話機あるいはワイアレス局の装
置，セルラ電話，交換装置等にも適用できるものであ
る。
めに、コンピュータ用のＰＣカードを例に以下説明す
る。しかし本発明はさまざまな種類の相互接続用製品、
通信製品例えばセルラ電話機あるいはワイアレス局の装
置，セルラ電話，交換装置等にも適用できるものであ
る。
【００２２】コンピュータ技術が急速に進歩したことに
より、コンピュータ特にパソコン等を個人向けにあるい
はアップグレードし、あるいは新たなアクセサリー、あ
るいはシステムソフトウェアを向上させ付属させること
は、新たなプリント回路基板を既存のコンピュータにイ
ンストールすることにより行われている。
より、コンピュータ特にパソコン等を個人向けにあるい
はアップグレードし、あるいは新たなアクセサリー、あ
るいはシステムソフトウェアを向上させ付属させること
は、新たなプリント回路基板を既存のコンピュータにイ
ンストールすることにより行われている。
【００２３】このようなオプションには、拡張ボード，
シングルインラインメモリモジュール（single in-line
memory modules ＝ＳＩＭＭ），マルチメディア，モデ
ム，プリンター，ファックス，ビデオ，ＤＲＡＭチッ
プ，システムプロセッサのアップグレード等の外部周辺
機器を含む。プラグイン拡張ボードあるいはカードを使
用できるこの機能により、購入した際のコンピュータの
一部である、例えばハードディスクＣＤ−ＲＯＭリーダ
ー，ディスクドライブ等のコンピュータの基本的な装置
の容易な組立と修理が可能となる。
シングルインラインメモリモジュール（single in-line
memory modules ＝ＳＩＭＭ），マルチメディア，モデ
ム，プリンター，ファックス，ビデオ，ＤＲＡＭチッ
プ，システムプロセッサのアップグレード等の外部周辺
機器を含む。プラグイン拡張ボードあるいはカードを使
用できるこの機能により、購入した際のコンピュータの
一部である、例えばハードディスクＣＤ−ＲＯＭリーダ
ー，ディスクドライブ等のコンピュータの基本的な装置
の容易な組立と修理が可能となる。
【００２４】通常の装置においては、ＰＣカードは「ゴ
ールドフィンガー」として知られている接点の列に配置
される長辺を有する四角形をしており、標準化されたエ
ッジカードコネクタ内にこれは挿入される。このような
接点は、ＰＣカードの短辺の一方あるいは両辺に沿って
配置されている。コンピュータのハウジングにはＰＣＩ
スロットあるいはＩＳＡスロットと称するプラグインサ
イトを有し、修理用あるいは拡張用のＰＣカードが搭載
できるようになっている。
ールドフィンガー」として知られている接点の列に配置
される長辺を有する四角形をしており、標準化されたエ
ッジカードコネクタ内にこれは挿入される。このような
接点は、ＰＣカードの短辺の一方あるいは両辺に沿って
配置されている。コンピュータのハウジングにはＰＣＩ
スロットあるいはＩＳＡスロットと称するプラグインサ
イトを有し、修理用あるいは拡張用のＰＣカードが搭載
できるようになっている。
【００２５】これらのサイトは、矩形のスロットを有
し、カードを搭載するための２つの側あるいは３つの側
に沿ってチャネルを具備している。このスロットは、少
なくとも１つのソケットを有し、そのソケットには接点
の列が備えられている。スロットのソケット部分は、カ
ードの長辺に沿ってエッジカードコネクタを係合するよ
う配置され、垂直方向にカードの搭載ができるようにコ
ンピュータのハウジングのフロアに沿って配置され、あ
るいは水平方向にカードの搭載が可能なようにコンピュ
ータの側壁あるいはパーティッションに沿って配置され
ている。
し、カードを搭載するための２つの側あるいは３つの側
に沿ってチャネルを具備している。このスロットは、少
なくとも１つのソケットを有し、そのソケットには接点
の列が備えられている。スロットのソケット部分は、カ
ードの長辺に沿ってエッジカードコネクタを係合するよ
う配置され、垂直方向にカードの搭載ができるようにコ
ンピュータのハウジングのフロアに沿って配置され、あ
るいは水平方向にカードの搭載が可能なようにコンピュ
ータの側壁あるいはパーティッションに沿って配置され
ている。
【００２６】このカードは、ソケットの線形の列に対応
した接点の線形の列を有し、そのためカードが搭載され
ると、カードの接点がソケットの線形の接点列に適合し
プラグインされる。ソケットとカードの両方の接点のサ
イズと間隔は、工業標準に適合したものである。カード
にはカードエッジコネクタとＭＣＭを相互接続できる従
来のプリント回路を具備している。このＰＣカードは、
片面型あるいは両面型、即ちカードの一面上あるいは両
面上にＭＣＭあるいは他の素子を含むものである。
した接点の線形の列を有し、そのためカードが搭載され
ると、カードの接点がソケットの線形の接点列に適合し
プラグインされる。ソケットとカードの両方の接点のサ
イズと間隔は、工業標準に適合したものである。カード
にはカードエッジコネクタとＭＣＭを相互接続できる従
来のプリント回路を具備している。このＰＣカードは、
片面型あるいは両面型、即ちカードの一面上あるいは両
面上にＭＣＭあるいは他の素子を含むものである。
【００２７】図２の構成は、回路の上部表面に形成され
たプリント回路相互接続部分を有する一面型の基板であ
る。しかし、プリント回路相互接続は、ＰＷＢ２４の両
側に形成して相互接続容量を増加させることも可能であ
る。ＭＣＭは、開口１６と１７のいずれかの側、即ち開
口１６の上面から搭載されるＭＣＭおよび開口１７の底
部から搭載されるＭＣＭである。このようにしてカード
のランナーと回路容量を増加させることができる。
たプリント回路相互接続部分を有する一面型の基板であ
る。しかし、プリント回路相互接続は、ＰＷＢ２４の両
側に形成して相互接続容量を増加させることも可能であ
る。ＭＣＭは、開口１６と１７のいずれかの側、即ち開
口１６の上面から搭載されるＭＣＭおよび開口１７の底
部から搭載されるＭＣＭである。このようにしてカード
のランナーと回路容量を増加させることができる。
【００２８】ＰＣカードの一部を図３に示す。同図は、
矩形のプリント回路基板１５を上から見た図である。カ
ードエッジコネクタ３１がより明瞭に示されている。Ｍ
ＣＭ１１，１２とカードエッジコネクタ３１との間の相
互接続は、標準のプリント回路を含む。
矩形のプリント回路基板１５を上から見た図である。カ
ードエッジコネクタ３１がより明瞭に示されている。Ｍ
ＣＭ１１，１２とカードエッジコネクタ３１との間の相
互接続は、標準のプリント回路を含む。
【００２９】このコネクタ接続、即ちカードエッジのコ
ネクタによる接続方法により、中間のＰＷＢとそれが搭
載されるべきホストシステムとの間のより適合性のある
相互接続が得られる。この種類の相互接続およびこの回
路レベルでの剛性のハンダ接続をその結果削除すること
により中間のＰＷＢの熱膨張係数を中間のＰＷＢと別の
基板レベルとの間の潜在的な熱機械的な不適合を考慮す
ることなく調整可能であり、これによりシリコンの熱膨
張係数まで高い熱膨張係数を有する相互接続基板への強
固な相互接続を回避する他の柔軟性のある相互接続方法
は、この点に関しカードエッジコネクタと等価である。
ネクタによる接続方法により、中間のＰＷＢとそれが搭
載されるべきホストシステムとの間のより適合性のある
相互接続が得られる。この種類の相互接続およびこの回
路レベルでの剛性のハンダ接続をその結果削除すること
により中間のＰＷＢの熱膨張係数を中間のＰＷＢと別の
基板レベルとの間の潜在的な熱機械的な不適合を考慮す
ることなく調整可能であり、これによりシリコンの熱膨
張係数まで高い熱膨張係数を有する相互接続基板への強
固な相互接続を回避する他の柔軟性のある相互接続方法
は、この点に関しカードエッジコネクタと等価である。
【００３０】例えば、中間のＰＷＢにハンダ接合される
フレキシブルな金属製リードを有するプラスチックモル
ードされたコネクタはこの目的にかなうものである。こ
のようなコネクタ構成は、本明細書においてはエッジコ
ネクタと称する。
フレキシブルな金属製リードを有するプラスチックモル
ードされたコネクタはこの目的にかなうものである。こ
のようなコネクタ構成は、本明細書においてはエッジコ
ネクタと称する。
【００３１】上記に説明したように、開口付きの基板を
本発明の一実施例として使用することにより基板を大幅
に低減させることにより、特にＭＣＭの下の基板の大き
さを大幅に低減させることによる熱膨張の問題を解決す
ることができる。そのためＭＣＭと、ＭＣＭが搭載され
る基板との間の熱的不適合に起因するＭＣＭモジュール
の相互接続の歪は必然的に小さくなる。開口付きの基板
と中間基板の熱膨張率とシリコンの熱膨張を適宜適合さ
せることにより非常に頑強で低い歪しか有しないパッケ
ージが可能となる。
本発明の一実施例として使用することにより基板を大幅
に低減させることにより、特にＭＣＭの下の基板の大き
さを大幅に低減させることによる熱膨張の問題を解決す
ることができる。そのためＭＣＭと、ＭＣＭが搭載され
る基板との間の熱的不適合に起因するＭＣＭモジュール
の相互接続の歪は必然的に小さくなる。開口付きの基板
と中間基板の熱膨張率とシリコンの熱膨張を適宜適合さ
せることにより非常に頑強で低い歪しか有しないパッケ
ージが可能となる。
【００３２】
【発明の効果】本発明の構成の別の利点は、シリコン製
のＩＣチップは、中間の相互接続用基板に直接フリップ
チップ接合できる点である。このことは積層されたＰＷ
Ｂ１５の熱膨張係数をシリコンのそれに適合させること
により可能となる。図４は、シリコン製のＩＣチップ４
１をＰＷＢ１５に直接フリップチップ接続した実施例を
示す。ＩＣチップ４１とＰＷＢ１５との間のスペースを
充填するために、エポキシのアンダーヒルが用いられて
いる。しかし、前述したようにＰＷＢとシリコン製チッ
プとの間の熱膨張係数のミスマッチが本発明により十分
小さくなると、あるいはチップが十分小さくなるとエポ
キシのアンダーヒルは不必要となる。
のＩＣチップは、中間の相互接続用基板に直接フリップ
チップ接合できる点である。このことは積層されたＰＷ
Ｂ１５の熱膨張係数をシリコンのそれに適合させること
により可能となる。図４は、シリコン製のＩＣチップ４
１をＰＷＢ１５に直接フリップチップ接続した実施例を
示す。ＩＣチップ４１とＰＷＢ１５との間のスペースを
充填するために、エポキシのアンダーヒルが用いられて
いる。しかし、前述したようにＰＷＢとシリコン製チッ
プとの間の熱膨張係数のミスマッチが本発明により十分
小さくなると、あるいはチップが十分小さくなるとエポ
キシのアンダーヒルは不必要となる。
【００３３】本明細書において中間の相互接続用基板が
マザーボードに搭載される組立体を規定している。中間
の相互接続基板が搭載されるＰＷＢは、主ＰＷＢと称す
る。本発明による中間相互接続用基板は、図１，２，４
に示すように開口を有し、そのリセス内にＭＣＭが搭載
され、その結果フリップチップが中間ＰＷＢの表面の下
に閉じ込められる。
マザーボードに搭載される組立体を規定している。中間
の相互接続基板が搭載されるＰＷＢは、主ＰＷＢと称す
る。本発明による中間相互接続用基板は、図１，２，４
に示すように開口を有し、そのリセス内にＭＣＭが搭載
され、その結果フリップチップが中間ＰＷＢの表面の下
に閉じ込められる。
【００３４】この主ＰＷＢは、その上に中間ＰＷＢが表
面搭載された従来の基板として示されている。通常のパ
ッケージにおいては、複数の中間ＰＷＢが主ＰＷＢに搭
載される。この主ＰＷＢには開口が形成され、開口内に
伸びる中間ＰＷＢは、ＭＣＭ／中間ＰＷＢの組み合わせ
に示したのと同様な方法で開口内に伸びる。しかし、上
記の説明から組み合わせた主ＰＷＢは、実施例から削除
されている。
面搭載された従来の基板として示されている。通常のパ
ッケージにおいては、複数の中間ＰＷＢが主ＰＷＢに搭
載される。この主ＰＷＢには開口が形成され、開口内に
伸びる中間ＰＷＢは、ＭＣＭ／中間ＰＷＢの組み合わせ
に示したのと同様な方法で開口内に伸びる。しかし、上
記の説明から組み合わせた主ＰＷＢは、実施例から削除
されている。
【図１】基板に搭載された中間相互接続用基板に搭載さ
れたシリコン・オン・シリコン組立体を示すプリント回
路基板組立体の側面図
れたシリコン・オン・シリコン組立体を示すプリント回
路基板組立体の側面図
【図２】シリコン・オン・シリコンのＭＣＭパッケージ
を省略した状態の基板間で熱機械的な適用が可能となっ
た本発明のＰＣカード組立体を表す側面図
を省略した状態の基板間で熱機械的な適用が可能となっ
た本発明のＰＣカード組立体を表す側面図
【図３】本発明のＰＣ回路を表す部分拡大図
【図４】本発明の利点を示す図２に類似したＰＣカード
組立体を表す側面図
組立体を表す側面図
１１，１２ シリコンオンシリコンのマルチチップモジ
ュール（ＭＣＭ） １３ シリコン製ＩＣチップ １４ シリコン製相互接続用基板 １５，２４ プリント回路基板（ＰＷＢ） １６，１７ 開口 １８ ハンダ相互接続部 １９ キャパシタ ２０ 抵抗 ２１，２３ ハンダバンプ ３１ カードエッジコネクタ ３２ スロット ３３ カード収納装置 ３４ 導体 ４１ ＩＣチップ
ュール（ＭＣＭ） １３ シリコン製ＩＣチップ １４ シリコン製相互接続用基板 １５，２４ プリント回路基板（ＰＷＢ） １６，１７ 開口 １８ ハンダ相互接続部 １９ キャパシタ ２０ 抵抗 ２１，２３ ハンダバンプ ３１ カードエッジコネクタ ３２ スロット ３３ カード収納装置 ３４ 導体 ４１ ＩＣチップ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 トーマス ディクソン ダッデーラー アメリカ合衆国，07928 ニュージャージ ー，チャサム，スクール アベニュー 30 (72)発明者 キン リェン タイ アメリカ合衆国，07922 ニュージャージ ー，バークリー ハイツ，ハイランド サ ークル 95
Claims (12)
- 【請求項１】 （ａ） 主プリント回路基板（２４）
と、 （ｂ） 前記主プリント回路基板上に搭載された少なく
とも２個の中間のプリント回路基板（１５）と、 （ｃ） 前記中間のプリント回路基板の１つにハンダ接
合（１８）されたシリコン・オン・シリコンのマルチチ
ップモジュール（１１，１２）と、を有する集積回路パ
ッケージにおいて、 前記シリコン・オン・シリコンのマルチチップモジュー
ルは、前記シリコン製の相互接続用基板（１４）に接合
されたシリコン製の集積回路チップ（１３）を有し、 前記主プリント回路基板（２４）と前記中間プリント回
路基板（１５）の熱膨張係数は１０ｐｐｍ／℃以下であ
ることを特徴とする集積回路パッケージ。 - 【請求項２】 前記主プリント回路基板と中間プリント
回路基板との熱膨張係数は、シリコンの熱膨張係数の±
２ｐｐｍ／℃の範囲内にあることを特徴とする請求項１
記載のパッケージ。 - 【請求項３】 前記中間プリント回路基板（１５）は、
少なくとも１つの開口（１６，１７）を有し、 前記シリコン・オン・シリコンのマルチチップモジュー
ル（１１，１２）は、前記シリコン製の相互接続基板
（１４）のシリコン製のＩＣチップ（１３）は前記開口
内（１６，１７）に伸びるようフリップチップ構成で搭
載され、ことを特徴とする請求項１記載のパッケージ。 - 【請求項４】 （ａ） 少なくともその一面にプリント
回路を有するプリント回路基板（１５）と、 （ｂ） 前記プリント回路基板にハンダ接合されたシリ
コン・オン・シリコンのマルチチップモジュール（１
４）と、 前記シリコンオンシリコンのマルチチップモジュール
は、シリコン製の相互接続基板に接合されるシリコン製
のＩＣチップ（１３）を有し、 （ｃ） 前記プリント回路基板（１５）の一端に沿って
伸びる複数のカードエッジコネクタ（３１）と、を有す
るＰＣカードにおいて、 前記カードエッジコネクタ（３１）は、前記シリコン・
オン・シリコンのマルチチップモジュール（１１，１
２）に前記プリント回路（１５）を介して接続され、 前記プリント回路基板の熱膨張係数は、１０ｐｐｍ／℃
以下であることを特徴とするＰＣカード。 - 【請求項５】 前記プリント回路基板の熱膨張係数は、
６ｐｐｍ／℃以下であることを特徴とする請求項４記載
のＰＣカード。 - 【請求項６】 前記プリント回路基板の熱膨張係数は、
シリコンの熱膨張係数の±２ｐｐｍ／℃内にあることを
特徴とする請求項４記載のＰＣカード。 - 【請求項７】 前記プリント回路基板は、少なくとも１
つの開口（１６，１７）を有し、 前記シリコンオンシリコンのマルチチップモジュール
（１４）は、前記シリコン製の相互接続基板のシリコン
製のＩＣチップ（１３）は、前記開口内に伸びるよう前
記開口内にフリップチップ構成で搭載され、ことを特徴
とする請求項４記載のＰＣカード。 - 【請求項８】 （ａ） 額縁構造の中間回路基板と、 （ｂ） マルチチップモジュールとを有するＩＣパッケ
ージにおいて、 前記中間回路基板は、その中に開口と前記額縁構造の一
側に中間プリント回路基板の相互接続サイトの第１列
と、他側に中間回路基板の相互接続サイトの第２列とを
有し、 前記マルチチップモジュールは、 ｉ シリコン製のＩＣチップに相互接続される基板の相
互接続サイトの第１列を有するシリコン製の相互接続基
板と、 ｉｉ 前記相互接続サイトの第１列と同一側にある前記
シリコン製の相互接続基板上の第２列の基板相互接続サ
イトと前記第２列の基板相互接続サイトは、中間回路基
板相互接続サイトの前記第２アレイに相互接続され、 ｉｉｉ 回路側と下側とを有するシリコン製のＩＣチッ
プと、 前記シリコン製のＩＣチップの回路側上のチップの相互
接続サイトのアレイは、前記基板の相互接続サイトの第
１アレイに接合され、 前記（ｂ）のマルチチップモジュールは、前記（ａ）の
中間回路基板の相互接続サイトの第２アレイに接合され
た第２アレイの基板の相互接続サイトでもって相互接続
され、 前記マルチチップモジュールは、前記中間回路基板内の
開口内に含まれる少なくとも部分的に含まれ、前記中間
回路基板の熱膨張係数は、１０ｐｐｍ／℃以下であるこ
とを特徴とするＩＣパッケージ。 - 【請求項９】 前記中間回路基板の熱膨張係数は、６ｐ
ｐｍ／℃以下であることを特徴とする請求項８記載のＩ
Ｃパッケージ。 - 【請求項１０】 前記中間回路基板の熱膨張係数は、マ
ルチチップモジュールの熱膨張係数の±２ｐｐｍ／℃内
にあることを特徴とする請求項８記載のＩＣパッケー
ジ。 - 【請求項１１】 前記中間回路基板の相互接続サイトの
第１アレイは、カードエッジコネクタを含むことを特徴
とする請求項８記載のＩＣパッケージ。 - 【請求項１２】 エッジカードコネクタスロットの列を
有するコンピュータと共に使用され、前記中間回路基板
のエッジカードコネクタは、前記エッジカードコネクタ
のスロットに係合するコンピュータと共に使用される請
求項１１記載のＩＣパッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/081448 | 1998-05-19 | ||
| US09/081,448 US6369444B1 (en) | 1998-05-19 | 1998-05-19 | Packaging silicon on silicon multichip modules |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345932A true JPH11345932A (ja) | 1999-12-14 |
| JP3476708B2 JP3476708B2 (ja) | 2003-12-10 |
Family
ID=22164232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13917599A Expired - Lifetime JP3476708B2 (ja) | 1998-05-19 | 1999-05-19 | 集積回路パッケージ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6369444B1 (ja) |
| EP (1) | EP0959500A3 (ja) |
| JP (1) | JP3476708B2 (ja) |
| KR (1) | KR19990088390A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002149408A (ja) * | 2000-11-06 | 2002-05-24 | I-O Data Device Inc | ブートｒｏｍ搭載ボード |
| US7268435B2 (en) | 2003-03-07 | 2007-09-11 | Denso Corporation | Capacitive semiconductor sensor |
| US7402442B2 (en) | 2005-12-21 | 2008-07-22 | International Business Machines Corporation | Physically highly secure multi-chip assembly |
| WO2009001958A1 (ja) * | 2007-06-28 | 2008-12-31 | Nippon Telegraph And Telephone Corporation | 光モジュール |
| JP2014512686A (ja) * | 2011-04-21 | 2014-05-22 | テッセラ，インコーポレイテッド | エッジコネクタを有する積層チップ・オン・ボードモジュール |
| US9281295B2 (en) | 2011-04-21 | 2016-03-08 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
| US9312239B2 (en) | 2010-10-19 | 2016-04-12 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
| US9312244B2 (en) | 2011-04-21 | 2016-04-12 | Tessera, Inc. | Multiple die stacking for two or more die |
| US9437579B2 (en) | 2011-04-21 | 2016-09-06 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
| JP2017505539A (ja) * | 2014-02-26 | 2017-02-16 | インテル コーポレイション | ブリッジ貫通導電ビア信号接続を有する埋込マルチデバイスブリッジ |
| US9806017B2 (en) | 2011-04-21 | 2017-10-31 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
| JP2018117160A (ja) * | 2009-06-24 | 2018-07-26 | インテル・コーポレーション | マルチチップパッケージ |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6678167B1 (en) * | 2000-02-04 | 2004-01-13 | Agere Systems Inc | High performance multi-chip IC package |
| KR100335717B1 (ko) * | 2000-02-18 | 2002-05-08 | 윤종용 | 고용량 메모리 카드 |
| CN1211723C (zh) * | 2000-04-04 | 2005-07-20 | 胜开科技股份有限公司 | 计算机卡制作方法 |
| TW569403B (en) * | 2001-04-12 | 2004-01-01 | Siliconware Precision Industries Co Ltd | Multi-chip module and its manufacturing method |
| JP4422323B2 (ja) * | 2000-12-15 | 2010-02-24 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2003324183A (ja) * | 2002-05-07 | 2003-11-14 | Mitsubishi Electric Corp | 半導体装置 |
| US20050104211A1 (en) * | 2002-05-07 | 2005-05-19 | Shinji Baba | Semiconductor device having semiconductor chips mounted on package substrate |
| US6853061B2 (en) * | 2002-10-18 | 2005-02-08 | Intel Corporation | Dual power supply method and apparatus |
| JP3891123B2 (ja) * | 2003-02-06 | 2007-03-14 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法 |
| JP4110992B2 (ja) * | 2003-02-07 | 2008-07-02 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
| TWI236117B (en) * | 2003-02-26 | 2005-07-11 | Advanced Semiconductor Eng | Semiconductor package with a heat sink |
| JP2004281818A (ja) * | 2003-03-17 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法 |
| JP4069771B2 (ja) * | 2003-03-17 | 2008-04-02 | セイコーエプソン株式会社 | 半導体装置、電子機器および半導体装置の製造方法 |
| JP2004281919A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
| JP2004281920A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
| JP4096774B2 (ja) * | 2003-03-24 | 2008-06-04 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 |
| JP2004349495A (ja) * | 2003-03-25 | 2004-12-09 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 |
| TWI230447B (en) * | 2003-04-25 | 2005-04-01 | Advanced Semiconductor Eng | Multi-chips package |
| EP1627428B1 (en) * | 2003-05-28 | 2011-11-02 | Infineon Technologies AG | An integrated circuit package employing a head-spreader member |
| US20050014308A1 (en) * | 2003-07-17 | 2005-01-20 | Yuan-Ping Tseng | Manufacturing process of memory module with direct die-attachment |
| TWI233170B (en) * | 2004-02-05 | 2005-05-21 | United Microelectronics Corp | Ultra-thin wafer level stack packaging method and structure using thereof |
| TWI295496B (en) * | 2006-03-30 | 2008-04-01 | Walton Advanced Eng Inc | Brick stack type semiconductor package for memory module |
| US9466545B1 (en) * | 2007-02-21 | 2016-10-11 | Amkor Technology, Inc. | Semiconductor package in package |
| KR100905858B1 (ko) * | 2007-08-21 | 2009-07-02 | 삼성전기주식회사 | 케이스 일체형 안테나 및 그 제조방법 |
| US8704384B2 (en) | 2012-02-17 | 2014-04-22 | Xilinx, Inc. | Stacked die assembly |
| US8704364B2 (en) * | 2012-02-08 | 2014-04-22 | Xilinx, Inc. | Reducing stress in multi-die integrated circuit structures |
| US8957512B2 (en) | 2012-06-19 | 2015-02-17 | Xilinx, Inc. | Oversized interposer |
| US8869088B1 (en) | 2012-06-27 | 2014-10-21 | Xilinx, Inc. | Oversized interposer formed from a multi-pattern region mask |
| US9026872B2 (en) | 2012-08-16 | 2015-05-05 | Xilinx, Inc. | Flexible sized die for use in multi-die integrated circuit |
| US9547034B2 (en) | 2013-07-03 | 2017-01-17 | Xilinx, Inc. | Monolithic integrated circuit die having modular die regions stitched together |
| US9915869B1 (en) | 2014-07-01 | 2018-03-13 | Xilinx, Inc. | Single mask set used for interposer fabrication of multiple products |
| US10729000B2 (en) | 2016-09-28 | 2020-07-28 | Intel Corporation | Thermal conductivity for integrated circuit packaging |
| WO2020157877A1 (ja) * | 2019-01-30 | 2020-08-06 | ウルトラメモリ株式会社 | 半導体モジュール、半導体部材、及びその製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03179769A (ja) * | 1989-12-08 | 1991-08-05 | Hitachi Ltd | 半導体接続方法 |
| US5191404A (en) * | 1989-12-20 | 1993-03-02 | Digital Equipment Corporation | High density memory array packaging |
| EP0516866A1 (en) * | 1991-05-03 | 1992-12-09 | International Business Machines Corporation | Modular multilayer interwiring structure |
| JPH0548000A (ja) * | 1991-08-13 | 1993-02-26 | Fujitsu Ltd | 半導体装置 |
| US5198963A (en) * | 1991-11-21 | 1993-03-30 | Motorola, Inc. | Multiple integrated circuit module which simplifies handling and testing |
| US5544017A (en) * | 1992-08-05 | 1996-08-06 | Fujitsu Limited | Multichip module substrate |
| EP0629867B1 (en) * | 1993-06-16 | 1999-01-27 | Nitto Denko Corporation | Probe structure |
| JP3648750B2 (ja) * | 1993-09-14 | 2005-05-18 | 株式会社日立製作所 | 積層板及び多層プリント回路板 |
| JP3288840B2 (ja) * | 1994-02-28 | 2002-06-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH07323686A (ja) * | 1994-05-31 | 1995-12-12 | Mitsubishi Electric Corp | Ｉｃメモリカード |
| US5715144A (en) * | 1994-12-30 | 1998-02-03 | International Business Machines Corporation | Multi-layer, multi-chip pyramid and circuit board structure |
| TW373308B (en) * | 1995-02-24 | 1999-11-01 | Agere Systems Inc | Thin packaging of multi-chip modules with enhanced thermal/power management |
| US5608262A (en) * | 1995-02-24 | 1997-03-04 | Lucent Technologies Inc. | Packaging multi-chip modules without wire-bond interconnection |
| JP3328112B2 (ja) * | 1995-08-24 | 2002-09-24 | 三菱電機株式会社 | Ｉｃカード |
| US5907903A (en) * | 1996-05-24 | 1999-06-01 | International Business Machines Corporation | Multi-layer-multi-chip pyramid and circuit board structure and method of forming same |
| US6075711A (en) * | 1996-10-21 | 2000-06-13 | Alpine Microsystems, Inc. | System and method for routing connections of integrated circuits |
| US5978228A (en) * | 1996-12-31 | 1999-11-02 | Intel Corporation | Apparatus for mounting a very large scale integration (VLSI) chip to a computer chassis for cooling |
| US5790384A (en) * | 1997-06-26 | 1998-08-04 | International Business Machines Corporation | Bare die multiple dies for direct attach |
| US5869894A (en) * | 1997-07-18 | 1999-02-09 | Lucent Technologies Inc. | RF IC package |
| US6054008A (en) * | 1998-01-22 | 2000-04-25 | International Business Machines Corporation | Process for adhesively attaching a temporary lid to a microelectronic package |
-
1998
- 1998-05-19 US US09/081,448 patent/US6369444B1/en not_active Expired - Lifetime
-
1999
- 1999-05-10 EP EP99303632A patent/EP0959500A3/en not_active Withdrawn
- 1999-05-19 KR KR1019990017991A patent/KR19990088390A/ko active Search and Examination
- 1999-05-19 JP JP13917599A patent/JP3476708B2/ja not_active Expired - Lifetime
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002149408A (ja) * | 2000-11-06 | 2002-05-24 | I-O Data Device Inc | ブートｒｏｍ搭載ボード |
| US7268435B2 (en) | 2003-03-07 | 2007-09-11 | Denso Corporation | Capacitive semiconductor sensor |
| US7402442B2 (en) | 2005-12-21 | 2008-07-22 | International Business Machines Corporation | Physically highly secure multi-chip assembly |
| US7768005B2 (en) | 2005-12-21 | 2010-08-03 | International Business Machines Corporation | Physically highly secure multi-chip assembly |
| WO2009001958A1 (ja) * | 2007-06-28 | 2008-12-31 | Nippon Telegraph And Telephone Corporation | 光モジュール |
| JP5094860B2 (ja) * | 2007-06-28 | 2012-12-12 | 日本電信電話株式会社 | 光モジュール |
| US8545111B2 (en) | 2007-06-28 | 2013-10-01 | Nippon Telegraph And Telephone Corporation | Optical module |
| US10510669B2 (en) | 2009-06-24 | 2019-12-17 | Intel Corporation | Multi-chip package and method of providing die-to-die interconnects in same |
| JP2018117160A (ja) * | 2009-06-24 | 2018-07-26 | インテル・コーポレーション | マルチチップパッケージ |
| US11876053B2 (en) | 2009-06-24 | 2024-01-16 | Intel Corporation | Multi-chip package and method of providing die-to-die interconnects in same |
| US11824008B2 (en) | 2009-06-24 | 2023-11-21 | Intel Corporation | Multi-chip package and method of providing die-to-die interconnects in same |
| US10923429B2 (en) | 2009-06-24 | 2021-02-16 | Intel Corporation | Multi-chip package and method of providing die-to-die interconnects in same |
| US10763216B2 (en) | 2009-06-24 | 2020-09-01 | Intel Corporation | Multi-chip package and method of providing die-to-die interconnects in same |
| US9312239B2 (en) | 2010-10-19 | 2016-04-12 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
| US9437579B2 (en) | 2011-04-21 | 2016-09-06 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
| US9735093B2 (en) | 2011-04-21 | 2017-08-15 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
| US9806017B2 (en) | 2011-04-21 | 2017-10-31 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
| US9640515B2 (en) | 2011-04-21 | 2017-05-02 | Tessera, Inc. | Multiple die stacking for two or more die |
| JP2014512686A (ja) * | 2011-04-21 | 2014-05-22 | テッセラ，インコーポレイテッド | エッジコネクタを有する積層チップ・オン・ボードモジュール |
| US10622289B2 (en) | 2011-04-21 | 2020-04-14 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
| US9281266B2 (en) | 2011-04-21 | 2016-03-08 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
| US9312244B2 (en) | 2011-04-21 | 2016-04-12 | Tessera, Inc. | Multiple die stacking for two or more die |
| US9281295B2 (en) | 2011-04-21 | 2016-03-08 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
| JP2017505539A (ja) * | 2014-02-26 | 2017-02-16 | インテル コーポレイション | ブリッジ貫通導電ビア信号接続を有する埋込マルチデバイスブリッジ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6369444B1 (en) | 2002-04-09 |
| EP0959500A2 (en) | 1999-11-24 |
| KR19990088390A (ko) | 1999-12-27 |
| EP0959500A3 (en) | 2004-09-29 |
| JP3476708B2 (ja) | 2003-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3476708B2 (ja) | 集積回路パッケージ | |
| US6713854B1 (en) | Electronic circuit module with a carrier having a mounting pad array | |
| US6562653B1 (en) | Silicon interposer and multi-chip-module (MCM) with through substrate vias | |
| US7768796B2 (en) | Die module system | |
| US7235880B2 (en) | IC package with power and signal lines on opposing sides | |
| US5191404A (en) | High density memory array packaging | |
| US6982869B2 (en) | Folded interposer | |
| US7602613B2 (en) | Thin module system and method | |
| US7732907B2 (en) | Integrated circuit package system with edge connection system | |
| US7309914B2 (en) | Inverted CSP stacking system and method | |
| US20150022985A1 (en) | Device-embedded package substrate and semiconductor package including the same | |
| US20060050592A1 (en) | Compact module system and method | |
| US20040235222A1 (en) | Integrated circuit stacking system and method | |
| US20030137808A1 (en) | Electronic module having canopy-type carriers | |
| US8958214B2 (en) | Motherboard assembly for interconnecting and distributing signals and power | |
| WO2000035016A1 (en) | Multi-chip package with stacked chips and interconnect bumps | |
| US7652367B2 (en) | Semiconductor package on package having plug-socket type wire connection between packages | |
| US20020086459A1 (en) | Circuit mounting method, circuit mounted board, and semiconductor device | |
| US6793123B2 (en) | Packaging for multi-processor shared-memory system | |
| JP2006074031A (ja) | 回路モジュールシステムおよび方法 | |
| US20020074652A1 (en) | Method, apparatus and system for multiple chip assemblies | |
| US6540525B1 (en) | High I/O stacked modules for integrated circuits | |
| KR20060050979A (ko) | Ｓｄ／ｍｍｃ 카드 | |
| EP0434543A2 (en) | High-density memory array packaging | |
| US7679201B2 (en) | Device package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |