KR20000022978A - 리세스된 플립 칩 패키지를 위한 인터포저 - Google Patents

리세스된 플립 칩 패키지를 위한 인터포저 Download PDF

Info

Publication number
KR20000022978A
KR20000022978A KR1019990038065A KR19990038065A KR20000022978A KR 20000022978 A KR20000022978 A KR 20000022978A KR 1019990038065 A KR1019990038065 A KR 1019990038065A KR 19990038065 A KR19990038065 A KR 19990038065A KR 20000022978 A KR20000022978 A KR 20000022978A
Authority
KR
South Korea
Prior art keywords
interposer
bonding pads
array
chip
interconnect
Prior art date
Application number
KR1019990038065A
Other languages
English (en)
Other versions
KR100637008B1 (ko
Inventor
데가니이논
두데라딕슨토머스
프라이찰스로버트
타이리엔킹
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20000022978A publication Critical patent/KR20000022978A/ko
Application granted granted Critical
Publication of KR100637008B1 publication Critical patent/KR100637008B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 리세스된 IC 칩 패키지에 관한 것으로써, IC 칩이 실리콘 자동 중계기에 결합되어 있고, IC 전원 및 접지 상호 연결부들을 위한 전원 및 접지 면들이 자동 중계기의 분리된 상호 연결부 레벨들상에 형성된다. 자동 중계기는 복수 레벨을 상호 연결할 수 가 있어, 크로스 오버들을 가능하게 하고, IC 칩으로부터의 전원 및 접지 핀들을 입출력 신호들로 부터 분리시켜, 보다 적은 수의 상호 연결부들로 다음 보드 레벨과 통합되게 한다. 실리콘 자동 중계기와 통상의 인쇄된 배선 보드 재료들 사이의 열 부정합은 인터포저를 사용함으로써 다루어지는데, 인터포저는 본질적으로 자동 중계기로부터 인쇄된 배선 보드로 상호 연결 패턴을 변환하는 도금된 관통 홀(hole)들의 볼 그리드 어레이(ball grid array)이다. 인터포저(interposer)는 실리콘의 CTE와 보드 재료의 CTE사이에 놓인 열 팽창 계수(CTE)를 가진 조성을 가질 수 있다. 인터포저에는 또한 부가적인 응력 경감을 위한 홀들(holes) 및 슬롯들(slots)이 설치된다.

Description

리세스된 플립 칩 패키지를 위한 인터포저{Interposer for recessed flip-chip package}
본 발명은 플립 칩 집적 회로(IC) 패키지들에 관한 것으로써, 특히 그 IC 칩들이 기관내의 공동들(cavities)에 리세스된 IC 패키지들에 관한 것이다. 더 구체적으로, 증대된 상호 연결 집적도를 제공하기 위하여 하나의 IC 칩이 자동 중계기와 상호 연결되는 리세스된 칩 상호 연결 배열에 관한 것이다.
리세스된 IC 칩 패키지들은 상호 연결 기판 면적을 효율적으로 이용하고 있고, 전반적으로 패키지 프로파일이 얇고, 상호 연결 길이가 축소되므로, IC 디바이스 상호 연결 기술분야에서 사용되고 있다.
리세스된 칩 패키지 옵션들의 다양함은 1997년 3월 4일 특허허여된 미국 특허 제 5,608,262호에서 서술되고 청구되어 있고, 참조로써 본 명세서에 병합되어 있다.
리세스된 칩 패키지들은, 3개의 구성요소들로 구성되어 있다. 설명의 목적상 즉, 제 1 레벨 구성요소들로써 정의되는 IC 칩 또는 칩들과, 제 2 레벨 구성요소으로써 여기에서 정의되는 IC 칩이거나 또는 수동 상호 연결 기판인 중간 상호 연결부 기판과(통상의 패키지에서), 제 3 레벨 구성요소로써 정의되고 통상적으로 인쇄된 회로 보드(PCB)인 시스템 상호 연결 기판(SIS)인 3개의 구성요소들로 구성되어 있는 것을 특징으로 한다. 이들 구성요소들은 제 2 레벨 구성요소들이 하나 이상의 IC 칩들을 지지할 수 있고, 제 3 레벨 구성요소들이 하나이상의 제 2 레벨 구성요소들을 수용할 수 있도록 면적면에서 점차 커진다. 3개의 구성요소 패키지에서, 제 1 레벨 구성요소들은 통상적으로 제 2 레벨 구성요소들에 결합되는 플립 칩들이고, 제 2 레벨 구성요소들은 제 3 레벨 구성 요소에 플립 결합되며, 제 1 레벨 구성요소들은 제 3 레벨 구성요소에 형성된 공동내에 리세스된다.
기본 개념을 사용하는 많은 변형들이 가능하다. 예를 들어, 시스템 상호 연결 기판은 자체가 중간 상호 연결 기판로써 기능하여 제 4 보드 레벨에 부착가능하며, 제 2 레벨 구성 요소들은 제 4 레벨 구성요소의 공동내에 리세스된다.
리세스된 공동 구조들은 효과적인 상호 연결 배열들을 갖지만, 더 조밀한 상호 연결부들과 고성능의 상호 연결부를 필요로 하는 수요가 늘어나고 있다.
98년 5월 19일 출원된 동시에 계류중인 출원 번호 09/081,448 에서는, 실리콘 IC 칩들과 통상 인쇄된 배선 보드 재료들사이에서 열 잘못된 정합의 문제점을 다루는 몇 개의 대안적인 실리콘 온(on) 실리콘 IC 패키지 설계들에 관하여 기술하고 있다. 본 명세서에서 서술된 패키지들과 공통으로, 공동 계류중인 출원에서, 패키지들은 또한 실리콘 중간 상호 연결 기판를 사용하여 배열들을 상호 연결하도록 한다. 프리미엄 상호 연결부 조립체들에서 실리콘 온 실리콘 사용은 실리콘 칩의 열 팽창 계수(CTE)와 실리콘 상호 연결 기판의 열팽창사이의 정합에 의해 가능하게 제조되는 거의 최적의 열 메카니즘의 설계에 부분적으로 증가하고 있다. 종래의 실리콘 온 실리콘 패키지들에서, 실리콘 온 실리콘 MCM은 중간 상호 연결 기판에 부착되고, 중간 상호 연결 기판은 마더 보드 상에 차례로 부착된다. 그것은 실리콘의 모든 보드 레벨들, 마더 보드들의 크기 및 심지어 중간 보드들의 크기까지 구성하는 것이 열 메카니즘의 설계의 관점에서 이상적으로 보이는 반면, 이 옵션은 엄청안 비용을 들게한다. 따라서 마더보드 조립체들에서 중간 상호 연결 보드들과 마더보드들은 통상적으로 에폭시/유리 적층들이다.
통상적인 폴리머 적층들은 실리콘 온 실리콘 상호 연결 조립체에 열 메카니즘적으로 잘 정합되지 않는다. 가장, 광범위하게 사용되는 적층 인쇄된 배선 보드(PWB) 재료인 FR-4의 CTE는 대략 16ppm/℃ 이다. 실리콘의 CTE는 2.6 ppm/℃이다.
실리콘 온 실리콘 조립체와 중간 보드사이의 열 메카니즘의 부정합을 줄이기 위한 방법은 실리콘의 CTE와 정합하는 플라스틱 재료의 중간 보드를 구성하는 것일 것이다. 그러나, 이 방법의 단점은 중간 보드와 마더 보드(mother board)사이의 부정합은 수용될 수 없다는 것이다.
우리는 리세스된 플립 칩 IC 패키지를 위한 개선된 상호 연결 방법을 개발해왔다. 본 개선된 패키지의 양호한 실시예는 Degani 등의 공동 계류중인 출원 번호가 미확인된 케이스 44-28-21-59에서 서술된 것처럼 자동 중계기를 사용하고 여기에 동일 날짜로 출원되어 있다. 자동 중계기는 실질적으로 IC 칩 면적의 4배이상인, 증가된 상호 연결 면적을 제공한다. 본 발명의 양호한 실시예에 따라 자동 중계기는 실리콘이고, 자동 중계기는 복수의 상호 연결 레벨들을 갖는다. 자동 중계기의 복수 레벨의 상호 연결부 특성은 이 보드 레벨에서 전원 및 접지 상호 연결부들의 수의 통합과 전원 및 접지 입출력 신호들과 신호 입출력들을 다음 보드 레벨로의 재 라우팅(routing) 모두를 허용한다. 자동 중계기의 효율성은 인터포저를 사용함으로써 더 향상된다. 인터포저는 자동 중계기에서 다음 보드 레벨로 상호 연결하는 패턴을 전송하는 상호 연결부 홀들을 통하는 볼 그리드 어레이이다. 인터포저는 상호 연결부 요소로써 수동적이고 패키지에 스트레인(strain) 경감을 제공하기 위하여 사용된다. 인터포저는 또한 다른 중간의 상호 연결 기판들에 효과적이다.
도 1은 하이(high) 핀 카운트 IC 칩의 평면도.
도 2는 본 발명에 따른 자동 중계기의 평면도.
도 3은 도 2의 3-3을 통한 부분 단면도.
도 4는 도 2의 4-4를 통한 부분 단면도.
도 5는 도2의 자동 중계기를 구비한 어셈블된(assembled) IC 패키지의 부분 정면도. .
도 6는 자동 중계기와 인쇄된 배선 보드사이에 사용된 인터포저의 한 실시예의 평면도.
도 7은 본 발명에 따른 인터포저와 자동 중계기의 결합을 도시하는 어셈블된 플립 칩 패키지의 부분 정면도.
도 8은 본 발명의 인터포저의 다른 실시예의 평면도.
본 명세서에서 서술된 패키지들과 공통으로, 공동 계류중인 출원에서, 패키지들은 또한 실리콘 중간 상호 연결 기판를 사용하여 배열들을 상호 연결하도록 한다. 고급 상호 연결부 조합들에서 실리콘상의 실리콘 사용은 실리콘 칩의 열 팽창 계수(CTE)와 실리콘 상호 연결 기판사이의 정합에 의해 가능하도록 제조되는 거의 최적의 열 메카니즘의 설계 때문에 증가하고 있다. 최신의 실리콘 온 실리콘 패키지들에서, 실리콘 온 실리콘 MCM은 중간 상호 연결 기판에 부착되고, 중간 상호 연결 기판은 마더 보드 상에 차례로 부착된다. 그것은 실리콘의 모든 보드 레벨들, 마더 보드들의 크기 및 심지어 중간 보드들의 크기까지 구성하는 것이 열 메카니즘의 설계의 관점에서 이상적으로 보이는 반면, 이 조건은 엄청나게 비용이 든다. 따라서 마더보드 조합들에서 중간 상호 연결 보드들과 마더보드들은 통상적으로 에폭시/유리 적층들이다.
통상적인 폴리머 적층들은 실리콘 온 실리콘 상호 연결 조합에 열 메카니즘적으로 잘 정합되지 않는다. FR-4의 CTE는 대부분, 광범위하게 사용되는 적층 인쇄된 배선 보드(PWB) 재료는 대략적으로 16ppm/℃ 이다. 실리콘의 CTE는 2.6 ppm/℃ 이다.
실리콘 온 실리콘 조합과 중간 보드사이의 열 메카니즘의 잘못된 정합(match)를 축소하는 것은 실리콘의 CTE를 정합하는 플라스틱 재료의 중간 보드를 구성하는 것일 것이다. 그러나, 이 방법의 단점은 중간 보드와 마더 보드(mother board)사이의 잘못된 정합가 수용될 수 없다는 것이다.
요즘 최신의 IC 칩들은 400개를 초과하는 입출력 카운트들을 구비하여 생산된다. 요구되는 상호 연결들의 수가 이렇게 클때, 종래의 기술 배열들에서 납땜 부착 상호 연결들을 위한 피치는 엄청나게 작다. 종래의 상호 연결 전략들은 상호 연결들의 이렇게 큰 IC 어레이들을 상호 연결하는 일을 할 수 없었다.
상호 연결 사이트들의 큰 면적 어레이를 구비한 IC 칩이 도 1에 도시되어 있다. IC 칩은 11로 지정되어 있고, 면적 어레이 상호 연결 사이트들은 12 및 13으로 지정되어 있다. 상호 연결 사이트들은 사각형으로 도시되어 있지만 원형일 수 도 있다. 통상적인 도시에서 패드들을 부착하는 것이 도시되어 있고, 이것들은 사각형이지만 원형이 더 종종 사용된다. 도 1의 IC 칩에서, 엣지가 배열된 사이트들(12)의 "x" 모양으로 도시된 3개의 열들은 신호 입출력들이고, "x" 모양이 없는 내부의 사이트들(13)은 전원 및 접지이다. 이들 할당들은 회로 디자인에 따라서 변화된다. 즉, 핀들은 신호와 전원/접지 사이에서 혼합될 수 있다. 도 1은 신호에 204개가 할당되고 전원 및 접지에 196개가 할당되는 400개의 IC 칩 상호 연결 사이트들의 전체를 도시한다. 최신 기술의 IC 칩들에서, 입출력 상호 연결들의 조합된 수는 400개보다 훨씬 초과하고, 본 발명에 의해 다루어지는 상호 연결을 더 가까이 나타낸다.
본 발명에 따른 개선된 상호 연결 접근은 제 2 상호 연결 레벨 즉, IC 칩이 부착되어 있는 기판를 위해 자동 중계기를 사용하는 것과, 복수 레벨의 상호 연결들을 구비한 큰 모듈로써 자동 중계기를 구성하여, 상호 연결들의 큰 어레이가 수용될 수 있고 크로스 오버(cross over)할 수 있고, 재 라우트하고, 팬 아웃(fan out)할 수 있도록 하는 것이다. 자동 중계기를 위한 가산된 면적은 지역 어레이 상호 연결들의 수와 이 상호 연결들이 요구하는 피치에 따라 다르다. 본 발명에 따른 통상적인 배열에서, 자동 중계기의 면적은 IC 칩의 면적의 최소 4배, 바람직하게는 6배이다.
본 발명에 따른 도 1의 IC 칩을 상호 연결하는 자동 중계기는 도 2에서 도시된다. 자동 중계기(21)의 중앙 부분은 IC 칩을 수용하고, 플립칩은 자동 중계기에 부착된다. IC 칩의 중앙부분은 가상으로 15에서 도시된다. 자동 중계기상의 IC상호 연결 사이트들의 어레이는 IC 칩상의 어레이를 반영한다. 도 2에서 도시된 자동 중계기(21)는 IC 칩의 면적의 대략 7배의 면적을 갖는다. IC 칩 면적의 외부에 가산된 면적은 상호 연결 사이트들(22)을 수용한다. 이 가산된 면적은 여기에서 외부 보드 면적으로써 언급되고, 이 면적에서 상호 연결 사이트들은 다음 보드 레벨로의 연결을 위한 것이다.
도 2의 실시예에서, 외부 보드 면적은 320개의 상호 연결 사이트들을 수용한다. 이 숫자는 IC 칩상의 400개의 상호 연결 사이트들보다 적고, 명백해지는 이유들을 위한 적당한 선택이다. 핀 사이트들을 위한 핀이 도 2의 자동 중계기의 외부 보드 면적에서 수용될 수 있고, 아직 IC 칩 상호 연결부들의 피치보다 실질적으로 더 큰 피치를 갖는다는 것은 명확하다. 이 설계는 또한 상호 연결들의 큰 면적을 팬 아웃하기 위하여, 즉, 다음 레벨로 이동하는 외부 보드 상호 연결들의 피치를 증가시키기 위하여, 칩 사이트의 자동 중계기(21) 외부 보드의 큰 면적을 이용한다.
패키지의 이 레벨에서 큰 피치를 갖는 이점은 자동 중계기가 큰 납땜 범프들 또는 볼들을 이용하는 볼 그리드 어레이(BGA) 또는 인쇄된 배선 보드에 플립 부착될 수 있다는 것이다. 큰 납땜 상호 연결들은 더 신뢰할 수 있고 더 높은 생산량으로 제조될 수 있다. 상호 연결 사이트들(22)에서 범프 또는 볼 패드들은 예로, 구리-크로미윰의 합금, 또는 티타늄-플라티늄-금 합금의 남땜 가용성 패드들이다.
본 발명에 따른 통상적인 자동 중계기 구조에서 외부 보드에서 상호 연결들의 피치는 IC 상호 연결들의 피치보다 클 것이다. 외부 보드 면적이 IC 칩 면적의 4배 이상이라면, 외부 보드 면적에서 상호 연결부사이트들의 피치는 정상적으로 IC 칩 사이트에서 IC 상호 연결들의 피치의 최소 2배일 것이다. 그 피치는 상호 연결부사이트들사이의 중앙에서 중앙까지의 공간이다.
중앙 지역에서 면적 상호 연결부사이트들중에 5개를 포함하는, 도 2의 자동 중계기의 부분적인 사시도는 도 3에 도시된다. 도 3은 도 2의 3-3 부분의 중앙의 일부분의 상세도이다. 이 패키지 설계의 중요한 특성은 복수 레벨들의 상호 연결이 도시되는 이 도면에서 명확하게 나타난다.
상호 연결들(36-41)의 각각의 U모양은 접촉 패드의 종래의 납땜 가용성 금속을 나타낸다. 그 접촉부는 당업자에 의해서 이해되겠지만 통상적으로 조형의 평면에서 가늘게 상쇄된다.
도 3의 상호 연결부배열에서 IC 칩 사이트의 중앙에서 면적 어레이는 전원 및 접지 상호 연결용들이다. 본 발명에 따른 자동 중계기는 전원 및 접지 상호 연결들을 위한 특별한 특성들을 갖는다. 단일 상호 연결부레벨은 전원을 위해 지정되고, 삽입 레벨에 의해 제 1 레벨로부터 분리된 다른 레벨은 접지 상호 연결부용들인 것이 바람직하다. 도 3은 상호 연결부들(31),(32),(33) 및 (34)의 4개의 레벨들을 도시한다. 명확하게, 상호 레벨 유전체 레이어들은 도면에서 개별적으로 도시되지 않았지만 당업자들은 전도성 레이어들(33) 및 (34)사이에는 제 1 상호 레벨 유전체 레이어가, 전도성 레이어들(32) 및 (33)사이에는 제 2 상호 레벨 유전체 레이어가, 전도성 레이어들(31) 및 (32)사이에는 제 3 상호 레벨 유전체 레이어가, 전도성 레이어(31) 및 패드들(36-41)사이에는 탑 유전체 레이어가 존재한다는 것이 명확할 것이다. 바닥 전도성 레벨(34)은 접지 면이고 탑 레벨(31)은 전원 면이다. 두 개의 중간 전도성 레벨들(32) 및 (33)은 신호 입출력들에 할당되어 있다. 전도성 레벨들(31-33)은 복수레벨 개념을 도시하기 위하여 컨덕터 패턴들과 함께 도시된다. 도시된 도면에서, 면적 어레이의 모든 상호 연결들이 전원 및 접지라면, 제 2 및 제 3 레벨들을 위한 컨덕터 패턴들은 이 도면에서 생략된다. 그러나, 중앙 섹션에서 컨덕터 패턴들을 제공하는 것은 IC 칩상에서 어떤 위치에서든지 신호 입출력들과 전원과 접지 입출력들을 상호 혼합하는 조건을 설계자에게 제공한다. 신호 입출력들에 할당된 중간 레벨과 전원 및 접지에 각각 할당된 바닥 레벨들을 구비하여 도시된 배열은 전원 및 접지를 분리할 수 있는 장점을 갖지만, 다른 할당들은 확실히 유용하다. 바닥 상호 연결부레벨(34)은 전원 또는 접지 둘중의 하나에 혹은 둘다에 할당되지만, 접지 면인 것이 양호하고, 상호 연결부들이 이 레벨을 통하여 제조되지 않기에 연속적인 시트로서 도시된다. 접지 면은 도핑된 실리콘같은 기판일 수 있고, 더 좋은 전도성의 기판가 아니라면 더 전도성있는 재료들,예로 알루미늄(Al), 티타늄-팔라디움-금(Ti-Pd-Au) 또는 금(Au)으로 코팅될 수 있다. 상호 연결부레벨(31)은 도시된 것처럼 개구을 갖는 전도성 있는 재료의 메쉬(mesh)이다. 상호 연결부사이트들(36) 및 (37)은 접지 면(34)에 연결되어 있고, 상호 연결부사이트들(38),(39) 및 (41)은 전원 면(31)에 연결되어 있다. 전원 및 접지 면들은 자동 중계기를 통하여 확장되어서, 패드들(22)의 어떤 것이라도 자동 중계기의 외부 보드 지역에서 바라는 위치에서 레벨(31) 또는 (34)에 접촉부를 제공함으로서 전원 및 접지에 연결될 수 있다.
도 2에서 "x"모양을 갖고 이 실시예에서 신호 입출력들에 할당되는 어레이의 엣지에서 상호 연결부사이트들의 열들의 섹션도는, 섹션(4-4)를 따라 도 2의 부분도인 도 4에서 제공된다. 그러나, 자동 중계기의 외부 보드 지역에는 단지 320개의 상호 연결부사이트들(22)이 존재한다. 통상적으로, IC 칩으로부터의 각 신호 입출력은 전원 및 접지로 116을 떠나는 320개의 사이트들중에 204개를 소비하는 각 보드레벨에서 핀끼리 상호 연결되어 있다. 전술한 것과 같이 보드 레벨들 사이의 전원 및 접지 상호 연결부들은 불연속적이지 않다. 통상적인 회로 설계에서, 외부 보드 지역 둘레에 공간이 있는 많은 수의 전원 및 접지 상호 연결부들이 필요하지만, 통상적으로 이 수는 IC 칩을 나가는 전원 및 접지 상호 연결부들의 수보다 상당히 적다. 따라서, 본 발명의 자동 중계기는 전원 및 접지 연결부들을 통합하고, 공간적으로 재배치한다. 종래 기술에서 1 대 1로 레벨을 통과해왔던 보드 레벨에서 이 통합 기능은, 리세스된 플립 칩 패키징에서 중요한 발전이다. 최소 10 % 정도 전원 및 접지 상호 연결부들을 축소하는 것은 중요한 것으로 간주된다. 또한, 이 보드 레벨에서, 크로스 오버를 설계하고, 재 라우팅을 실행하고, 전원 및 접지를 분리하고 팬 아웃을 만드는 것은 상호 연결부기술에서 주된 발전을 나타낸다.
도 5에서 도시된 것처럼, 자동 중계기(21)는 다음 보드 레벨(52)에 일련의 상호 연결부들(51)에 의해 볼 또는 범프 납땜되며, IC칩은 도시한 바와같이 리세스된다. 상호 연결부레벨(52)은 자동 중계기로부터 다음 보드 레벨까지 많은 입출력 도선들의 신뢰성 있는 본딩을 제공하는 볼 그리드 어레이인 것이 바람직하다. 보드 레벨(52)은 중간 보드 레벨이거나, 마더 보드와 같은 시스템 인쇄된 배선 보드(PWB)일 수 있다. 둘중의 하나의 경우에 개구은 IC 칩이 리세스된 이 레벨에서 제공된다. 자동 중계기(21)를 보드(52)로 상호 연결하는 납땜 볼들은 IC 칩을 자동 중계기로 상호 연결하는 볼들보다 실제적으로 크다는 것을 인지해야 한다. BGA 볼들은 통상적으로 지름이 20에서 100 mils까지인 반면, IC 칩 상호 연결부들은 통상적으로 지름이 50에서 200 microns까지의 플립-칩 마이크로-조인트들이다. 이 차이점은 압력의 경감이라는 관점에서 중요하다. 실리콘 자동 중계기(21)와 인쇄된 배선 보드(52) 사이에서의 열 잘못된 정합 때문에 전위 변형이 이 패키지 설계에서 실질적으로 증가되어 왔다는 것은 명백하다. 도 5에서 DOV 의 오버랩(overlap) 지역은 가산된 상호 연결부들로 채워지고 종래의 구조에서 보다 크다. 통상적인 리세스된 칩 패키지는 오버 랩 지역상에서 상호 연결부들의 하나 또는 두 개의 열들을 갖는다. 도 5에서 도시된 자동 중계기 실시예에서, 오버랩 지역에서 5개의 열의 상호 연결부들이 있다. 유용한 자동 중계기는 최소 약 4개의 열들의 상호 연결부들이 있다. 자동 중계기의 가산된 면적은 이 패키지 레벨에서 전위 스트레인을(strain) 증가시키는 동안, 부가적인 상호 연결부들은 바로 전술되었듯이 크고, 따라서 스트레인 때문에 실패할 가능성이 적다. IC 칩을 위한 공동이 보드의 두께를 통하여 완전히 확장되고, IC 칩이 보드의 아래에 리세스되기 위하여 부착됨에 따라서 패키지 프로파일을 축소하는 점에서, 본 발명은 PWB 상호 연결부배열들로 적용가능하다는 것은 명백하다. 이들 구조들 및 IC 칩을 위한 공동은 모양이 사각형이고 종종 정사각형이다. 원리상, 리세스된 칩 패키지들은 공동에 리세스된 IC 칩으로 제조될 수 있다. 즉, IC 칩을 위한 공동은 자동 중계기가 부착된 인쇄된 배선 보드를 통하여 오직 부분적으로 확장된다. 본 발명을 정의하기 위하여 사용되는 인쇄된 배선 보드는 표준 에폭시 보드들,예로, FR4를 볼 그리드 어레이 상호 연결부 기판들로 그리고 다른 적당한 상호 연결부 기판로 사용한다.
자동 중계기의 재료는 IC칩의 열 팽창 계수(CTE)와 정합되도록 반도체인 것이 바람직하다. 대부분 통상적으로 이것은 실리콘일 것이다. 실리콘을 사용하는 이점은 바닥 컨덕터 레벨로써 사용되기에 충분히 전도성있다는 것이다. 실리콘을 사용하는 다른 이점은 실리콘상에서 복수 레벨들의 상호 연결부들을 형성하는 상호 연결부기술이 잘 알려져 있고, IC 칩 자체를 제조하는데 원리로 사용된다는 점이다. 따라서 복수 레벨의 상호 연결부들은 상호 레벨 유전체를 위한 SIO2를 사용하고 Si IC 기술에서 표준인 금속화를 위해 알루미늄을 사용하여 제조될 수 있다. 그러나, 자동 중계기에서 상호 연결부기술들은 IC 칩상에서의 상호 연결부들보다 상당히 크고 덜 정확하고 덜 비싼 기술로 제조될 수 있다. 따라서 자동 중계기상에서,즉, 도 3-4의 레벨들(31)-(34)와 같은 복수 레벨 상호 연결부들 패턴들을 형성하는 바람직한 방법은 상호 레벨 유전체를 위해 재료에서 스핀(spin)을 사용하는 것이다. 재료들 상에서 스핀은 유리상의 스핀(SOG)과 폴리미드와 같은 알려진 폴리머 재료들의 종류를 포함한다. 복수 레이어 컨덕터 패턴들은 어떤 적당한 금속, 즉, 구리, 알루미늄,금,티타늄-팔라디움-금(Ti-Pd-Au),등등으로 제조될 수 있다. 접촉부는 예로, 스퍼터링(sputtering)과 같은 다른 적당한 코팅 기술에 의해 제조될 수 있다. 레이어들(31)-(34)와 상호 레벨 유전체들의 두께는 작아서, 종래의 스퍼터링 처리로 접촉부를 코팅하는 것은 어렵지 않다. 접촉 플러그들이 필요하다면 사용될 수 있다.
실리콘(또는 반도체)이 자동 중계기를 위한 바람직한 재료이기에, 본 발명, 즉, 복수 레벨의 상호 연결성을 구비한 큰 면적의 상호 연결부 기판은 또한 다른 재료들의 이점은 세라믹을 사용하여 실현될 수 있다. 세라믹과 같은 절연 재료가 사용되면, 금속 레이어는 바닥 상호 연결부레벨용 절연 재료상에 놓일 수 있다.
주지되었듯이, 본 발명은 주로 IC가 400개 이상의 입출력들을 갖는 IC 패키지들을 다룬다. 또한 주지되었듯이 자동 중계기의 크기는 자동 중계기의 외부 보드 지역에서 이 많은 수의 상호 연결부들을 수용하기 위하여 IC 보다 실질적으로 커야 한다. 자동 중계기가 사용되는 대부분의 패키지 설계들에서, 자동 중계기의 가장 긴 길이는 IC의 가장 긴 길이를 최소 2배, 바람직하게는 2.5배 초과할 것이다. IC 칩의 면적에 관련된 자동 중계기의 면적의 관점에서, 자동 중계기 면적은 대부분의 경우에 IC 칩 지역을 최소 4배, 바람직하게는 6배 초과할 것이다.
종래의 패키지에서, 실리콘끼리의 모듈(module)은 적층된 에폭시 PWB에 부착된다. PWB는 또한 PWB상의 표면에 부착된 캐페시터들과 저항들과 같은 다른 납땜된 구성요소들을 갖는다. 적층된 PWB는 통상적으로 이업계에서 FR-4로 언급되는 에폭시/유리로 구성된다. 이 재료를 위한 CTE는 대략적으로 16ppm/℃ 이다. 고 밀도 상호 연결부패키지들을 위해 , PWB는 다른 적층된 보드, 예로, 마더 보드상에 납땜된 상호 연결부들로 부착되고, 적층된 보드는 통상적으로 상호 연결의 최종 레벨이다. 마더 보드는 통상적으로 FR-4 보드이거나, 이 업계에서 통상적으로 10ppm/℃이상인 비교할 수 있는 CTE 값들을 갖는 잘 알려진 여러개의 대안적인 재료들의 하나이다. 전술된 다른 열 팽창 문제들을 최소화하기 위하여 16ppm/℃ 에 가까운 값인 CTE 값과 정합되는 적층된 보드 재료들을 선택할 수 있도록 노력될 수 있다. 당업자들이 생각하는 것처럼, 에폭시 및 공통 상호 연결보드 재료들의 열 메카니즘 특성들은 서로 명목상 호환될 수 있다. 그러나, 종래의 인쇄된 배선 보드들 및 전술된 실리콘 자동 중계기 사이의 열 메카니즘 특성들에서 중요한 모순성이 있다.
자동 중계기(21)와 도 5의 에폭시/유리 적층된 PWB(52)사이의 열메카니즘의 모순성을 최소한 부분적으로 극복하기 위하여, 인터포저가 자동 중계기와 인쇄된 배선 보드 사이에 제공된다. 인터포저는 홀 상호 연결부들을 통하여 도금된 어레이이다. 양호한 실시예에서 그것은 압력 경감을 제공하기 위하여 개구이 뚫린다. 본 발명에 따른 인터포저의 한 실시예는 도 6에서 도시되고 자동 중계기상에서 상호 연결부들(51)의 패턴들을 정합하는 홀들(62)의 도금된 패턴을 구비한 보드(61)로 구성된다. 패드(63)는 도금을 통하여 홀(62)의 각각에 이웃하여 그리고 인터포저(61)의 각 사이드상에 부착된다. 패드들을 부착하는 것은 단락 운영체제에 의해 도금을 통하여 홀에 연결되거나, 그것들은 도 7에서 도시된 것처럼 다른 것을 오버랩(overlap)하거나 인접한다. 어느 한 경우에, 패드들(63)을 부착하는 어레이와 도금을 통한 홀들(62)의 어레이는 자동 중계기상의 상호 연결부패턴의 1 대 1 응답들이다. 인터포저의 목적은 압력 경감을 제공하는 것이고 종래의 상호 연결부기능을 행하지 않는 것이다. 개구(64)은 IC 칩이 패키지가 어셈블될 때 리세스되도록 인터포저에서 제조된다. 개구 또는 공동(64)은 도 5의 PWB(51)에서 공동으로써 크기상 기능상 동일하다.
인터포저는 도 7에서 전술된 것처럼 자동 중계기를 구비한, 종합적인 플립 칩 IC 상호 연결부조합의 부분으로서 도시된다. IC 칩(71)은 납땜 접착(73)에 의해 자동 중계기(72)로 부착된 플립 칩 납땜 볼 또는 범프이다. 자동 중계기(72)는 볼 접착들(75)에 의해 인터포저(61)로 부착된 플립이다. 인터포저(61)는 볼 접착들(77)에 의해 인쇄된 회로 보드(76)으로 부착되는 볼이다. 납땜 부착은 일반적이다. 본 발명의 이 관점을 도시함에 있어서, 명료성을 위해 납땜 패드들은 도시되지 않지만 또한 구리-크로미윰(Cu-Cr)처럼 일반적이다.
부가적인 열 잘못된 정합를 보호하기 위하여, 인터포저의 재료는 10ppm/℃ 이하의 CTE를 초래하도록 변형되고, 6ppm/℃ 이하인 것이 바람직하다. 이것은 유리의 부하 또는 예로, 아라미드와 같은 다른 섬유 강화 재료 및 다른 알려진 방식으로 에폭시/유리 PWB에서 다른 첨가물들을 조정함으로써, 또는 에폭시의 적절한 선택에 의해 이루어 질 수 있다. 에폭시의 열 메카니즘과 다른 적당한 PWB 재료들은 당업계에서 잘 알려져 있다. 유용한 재료들은 폴리미드/케블라,에폭시/폴리미드/케블라 및 에폭시/그래파이트이다. 강화 재료 및 적층에서 강화 재료의 양은 낮은 CTE를 제공하도록 선택된다. 예를 들어, 그래파이트 섬유는 1.5-1ppm/℃를 갖으며, 따라서 적층에서 그래파이트 섬유의 양을 증가시키는 것은 CTE를 바람직한 레벨들로 줄이도록 할 수 있다.
바람직하게 인터포저의 CTE는 실리콘의 3ppm/℃인 CTE와 대등하도록 제조되고, CTE의 중요한 이점들의 획득은 1ppm/℃내에 존재한다. 잘못된 정합가 1ppm/℃ 이거나 또는 그 이하라면, 종래의 플립-칩 부착에서 사용되는 아래에 채워진 에폭시는 불필요하고 삭제될 수 있다. 인쇄된 배선 보드(76)를 포함하는 재료는 또한 10ppm/℃ 이하로, 바람직하게는 6ppm/℃ 이하로, 또는 3 또는 1 ppm/℃ 내에서 인터포저의 CTE와 동등한 CTE를 바람직하게 갖는다.
이들 원리들에 따라 구성된 3개의 레벨 상호 연결부조합들은 레벨들 사이에 예상치 못하게 낮은 열 팽창을 갖고 그것들을 상호 연결하는 납땜 범프들의 효과적인 수명은 실질적으로 증가될 것이다. 바람직하다면, 이 패키지 설계에서 가장 큰 열 잘못된 정합는 자동 중계기와 인터포저 사이에서 정상적으로 일어날 것이다. 따라서 인터포저(61)와 자동 중계기(72)(도 7)사이에서 공간을 채우는 것에 장점이 있다.
자동 중계기와 인터포저 사이에 다른 열 팽창을 극복하기 위한 다른 방법은 도 8에서 도시된다. 도 6 및 도 7에서 사용된 동일한 참조 번호들은 동일한 요소를 나타낸다. 도 8의 인터포저에서 부가된 특성은 홀들(85)을 통한 어레이이고, 인터포저에서 압력 경감을 제공하기 위하여 BGA 보드(61)를 통하여 뚫린다. 이들 홀들은 도금을 통한 홀들보다 양호하게 크고, 통상적으로 도금 및 코팅하지 않은 있는 그대로 이다. 대안적으로, 다른 모양, 예로 슬롯들,을 구비한 홀들을 통하여 홀들 대신에 제공될 수 있다. 도금을 통하여 홀들이 뚫릴 때, 이들 압력 경감 개구들이 새기거나 뚫리는 것이 편리하다. 따라서, 그것들을 도금 수행동안에 매스크(mask)한다.
도 7에서 도시된 것 처럼 인쇄된 배선 보드(76)는 IC칩을 위해 리세스를 요구하지 않으며, BGA 인터포저에서 그 리세스는 충분하다. 몇몇 경우에, 패키지에서 요소들의 관련된 두께와, 볼 또는 범프 부착들을 위해 요구되는 스탠드오프(standoff)의 두께에 따라, 인쇄된 배선 보드(76)는 인터포저(61)에서의 개구과 합동하는 개구을 요구한다. 도 7에서 도시된 인터포저가 도시된 단일의 자동 중계기아래에서만 확장됨에도 불구하고, 복수의 개구들과 복수의 자동 중계기 지원들로 제조될 수 있다.
종래의 실리콘 위의 실리콘 패키지들은 본래 다음 상호 연결부레벨로부터 리세스된 칩을 수용하는 픽쳐 프레임에서 개구을 구비한 픽쳐 프레임 구조를 갖는 중간 상호 연결부 기판들로 설계되어 왔다. 그러나, 본 발명의 인터포저는 인터포저의 한 사이드 상에서 상호 연결부사이트들의 어레이가 본래 인터포저의 즉, 인터포저의 두께를 통하여 수직으로 배열된 다른 사이드 상에서 상호 연결부사이트들의 어레이와 일직선을 이루는 보기 드문 특성을 갖는다. 따라서, 인터포저에 재라우팅 및 팬 아웃이 없다. 인터포저의 한 사이드 상에 패드들을 부착하는 것은 홀들을 통하여 반대편 사이드들상에 배치되고, 그 개구들은 패드들을 부착하는 경우에 정확하게 수직적으로 정열되지 않을 것이다. 그러나, 상호 연결부사이트들이 인터포저의 양 사이드상에 정열되어야 하는 규정은 이 변화를 커버할 예정이다. 사이트들을 부착하는 두 개의 어레이들의 구성들은 일반적으로 본래 동일하다.
그 용어 어레이는 표면에 분배된 요소들의 다양성을 정의하기 위하여 여기에 사용된다. 그 용어 구성은 어레이를 위해 특정한 공간 기하학을 정의하기 위하여 첨가된 청구항들에서 사용된다.
당 업자들은 본 발명의 다양한 부가적인 변형들을 사용할 수 있을 것이다. 기본적으로 원리들과 기술이 발전해온 원리들의 동등물에 의거한 본 명세서의 특정한 지시들로부터의 모든 유도들은 서술되고 청구된 것처럼 본 발명의 범위내에서 적절히 간주되고 발전된다.
IC 칩이 실리콘 자동 중계기에 결합되어 있고, IC 전원 및 접지 상호 연결부들을 위한 전원 및 접지 면들이 자동 중계기의 분리된 상호 연결부 레벨들상에 형성되어 있는 본 발명에 따르면, 자동 중계기는 복수 레벨을 상호 연결할 수 있어, 크로스 오버들을 가능하게 하고, IC 칩으로부터의 전원 및 접지 핀들을 입출력 신호들로 부터 분리시켜, 보다 적은 수의 상호 연결부들로 다음 보드 레벨과 통합되게 할 수 있으며, 인터포저를 사용함으로써 실리콘 자동 중계기와 통상의 인쇄된 배선 보드 재료들 사이의 열 부정합을 다룰 수 있다.

Claims (20)

  1. IC 패키지로서,
    a. 인쇄된 배선 보드(PWB)와,
    b. 상기 PWB 상에 놓여 있는 일련의 PWB 본딩 패드들과,
    c. 인터포저(interposer)와, 상기 인터포저는,
    ⅰ. 제 1 사이드(side)와, 제 2 사이드와, 적어도 부분적으로 상기 픽쳐 프레임(frame) 구조를 관통하는 개구를 구비하는 픽쳐 프레임 구조와,
    ⅱ. 상기 픽쳐 프레임 구조상에 놓여 있는 인터포저 본딩 패드의 제 1 어레이와,
    ⅲ. 상기 픽쳐 프레임 구조의 상기 제 2 사이드상의 패드들에 놓여 있는 인터포저 본딩 패드의 제 2 어레이(array)를 구비하며,
    상기 인터포저 본딩 패드의 제 2 어레이와 인터포저 본딩 패드의 상기 제 1 어레이는 본질적으로 인터포저의 두께를 통하여 수직으로 정렬되고, 상기 인터포저 본딩 패드의 제 2 어레이는 상기 일련의 PWB 본딩 패드에 연결되며,
    d. 실리콘 온 실리콘 상호 연결부모듈(module)과, 상기 모듈은,
    ⅰ'. 실리콘 IC 칩으로 상호 연결되기 적합한 기판 본딩 패드들의 제 1 어레이를 구비한 실리콘 상호 연결부 기판과,
    ⅱ'. 기판 본딩 패드들의 상기 제 1 어레이로써 상호 연결부 기판의 동일한 사이드상에서 상기 실리콘 상호 연결부 기판상의 기판 본딩 패드들의 제 2 어레이와,
    ⅲ'. 아래의 사이드와 회로 사이드를 갖는 적어도 하나의 실리콘 IC 칩을 포함하며, IC 칩 본딩 패드들의 어레이는 상기 실리콘 IC 칩의 상기 회로 사이드 상에 놓여 있고, IC 칩 본딩 패드들의 상기 어레이는 기판 본딩 패드들의 상기 제 1 어레이에 본딩되고,
    상기 실리콘 온 실리콘 상호 연결부 모듈(b)은 상기 인터포저(a)에 본딩되며, 상기 기판 본딩 패드들의 제 2 어레이는 상기 인터포저의 본딩 패드들의 제 1 어레이에 본딩되고, 상기 실리콘 온 실리콘 상호 연결 모듈은 적어도 상기 인터포저내 상기 개구에 부분적으로 리세스되는 IC 패키지.
    상기 실리콘 온 실리콘 상호 연결부모듈(b)은 상기 인터포저에서 상기 개구에서 리세스된 최소 부분적으로 상기 실리콘 온 실리콘 상호 연결부모듈을 구비하고 패드들을 부착하는 인터포저의 상기 제 1 어레이에 부착되는 패드들을 부착하는 기판의 상기 제 2 어레이를 구비한, 상기 인터포저(a)에 부착되는 IC 패키지.
  2. 제 1항에 있어서, 상기 인터포저는 6ppm/℃ 이하의 열 팽창 계수를 갖는 IC 패키지.
  3. 제 2항에 있어서, 상기 인터포저는 3ppm/℃ 의 열 팽창 계수와 정합(match)하는 열 팽창 계수를 갖는 IC 패키지.
  4. IC 패키지로서,
    a. 인쇄된 배선 보드(PWB)와,
    b. 상기 PWB 상에 놓여 있는 일련의 PWB 본딩 패드들과,
    c. 인터포저와, 상기 인터포저는
    ⅰ. 윗면 및 아랫면을 갖는 상호 연결부 기판과,
    ⅱ. 상기 인터포저를 적어도 부분적으로 관통하여 확장하고 상기 윗면에서 형성되는 적어도 하나의 사변형의 공동과,
    ⅲ. 상기 아랫 면에 놓여지고, 상기 일련의 PWB 본딩 패드들에 부착되는 상기 인터포저 본딩 패드들의 제 1 어레이와,
    ⅳ. 상기 윗면에 놓여지는 인터포저 본딩 패드들의 제 2 어레이를 포함하며, 상기 제 2 어레이는 본래 상기 제 1 구성과 동일한 구성을 가지며, 상기 인터포저 본딩 패드들의 제 2 어레이는 도금된 관통 홀들에 의해 인터포저 본딩 패드들의 상기 제 1 어레이에 상호 연결되며,
    d. 상기 공동을 실질적으로 커버하며 상기 인터포저에 상호 연결되는 자동중계기와, 상기 자동 중계기는,
    ⅰ. 윗 면과 아랫 면과 면적 At을 갖는 반도체 기판과,
    ⅱ. 상기 기판의 아랫 면에 놓여지는 절연 레이어와,
    ⅲ. 상기 제 1 일련의 자동 중계기 본딩 패드들의 둘레의 제 2 일련의 자동 중계기 본딩 패드들을 포함하며, 상기 제 2 일련의 자동 중계기 본딩 패드들은 인터포저 본딩 패드들의 상기 제 2 어레이에 부착되며,
    e. 윗 면과 아랫 면과, At> 4AI인 면적 AI와, 상기 윗 면상에 놓여지는 IC 칩 본딩 패드들의 어레이를 갖는 IC 칩을 포함하며, 상기 IC 칩 본딩 패드들은 상기 제 1 일련의 자동 중계기 본딩 패드들로 연결되며, 상기 IC 칩은 적어도 부분적으로 상기 동공에 리세스되는 IC 패키지.
  5. 제 4항에 있어서, 자동 중계기는 실리콘인 IC 패키지.
  6. 제 4항에 있어서, 인터포저는 6ppm/℃ 이하의 열 팽창 계수를 갖는 IC 패키지.
  7. 제 4항에 있어서, 인터포저는 부가적으로 응력 경감 개구들의 어레이를 갖는 IC 패키지.
  8. 제 7항에 있어서, 압력 경감 개구들은 홀들이고 그 홀들은 상기 도금된 관통 홀들보다 큰 IC 패키지.
  9. 제 4항에 있어서, 인터포저는 볼 그리드 어레이를 포함하는 IC 패키지.
  10. IC 패키지로서,
    a. 인쇄된 배선 보드(PWB)와,
    b. 상기 PWB에 놓여지는 일련의 PWB 본딩 패드들과,
    c. 인터포저와, 상기 인터포저는,
    ⅰ. 윗 면 및 아랫 면을 갖는 상호 연결부 기판과,
    ⅱ. 상기 윗면에서 형성되고, 상기 인터포저를 관통하여 적어도 부분적으로 확장하는 적어도 하나의 사변형의 공동과,
    ⅲ. 상기 아랫 면에 놓여지는 인터포저의 본딩 패드들의 제 1 어레이와, 상기 어레이는 제 1 구성을 갖고, 인터포저 본딩 패드들의 상기 제 1 어레이는 상기 일련의 PWB 본딩 패드들에 본드되고,
    ⅳ. 상기 윗 면에 놓여지는 인터포저 본딩 패드들의 제 2 어레이를 포함하며, 상기 인터포저의 상기 제 2 어레이는 본래 상기 제 1 구성으로서 동일한 구성을 갖고, 상기 인터포저 본딩 패드들의 제 2 어레이는 도금된 관통 홀들에 의해 인터포저 본딩 패드들의 상기 제 1 어레이에 상호 연결되며, IC 접지 상호 연결 인터포저 본딩 패드들의 한 그룹과 IC 상호 연결 인터포저 본딩 패드들의 그룹을 포함하며,
    d. 상기 인터포저에 부착되고 실질적으로 상기 공동을 커버하는 자동 중계기와, 상기 자동 중계기는 윗 면 및 아랫 면과 면적 At를 갖고, 상기 자동 중계기는,
    ⅰ'. 반도체 기판과, 상기 기판은 IC 접지 상호 연결 인터포저 본딩 패드들의 상기 그룹에 연결되며,
    ⅱ'. 상기 기판에 놓여지고 기판으로부터 절연된 자동 중계기의 상호 연결부들의 제 1 레벨을 포함하며, 자동 중계기 상호 연결부들의 상기 제 1 레벨은 상기 IC 상호 연결부 인터포저 본딩 패드들에 연결되며,
    e. 윗 면 및 아랫 면과 면적 AI 와, 상기 윗 면에 놓여지는 IC 칩 상호 연결 본딩 패드들의 그룹을 갖는 IC 칩을 포함하며, 상기 IC 칩은 상기 공동에 적어도 부분적으로 리세스되는 상기 IC 칩을 구비한 상기 자동 중계기의 상기 아랫 면에 부착되며, 여기서 상기 IC 칩 상호 연결 본딩 패드들의 상기 그룹은 자동 중계기 상호 연결들의 상기 제 1 레벨에 연결되며 상기 IC 칩 접지 상호 연결 본딩 패드들의 상기 그룹은 자동 중계기 기판에 연결되는 IC 패키지.
  11. 제 10 항에 있어서, 상기 기판은 실리콘인 IC 패키지
  12. 제 11 항에 있어서, 상기 인터포저는 볼 그리드 어레이인 IC 패키지.
  13. 제 10 항에 있어서, 자동 중계기 상호 연결부들의 상기 제 1 레벨은 신호 상호 연결부들을 포함하는 IC 패키지.
  14. 제 10 항에 있어서, 상기 자동 중계기의 표면상에 놓여지는 제 1의 복수의 본딩 패드들과 제 2의 복수의 본딩 패드들을 포함하며, 자동 중계기에서 접촉 상호 연결부들은 상기 제 1 복수의 본드 패드들과 기판을 연결하며 제 2 복수의 본드 패드들은 자동 중계기의 상기 제 1 레벨로 연결하는 IC 패키지.
  15. 제 10 항에 있어서, 같이 본드된 요소들은 남땜으로 본드되어 있는 IC 패키지.
  16. 제 10 항에 있어서, At> 4AI인 IC 패키지
  17. 제 10 항에 있어서, IC 칩 상호 연결 본딩 패드들의 수와 IC 칩 접지 상호 연결 본딩 패드들의 수의 합은 400 보다 큰 IC 패키지.
  18. 제 10 항에 있어서, 인터포저는 ± 3ppm/℃ 의 실리콘 열 팽창 계수와 정합하는 열 팽창 계수를 갖는 IC 패키지.
  19. 제 10 항에 있어서, 인터포저는 부가적으로 응력 경감 개구들의 어레이를 갖는 IC 패키지.
  20. 제 19 항에 있어서, 응력 경감 개구들은 홀들이고, 상기 홀들은 상기 도금된 관통 홀들보다 큰 IC 패키지.
KR1019990038065A 1998-09-08 1999-09-08 리세스된 플립-칩 패키지를 위한 인터포저 KR100637008B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/149,803 1998-09-08
US09/149,803 1998-09-08
US09/149,803 US6175158B1 (en) 1998-09-08 1998-09-08 Interposer for recessed flip-chip package

Publications (2)

Publication Number Publication Date
KR20000022978A true KR20000022978A (ko) 2000-04-25
KR100637008B1 KR100637008B1 (ko) 2006-10-23

Family

ID=22531859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990038065A KR100637008B1 (ko) 1998-09-08 1999-09-08 리세스된 플립-칩 패키지를 위한 인터포저

Country Status (4)

Country Link
US (1) US6175158B1 (ko)
KR (1) KR100637008B1 (ko)
SG (1) SG92651A1 (ko)
TW (1) TW423134B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810349B1 (ko) * 2006-08-04 2008-03-04 삼성전자주식회사 인터포저와 그를 이용한 반도체 패키지

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3849277B2 (ja) * 1998-01-26 2006-11-22 ソニー株式会社 半導体装置
US6299053B1 (en) * 1998-08-19 2001-10-09 Kulicke & Soffa Holdings, Inc. Isolated flip chip or BGA to minimize interconnect stress due to thermal mismatch
JP3846611B2 (ja) * 1998-09-25 2006-11-15 ソニー株式会社 実装用半導体部品、実装構造及び実装方法
US6396136B2 (en) * 1998-12-31 2002-05-28 Texas Instruments Incorporated Ball grid package with multiple power/ground planes
US6274937B1 (en) * 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
JP3516611B2 (ja) * 1999-06-29 2004-04-05 シャープ株式会社 半導体装置、その製造方法及び半導体装置用基板
US6527563B2 (en) 2000-10-04 2003-03-04 Gary A. Clayton Grid interposer
US6507099B1 (en) * 2000-10-20 2003-01-14 Silverbrook Research Pty Ltd Multi-chip integrated circuit carrier
US6979894B1 (en) 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
US7253510B2 (en) 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US6867121B2 (en) * 2003-01-16 2005-03-15 International Business Machines Corporation Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
US6876088B2 (en) 2003-01-16 2005-04-05 International Business Machines Corporation Flex-based IC package construction employing a balanced lamination
US7429797B2 (en) * 2003-10-10 2008-09-30 Nxp B.V. Electronic device and carrier substrate
US7060601B2 (en) * 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
DE10361106A1 (de) * 2003-12-22 2005-05-04 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und einer steifen Umverdrahtungsplatte und Verfahren zur Herstellung derselben
US7738259B2 (en) * 2004-01-22 2010-06-15 Alcatel Lucent Shared via decoupling for area arrays components
US7269813B2 (en) * 2004-11-19 2007-09-11 Alcatel Off-width pitch for improved circuit card routing
US7348667B2 (en) * 2005-03-22 2008-03-25 International Business Machines Corporation System and method for noise reduction in multi-layer ceramic packages
US7501341B1 (en) 2005-05-05 2009-03-10 Xilinx, Inc. Interconnect array formed at least in part with repeated application of an interconnect pattern
US7430800B2 (en) * 2005-06-06 2008-10-07 International Business Machines Corporation Apparatus and method for far end noise reduction using capacitive cancellation by offset wiring
US20070080441A1 (en) * 2005-08-18 2007-04-12 Scott Kirkman Thermal expansion compensation graded IC package
US8395903B1 (en) * 2006-02-10 2013-03-12 Xilinx, Inc. Interconnect pattern for semiconductor packaging
WO2008115744A1 (en) * 2007-03-16 2008-09-25 Vertical Circuits, Inc. Vertical electrical interconnect formed on support prior to die mount
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
CN101809735B (zh) * 2007-08-15 2012-06-20 泰塞拉公司 具有通过镀敷形成的接线柱的互连元件
US8704379B2 (en) * 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
CN101999167B (zh) 2008-03-12 2013-07-17 伊文萨思公司 支撑安装的电互连管芯组件
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
TWI570879B (zh) * 2009-06-26 2017-02-11 英維瑟斯公司 半導體總成及晶粒堆疊總成
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
WO2013132953A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 接合方法、電子装置の製造方法、および電子部品
IL227518A (en) * 2012-07-17 2016-11-30 Marvell Israel (M I S L ) Ltd Packing and assembly of integrated circuit
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
WO2017111903A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Integrating system in package (sip) with input/output (io) board for platform miniaturization
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
WO2017189367A1 (en) * 2016-04-29 2017-11-02 Uniqarta, Inc. Connecting electronic components to substrates
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US20180130768A1 (en) * 2016-11-09 2018-05-10 Unisem (M) Berhad Substrate Based Fan-Out Wafer Level Packaging
US20190259731A1 (en) * 2016-11-09 2019-08-22 Unisem (M) Berhad Substrate based fan-out wafer level packaging
CN110088884A (zh) 2016-11-30 2019-08-02 深圳修远电子科技有限公司 集成电路多芯片层叠封装结构以及方法
KR102468765B1 (ko) 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈
KR102448238B1 (ko) 2018-07-10 2022-09-27 삼성전자주식회사 반도체 패키지
US11209598B2 (en) 2019-02-28 2021-12-28 International Business Machines Corporation Photonics package with face-to-face bonding

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810349B1 (ko) * 2006-08-04 2008-03-04 삼성전자주식회사 인터포저와 그를 이용한 반도체 패키지
US7777324B2 (en) 2006-08-04 2010-08-17 Samsung Electronics Co., Ltd. Interposer and semiconductor package with reduced contact area

Also Published As

Publication number Publication date
KR100637008B1 (ko) 2006-10-23
TW423134B (en) 2001-02-21
US6175158B1 (en) 2001-01-16
SG92651A1 (en) 2002-11-19

Similar Documents

Publication Publication Date Title
KR100637008B1 (ko) 리세스된 플립-칩 패키지를 위한 인터포저
US5776797A (en) Three-dimensional flexible assembly of integrated circuits
US7173325B2 (en) Expansion constrained die stack
US6297141B1 (en) Mounting assembly of integrated circuit device and method for production thereof
US5081563A (en) Multi-layer package incorporating a recessed cavity for a semiconductor chip
KR100248678B1 (ko) 스택가능한 반도체 다중 칩 모듈 및 그 제조방법
US5432677A (en) Multi-chip integrated circuit module
US6319829B1 (en) Enhanced interconnection to ceramic substrates
US6400573B1 (en) Multi-chip integrated circuit module
US5935687A (en) Three dimensional package and architecture for high performance computer
US5293067A (en) Integrated circuit chip carrier
US7180170B2 (en) Lead-free integrated circuit package structure
US7279798B2 (en) High wireability microvia substrate
US20020185717A1 (en) High performance flipchip package that incorporates heat removal with minimal thermal mismatch
US20040021210A1 (en) Semiconductor packaging apparatus
JP2000164765A (ja) 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法
WO2002089207A2 (en) High performance, low cost microelectronic circuit package with interposer
JP3340350B2 (ja) 薄膜多層基板及び電子装置
US6160715A (en) Translator for recessed flip-chip package
US6437436B2 (en) Integrated circuit chip package with test points
US6537852B2 (en) Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture
US6888218B2 (en) Embedded capacitor multi-chip modules
US6812560B2 (en) Press-fit chip package
CN110911384A (zh) 一种嵌入式无源桥接芯片及其应用
KR20040035444A (ko) 스택 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 13

EXPY Expiration of term