KR19990085080A - 엠씨유의 테스트모드 설정회로 - Google Patents

엠씨유의 테스트모드 설정회로 Download PDF

Info

Publication number
KR19990085080A
KR19990085080A KR1019980017228A KR19980017228A KR19990085080A KR 19990085080 A KR19990085080 A KR 19990085080A KR 1019980017228 A KR1019980017228 A KR 1019980017228A KR 19980017228 A KR19980017228 A KR 19980017228A KR 19990085080 A KR19990085080 A KR 19990085080A
Authority
KR
South Korea
Prior art keywords
test mode
reset
signal
test
pin
Prior art date
Application number
KR1019980017228A
Other languages
English (en)
Other versions
KR100280481B1 (ko
Inventor
김호현
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19537307&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR19990085080(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980017228A priority Critical patent/KR100280481B1/ko
Priority to DE19855182A priority patent/DE19855182A1/de
Priority to JP11087656A priority patent/JP2000010955A/ja
Priority to US09/281,973 priority patent/US6408415B1/en
Publication of KR19990085080A publication Critical patent/KR19990085080A/ko
Application granted granted Critical
Publication of KR100280481B1 publication Critical patent/KR100280481B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 테스트핀을 별도로 구비하지 않고 기본적으로 사용되는 리셋핀과 클럭핀만을 이용하여 테스트모드를 설정할 수 있는 엠씨유(Microcontroller Unit : MCU)의 테스트모드 설정회로에 관한 것이다.
본 발명은 기본적으로 사용되는 리셋핀과 클럭핀만을 이용하여 테스트모드를 설정함으로써 핀 수가 적은 엠씨유에 적당하고, 테스트모드카운터의 테스트모드카운트값을 여러 가지로 디코딩하여 다양한 모드를 구현할 수 있다.

Description

엠씨유의 테스트모드 설정회로
본 발명은 엠씨유(Microcontroller Unit : 이하 MCU로 약칭)테스트 모드설정회로에 관한 것으로서, 특히 핀(Pin)수가 적은 MCU에 적합한 테스트 모드설정회로에 관한 것이다.
종래의 MCU의 테스트모드 설정회로는 도 1에 도시된 바와같이, 테스트신호가 입력되는 테스트핀(10.1)과, 리세트신호가 입력되는 리세트핀(10.2)과, 오실레이터(미도시)에서 생성된 기본 클럭신호(CLK)가 입력되는 클럭핀(10.3)과, 테스트핀(10.1)을 통하여 테스트신호가 입력되면 내부회로로 테스트모드 관련신호를 출력하는 테스트모드관련회로(10)로 구성되어 있다.
이와같이 구성된 종래 MCU의 테스트모드 설정회로는 다음과 같다.
정상모드에서 테스트모드관련회로(10)는 MCU의 내부회로에 접속되지 않는다. 이후, 테스트모드가 설정되면 즉 테스트핀(10.1)을 통하여 입력되는 테스트신호가 액티브되면, 테스트모드관련회로(10)는 테스모드 관련신호를 내부회로에 출력하여 내부회로를 테스트모드로 진입시킨다.
그런데, 최근에는 핀수가 적은 MCU가 많이 출시되고 있는데, 이때, 핀수가 적은 MCU에 기본적으로 필요한 핀인 리세트핀, VDD핀, VSS핀, 클럭핀이외에 추가로 테스트핀까지 추가할 경우는 사용자가 쓸수 있는 핀이 상대적으로 적어지게 된다. 더욱이, 테스트핀은 사용자가 일반적으로 사용하지 못하는 핀이기 때문에 더 MCU의 응용성이 떨어지게 된다.
따라서, 본 발명의 목적은 테스트핀을 별도로 구비하지 않고 기본적으로 사용되는 리셋핀과 클럭핀만을 이용하여 테스트모드를 설정함으로써, 핀 수가 적은 MCU에 적당한 MCU의 테스트모드 설정회로를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은 클럭신호와 리세트신호에 의해 동작되어, 테스트모드플래그가 액티브될 때 내부회로를 테스크모드로 진입시키는 테스트모드관련회로에 있어서, 클럭신호가 입력되는 클럭핀과, 리세트신호가 입력되는 리세트핀과, 상기 클럭신호와 리세트신호의 논리합값에 세트/리세트되어, 리세트신호를 카운트하는 테스트모드카운터와, 테스트모드카운터의 카운트값이 미리 설정된 값에 도달하면 테스트모드플래그를 액티브시키는 디코더를 포함한다.
도 1은 종래 엠씨유의 테스트모드 설정회로의 블록다이그램.
도 2는 본 발명에 따른 엠씨유의 테스트모드 설정회로의 블록다이그램.
도 3은 도 2에서 각 부의 입출력 타이밍도.
***** 도면의주요부분에대한부호설명*****
10 : 테스트모드 관련회로 10.2 : 리세트핀
10.3 : 클럭핀 20 : 오아게이트
30 : 테스트모드 카운터 40 : 디코더
도 2는 본 발명에 의한 MCU의 테스트모드 설정회로의 블록도이다. 본 발명에 의한 MCU의 테스트모드 설정회로는 종래의 테스트모드관련회로(10)에 오아게이트(20), 테스모드카운터(30) 및 디코더(40)를 추가로 포함하며, 입력핀으로서 클럭핀(10.1)과 리세트핀(10.2)만을 포함한다.
오아게이트(20)는 클럭핀(10.3)으로 입력된는 기본 클럭신호(CLK)와 리세트핀(10.2)으로 입력되는 리세트신호(RESET)를 논리합하여 테스트모드카운터(30)의 리세트단자(RSTb)로 출력한다.
테스트모드카운터(30)는 리세트단자(RSTb)로 입력되는 오아게이트(20)의 출력에 세트/리세트되어, 리세트핀(10.2)을 통해 입력된 리세트신호(RESET)를 카운트한다. 이때, 테스트모드카운터(30)는로우레벨의 신호에 의해 리세트된다.
디코더(40)는 테스트모드카운터(30)로부터 테스트카운트값을 입력받아, 입력된 카운트값이 미리 설정된 테스트모드 카운트값이 되면 테스트모드플래그를 액티브시키고, 테스트모드관련회로(10)는 액티브된 테스트모드플래그에 따라 내부회로에 테스트모드 관련신호를 출력한다.
이와같이 구성된 본 발명에 의한 MCU의 테스트모드 설정회로의 동작은 다음과 같다.
정상모드에서, 내부회로(미도시)는 클럭핀(10.3)을 통하여 입력되는 클럭신호(CLK)에 동기되어 동작된다.
이후, 테스트모드가 되어 클럭핀(10.3)으로 입력되는 클럭신호(CLK)가 도 3의 (A)와 같이 하이레벨이 되면, 내부회로는 동작이 중지되고, 테스트모드카운터(30)는 오아게이트(20)에서 출력된 하이레벨의 출력신호에 의해 세트된다.
따라서, 테스트모드카운터(30)는 리세트핀(10.2)을 통하여 클럭단자로 입력되는 도 3의 (B)와 같은 리세트신호(RESET)를 입력받아, 리세트신호(RESET)의 상승에지(또는 하강에지)를 카운트하여 도 3의 (C)와 같은 카운트값을 출력하고, 디코더(40)는 테스트모드카운터(30)로부터 카운트값을 입력받아 입력된 카운트값이 기 설정된 테스트모드카운트값이 될 때 테스트모드 플래그를 액티브시킨다.
예를들어, 디코더(40)에 미리 설정된 테스트모드카운트값이 FF라고 가정해보자.
디코더(40)는 테스트모드카운터(30)로부터 카운트값(Φ0,Φ1,Φ2,Φ3,..,FD,FE)이 입력될 때는 테스트모드 플래그를 디스에리블시키고, 시간(t)에서 테스트모드카운터(30)로부터 카운트값 FF이 입력되면 테스트모드 플래그를 인에이블시킨다.
따라서, 테스트모드관련회로(10)는 디코더(40)에서 인에이블된 테스트모드플래그에 따라 테스트모드 관련신호를 내부회로로 출력함으로써, 시간(t)이후부터 내부회로는 테스트모드에 들어가게 된다.
또한, 본 발명은 테스트모드카운터(30)의 테스트모드카운트값을 여러 가지로 설정 가능하며, 여러 가지의 테스트모드카운트값을 디코딩하여 다양한 모드를 구현할 수 있다.
이때, 상기 실시예는 단지 한 예로서 청구범위를 한정하지 않으며, 여러가지의 대안, 수정 및 변경들이 통상의 지식을 갖춘자에게 자명한 것이 될 것이다.
상기에서 상세히 설명한 바와같이, 본 발명은 테스트핀을 따로 사용하지 않고 기본적으로 사용되는 리셋핀과 클럭핀을 이용하여 테스트모드를 설정함으로써, 핀 수가 적은 MCU에 효과적이다.
또한, 테스트모드카운터의 테스트모드카운트값을 여러 가지로 디코딩하여 다양한 모드를 쉽게 구현할 수 있는 효과가 있다.

Claims (4)

  1. 클럭신호가 입력되는 클럭핀과;
    리세트신호가 입력되는 리세트핀과;
    상기 클럭신호와 리세트신호의 논리값에 따라, 리세트신호를 카운트하여 테스트신호를 발생하는 테스트신호발생회로와;
    클럭신호와 리세트신호에 의해 동작되어, 상기 테스트신호발생회로에서 출력된 테스트신호에 따라 내부회로를 테스크모드로 진입시키는 테스트모드관련회로;로 구성된 것을 특징으로 하는 엠씨유의 테스트모드 설정회로.
  2. 제1항에 있어서, 상기 테스트신호발생회로는 클럭신호와 리세트신호를 오아링하는 오아게이트와,
    상기 오아게이트의 출력에 세트/리세트되어, 상기 리세트신호를 카운트하는 테스트모드카운터와;
    테스트모드카운터의 카운트값이 미리 설정된 카운트값에 도달하면 테테스트신호를 출력하는 디코더로 구성된 것을 특징으로 하는 엠씨유의 테스트모드 설정회로.
  3. 제2항에 있어서, 상기 클럭신호는 테스트모드에서 하이레벨인 것을 특징으로 하는 엠씨유의 테스트모드 설정회로.
  4. 제2항에 있어서, 상기 테스트모드카운터는 오아게이트의 출력값이 로우레벨일 때 리세트되는 것을 특징으로 하는 엠씨유의 테스트모드 설정회로.
KR1019980017228A 1998-05-13 1998-05-13 엠씨유의테스트모드설정회로 KR100280481B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980017228A KR100280481B1 (ko) 1998-05-13 1998-05-13 엠씨유의테스트모드설정회로
DE19855182A DE19855182A1 (de) 1998-05-13 1998-11-30 Testmodus-Einstellschaltung für eine Mikrocontrollereinheit
JP11087656A JP2000010955A (ja) 1998-05-13 1999-03-30 Ｍｃｕのテストモ―ド設定回路
US09/281,973 US6408415B1 (en) 1998-05-13 1999-03-31 Test mode setup circuit for microcontroller unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980017228A KR100280481B1 (ko) 1998-05-13 1998-05-13 엠씨유의테스트모드설정회로

Publications (2)

Publication Number Publication Date
KR19990085080A true KR19990085080A (ko) 1999-12-06
KR100280481B1 KR100280481B1 (ko) 2001-02-01

Family

ID=19537307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980017228A KR100280481B1 (ko) 1998-05-13 1998-05-13 엠씨유의테스트모드설정회로

Country Status (4)

Country Link
US (1) US6408415B1 (ko)
JP (1) JP2000010955A (ko)
KR (1) KR100280481B1 (ko)
DE (1) DE19855182A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496859B1 (ko) * 2002-08-13 2005-06-22 삼성전자주식회사 동작모드 설정기능을 가진 반도체 집적회로
KR101294852B1 (ko) * 2010-10-13 2013-08-08 엘지디스플레이 주식회사 마이크로 컨트롤러, 이의 구동방법 및 이를 이용한 표시장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817417B1 (fr) * 2000-11-28 2003-01-24 St Microelectronics Sa Microprocesseur comprenant des moyens d'entree en mode test
US7574638B2 (en) * 2005-02-03 2009-08-11 Samsung Electronics Co., Ltd. Semiconductor device tested using minimum pins and methods of testing the same
KR100706241B1 (ko) * 2005-02-04 2007-04-11 삼성전자주식회사 테스트 핀을 사용하지 않고 테스트할 수 있는 시스템-온-칩 및 테스트 방법
KR100670697B1 (ko) * 2005-09-28 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 구동방법
US7586350B2 (en) * 2005-09-28 2009-09-08 Hynix Semiconductor Inc. Circuit and method for initializing an internal logic unit in a semiconductor memory device
GB0526448D0 (en) * 2005-12-23 2006-02-08 Advanced Risc Mach Ltd Diagnostic mode switching
DE102007010886B3 (de) * 2007-03-06 2008-06-26 Siemens Ag Steuergerät für ein Fahrzeug
JP6769490B2 (ja) * 2016-10-05 2020-10-14 富士電機株式会社 集積回路装置
CN115792579A (zh) * 2023-01-05 2023-03-14 旋智电子科技（上海）有限公司 用于控制测试模式的电路和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873818A (en) * 1973-10-29 1975-03-25 Ibm Electronic tester for testing devices having a high circuit density
US4148099A (en) * 1978-04-11 1979-04-03 Ncr Corporation Memory device having a minimum number of pins
US5331571A (en) 1992-07-22 1994-07-19 Nec Electronics, Inc. Testing and emulation of integrated circuits
US5757705A (en) * 1997-01-22 1998-05-26 Micron Technology, Inc. SDRAM clocking test mode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496859B1 (ko) * 2002-08-13 2005-06-22 삼성전자주식회사 동작모드 설정기능을 가진 반도체 집적회로
KR101294852B1 (ko) * 2010-10-13 2013-08-08 엘지디스플레이 주식회사 마이크로 컨트롤러, 이의 구동방법 및 이를 이용한 표시장치

Also Published As

Publication number Publication date
US6408415B1 (en) 2002-06-18
DE19855182A1 (de) 1999-11-18
JP2000010955A (ja) 2000-01-14
KR100280481B1 (ko) 2001-02-01

Similar Documents

Publication Publication Date Title
US5867049A (en) Zero setup time flip flop
KR100280481B1 (ko) 엠씨유의테스트모드설정회로
JPH06202756A (ja) クロック逓倍回路を備えた安定クロック発生回路
US20020075042A1 (en) Clock switchover circuit
JPH0946189A (ja) クロック供給回路
KR100486261B1 (ko) 스큐가 없는 듀얼 레일 버스 드라이버
US6614277B1 (en) Circuit for providing a minimum wake-up time in the wake-up logic circuits
KR20030014362A (ko) 원숏 신호 발생회로
KR100198962B1 (ko) 글리치가 없는 d 플립플롭회로
KR100188133B1 (ko) 동기식 카운터를 이용한 노이즈 커플링 회로
US6075750A (en) Method and circuit for generating an ATD signal to regulate the access to a non-volatile memory
KR100227140B1 (ko) 카운터 회로
KR100278986B1 (ko) 잡음제거회로
KR20010056242A (ko) 반도체 칩의 클럭 핀과 리셋 핀을 이용하는 테스트 모드신호 발생 회로
KR910001379B1 (ko) 시차를 갖는 전원공급 리세트신호 발생회로
KR900008858Y1 (ko) 자화면의 플래싱 기능회로
KR0118254Y1 (ko) 디지탈 신호의 상승 에지 검출회로
JP2723741B2 (ja) 半導体集積回路のクロック発生回路
KR100206906B1 (ko) 타이머/카운터 회로
JPH04261212A (ja) ノイズ除去回路
JPS62184373A (ja) 試験信号発生回路
KR100266001B1 (ko) 카운터 회로
KR100390942B1 (ko) 플래쉬 메모리 소자의 검증 회로
KR930007649B1 (ko) 잡음에 의한 오동작 방지회로
JPH09134593A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee