KR19990061078A - 반도체소자의 비트라인 형성방법 - Google Patents

반도체소자의 비트라인 형성방법 Download PDF

Info

Publication number
KR19990061078A
KR19990061078A KR1019970081332A KR19970081332A KR19990061078A KR 19990061078 A KR19990061078 A KR 19990061078A KR 1019970081332 A KR1019970081332 A KR 1019970081332A KR 19970081332 A KR19970081332 A KR 19970081332A KR 19990061078 A KR19990061078 A KR 19990061078A
Authority
KR
South Korea
Prior art keywords
bit line
mask
film
forming
hard mask
Prior art date
Application number
KR1019970081332A
Other languages
English (en)
Other versions
KR100474541B1 (ko
Inventor
이호석
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970081332A priority Critical patent/KR100474541B1/ko
Publication of KR19990061078A publication Critical patent/KR19990061078A/ko
Application granted granted Critical
Publication of KR100474541B1 publication Critical patent/KR100474541B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 비트라인 형성방법에 관한 것으로, 하부절연층이 형성된 반도체기판 상부에 비트라인용 도전체와 텅스텐 실리사이드막의 적층구조를 형성하고 상기 텅스텐 실리사이드막 상부에 하드마스크용 절연막을 형성한 다음, 상기 절연막 상부에 비트라인용 감광막패턴을 형성하고 상기 감광막패턴을 마스크로하여 상기 절연막을 식각함으로써 하드마스크를 형성한 다음, 상기 감광막패턴을 마스크로하여 텅스텐 실리사이드막을 제1등방성식각하고 상기 감광막패턴을 제거한 다음, 상기 하드마스크를 마스크로 하여 상기 도전체를 제2등방성식각함으로써 비트라인을 형성하여 후속공정으로 형성되는 저장전극 콘택과의 마진을 증가시킬 수 있어 소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 비트라인 형성방법
본 발명은 반도체소자의 비트라인 형성방법에 관한 것으로, 특히 감광막을 이용하지 않고 절연막을 하드마스크 ( hard mask ) 로 형성한 다음, 이를 이용하여 등방성식각공정을 형성하는 공정으로 비트라인을 형성하는 기술에 관한 것이다.
고집적화되는 반도체 메모리 소자의 제조공정시 저장전극과 비트라인의 접속으로 인한 소자의 특성 저하를 방지하기 위하여 저장전극 콘택과 비트라인의 중첩마진을 확보할 필요성이 있다.
일반적으로, 중첩마진을 확보하기 위하여 실시되는 공정은, 리소그래피 ( lithography ) 에서 중첩마진을 업그레이트 ( upgrade ) 하거나 새로운 중렬키 리딩 ( align key reading ) 방법을 개방하는 방법이 있으나, 그 한계가 이미 노출되어 있다.
또한, 비트라인을 질화막으로 캐핑 ( capping ) 하여 질화막 대 산화막의 고선택비 기술을 이용하는 저장전극 콘택방법 역시 비트라인에 적용된 하드 마스크의 수직 식각파일을 얻기가 어렵고, 얻는다 해도 기본적으로 비트라인 끝부분과 저장전극 콘택과의 거리가 매우 가깝기 때문에 비트라인과 저장전극 콘택에 접속될 수 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기위하여, 비트라인의 끝부분과 저장전극 콘택과의 거리를 증가시켜 저장전극과의 접속을 방지하여 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체소자의 비트라인 형성방법을 제공하는데 그 목적이 있다.
도 1 내지 도 4 는 본 발명의 실시예에 반도체소자의 비트라인 형성방법을 도시한 단면도.
도면의주요부분에대한부호의설명
11 : 하부절연층 13 : 다결정실리콘
15 : 실리사이드막 17 : 하드마스크
19 : 언더컷 ( under cut ) 21 : 비트라인
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 비트라인 형성방법은,
하부절연층이 형성된 반도체기판 상부에 비트라인용 도전체와 텅스텐 실리사이드막의 적층구조를 형성하는 공정과,
상기 텅스텐 실리사이드막 상부에 하드마스크용 절연막을 형성하는 공정과,
상기 절연막 상부에 비트라인용 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 마스크로하여 상기 절연막을 식각함으로써 하드마스크를 형성하는 공정과,
상기 감광막패턴을 마스크로하여 텅스텐 실리사이드막을 제1등방성식각하는 공정과,
상기 감광막패턴을 제거하는 공정과,
상기 하드마스크를 마스크로 하여 상기 도전체를 제2등방성식각하는 공정을 포함하는 것을 특징으로한다.
한편, 이상의 목적을 달성하기위한 본 발명의 원리는,
비트라인용 도전체와 텅스텐 실리사이드막의 적층구조 상부에 산화막이나 질화막으로 하드마스크를 형성하고 이를 이용하여 비트라인 식각공정을 실시하되,
염소가스와 산소가스를 이용한 텅스텐 실리사이드막의 제1등방성식각공정이, 상기 산소가스의 부분압력이 높을수록 텅스텐 실리사이드막의 식각비가 무한대적으로 증가하는 반면에 다결정실리콘막의 식각비는 급격하게 감소하게 되는 현상과,
염소가스와 HBr 가스를 이용한 다결정실리콘막의 제2등방성식각공정이, 상기 HBr 가스의 부분 압력이 증가할 수록 텅스텐 실리사이드막의 식각비는 급격히 감소하고 다결정실리콘막의 식각비는 무한대적으로 증가하는 현상을 이용하여 실시하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1 내지 도 4 는 본 발명의 실시예에 따른 반도체소자의 비트라인 형성방법을 도시한 단면도이다.
먼저, 반도체기판(도시안됨) 상부에 소자분리막 및 워드라인을 형성하고 그 상부를 평탄화시키는 하부절연층(11)을 형성한다.
이때, 상기 하부절연층(11)은 비.피.에스.지. ( boro phospho silicate glass, 이하에서 BPSG 라 함 ) 와 같이 유동성이 우수한 절연물질로 형성한다.
그 다음에, 상기 하부절연층(11) 상부에 다결정실리콘막(13)과 실리사이드막(15)을 순차적으로 적층한다. 여기서, 상기 실리사이드막(15)은 텅스텐 실리사이드를 말한다.
그리고, 상기 실리사이드막(15) 상부에 하드 마스크로 사용될 산화막(17)을 일정두께 형성한다. 이때, 상기 산화막(17)은 질화막으로 형성할 수도 있다. (도 1)
그 다음에, 비트라인 마스크(도시안됨)를 이용한 노광 및 현상공정으로 상기 산화막(17) 상부에 감광막패턴(도시안됨)을 형성하고 이를 마스크로하여 상기 산화막(17)을 패터닝하여 산화막(17)패턴, 즉 하드마스크를 형성한다. 이때, 상기 산화막(17)의 패터닝공정은 CF4, CHF3 등의 가스를 이용하여 실시한다. (도 2)
그 다음에, 상기 감광막패턴과 산화막(17)패턴을 마스크로하여 상기 실리사이드막(15)을 제1등방성식각하여 상기 하드마스크인 산화막(17) 패턴의 하부로 언더컷(19)을 형성한다.
이때, 상기 제1등방성식각공정은 Cl2, O2 가스를 이용하여 실시하되, O2 부분 압력이 5 % 이상인 가스 캐미스트리를 이용하고 래디칼 밀도 ( radical density ) 를 증가시키기 위하여 소오스 전력 ( source power ) 을 최고치의 30 ∼ 80 % 정도로 하여 실시한다.
그 다음에, 상기 감광막패턴을 제거한다. (도 3)
그리고, 상기 하드마스크인 산화막(17)패턴을 마스크로하여 상기 다결정실리콘막(13)을 제2등방성식각공정을 실시한다. 이때, 제2등방성식각공정은, 염소가스와 HBr 가스를 사용하여 실시하되, 상기 텅스텐 실리사이드막(15)의 식각없이 실시하기 위하여 HBr 의 부분 압력을 5 % 이상으로 유지하여 실시한다. (도 4)
후속공정으로 상기 하드마스크인 산화막(17)패턴을 제거하여 비트라인(21)을 형성한다.
여기서, 상기 산화막(17)패턴을 제거하기 않고 후속공정을 실시할 수도 있다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 비트라인 형성방법은, 비트라인의 폭을 감소시켜 후속공정으로 형성되는 저장전극 콘택공정시 상기 비트라인과의 접속을 방지할 수 있도록 마진을 확보함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (7)

  1. 하부절연층이 형성된 반도체기판 상부에 비트라인용 도전체와 텅스텐 실리사이드막의 적층구조를 형성하는 공정과,
    상기 텅스텐 실리사이드막 상부에 하드마스크용 절연막을 형성하는 공정과,
    상기 절연막 상부에 비트라인용 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 마스크로하여 상기 절연막을 식각함으로써 하드마스크를 형성하는 공정과,
    상기 감광막패턴을 마스크로하여 텅스텐 실리사이드막을 제1등방성식각하는 공정과,
    상기 감광막패턴을 제거하는 공정과,
    상기 하드마스크를 마스크로 하여 상기 도전체를 제2등방성식각하는 공정을 포함하는 반도체소자의 비트라인 형성방법.
  2. 제 1 항에 있어서,
    상기 비트라인용 도전체는 다결정실리콘으로 형성하는 것을 특징으로 하는 반도체소자의 비트라인 형성방법.
  3. 제 1 항에 있어서,
    상기 하드마스크용 절연막은 산화막이나 질화막으로 형성하는 것을 특징으로하는 반도체소자의 비트라인 형성방법.
  4. 제 1 항에 있어서,
    상기 하드마스크용 절연막 식각공정은 CF4, CHF3 등의 가스를 이용하여 실시하는 것을 특징으로하는 반도체소자의 비트라인 형성방법.
  5. 제 1 항에 있어서,
    상기 제1등방성식각공정은 Cl2, O2 가스를 이용하여 실시하는 것을 특징으로하는 반도체소자의 비트라인 형성방법.
  6. 제 5 항에 있어서,
    상기 제1등방성식각공정은 O2 부분 압력이 5 % 이상인 가스 캐미스트리를 이용하고 소오스 전력을 최고치의 30 ∼ 80 % 정도로 하여 실시하는 것을 특징으로하는 반도체소자의 비트라인 형성방법.
  7. 제 1 항에 있어서,
    상기 제2등방성식각공정은 염소가스와 HBr 가스를 사용하여 실시하되, HBr 의 부분 압력을 5 % 이상으로 유지하여 실시하는 것을 특징으로하는 반도체소자의 비트라인 형성방법.
KR1019970081332A 1997-12-31 1997-12-31 반도체소자의비트라인형성방법 KR100474541B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081332A KR100474541B1 (ko) 1997-12-31 1997-12-31 반도체소자의비트라인형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081332A KR100474541B1 (ko) 1997-12-31 1997-12-31 반도체소자의비트라인형성방법

Publications (2)

Publication Number Publication Date
KR19990061078A true KR19990061078A (ko) 1999-07-26
KR100474541B1 KR100474541B1 (ko) 2005-05-17

Family

ID=37302522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081332A KR100474541B1 (ko) 1997-12-31 1997-12-31 반도체소자의비트라인형성방법

Country Status (1)

Country Link
KR (1) KR100474541B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653983B1 (ko) * 2000-09-26 2006-12-05 주식회사 하이닉스반도체 스토리지 노드 콘택 형성방법
KR100755673B1 (ko) * 2006-08-04 2007-09-05 삼성전자주식회사 반도체 소자 제조 방법 및 이에 따라 제조된 반도체 소자
US7545046B2 (en) 2004-11-05 2009-06-09 Samsung Electronics Co., Ltd. Semiconductor devices having a trench in a side portion of a conducting line pattern and methods of forming the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950011983A (ko) * 1993-10-09 1995-05-16 이헌조 공기 조화기의 필터 자동 교환장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653983B1 (ko) * 2000-09-26 2006-12-05 주식회사 하이닉스반도체 스토리지 노드 콘택 형성방법
US7545046B2 (en) 2004-11-05 2009-06-09 Samsung Electronics Co., Ltd. Semiconductor devices having a trench in a side portion of a conducting line pattern and methods of forming the same
US7811921B2 (en) 2004-11-05 2010-10-12 Samsung Electronics Co., Ltd. Semiconductor devices having a trench in a side portion of a conducting line pattern and methods of forming the same
KR100755673B1 (ko) * 2006-08-04 2007-09-05 삼성전자주식회사 반도체 소자 제조 방법 및 이에 따라 제조된 반도체 소자

Also Published As

Publication number Publication date
KR100474541B1 (ko) 2005-05-17

Similar Documents

Publication Publication Date Title
JP2001217201A (ja) 半導体集積回路の自己整列コンタクト構造体形成方法
US6589880B2 (en) Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method
KR100458360B1 (ko) 고체디바이스에서높은에스팩트의콘택홀에칭방법
KR100474541B1 (ko) 반도체소자의비트라인형성방법
US6074952A (en) Method for forming multi-level contacts
KR100275340B1 (ko) 반도체소자의콘택홀형성방법
KR100866123B1 (ko) 반도체소자의 비트라인 형성방법
KR100326260B1 (ko) 다단계 식각을 사용한 반도체 소자의 전도라인 형성방법
KR0161878B1 (ko) 반도체장치의 콘택홀 형성방법
KR100400321B1 (ko) 반도체소자의 형성방법
KR100844935B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100365557B1 (ko) 반도체 소자의 플러그 형성 방법
KR100365748B1 (ko) 반도체소자의콘택형성방법
KR100200308B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100400298B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR0147771B1 (ko) 반도체 소자의 폴리사이드 게이트 전극 형성 방법
KR100525106B1 (ko) 반도체 장치의 스토로지 노드 패턴 형성 방법
KR100265010B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR0177343B1 (ko) 반도체 장치 및 그 제조 방법
KR100231599B1 (ko) 반도체소자의 콘택홀 형성방법
KR0172774B1 (ko) 반도체 소자의 접촉창 형성방법
KR19990057377A (ko) 반도체소자의 자기정렬적인 콘택방법
KR20010003698A (ko) 반도체소자의 금속배선 형성방법
KR19980026089A (ko) 반도체 소자의 자기정합 콘택홀 형성방법
KR20020006986A (ko) 반도체 장치의 셀프 얼라인 콘택형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee