KR19990058871A - 소프트웨어를 이용한 엔 비트 메모리의 끊어진 주소 라인 발견 방법 - Google Patents

Abstract

본 발명은 n 비트 메모리를 사용하는 컴퓨터 시스템이나 장비의 메모리를 진단할 때, 메모리 데이터 라인의 시험에 추가적으로 주소 라인의 진단을 하는 소프트웨어적인 방법에 관한 것이다. 특히 n*2 번의 메모리 기록/읽기 시험으로 주소 라인 중에 몇 번째 라인이 끊어졌는지 알아내는 방법에 관한 것이다.

본 발명에 의한 소프트웨어를 이용한 엔 비트 메모리의 끊어진 주소 라인 발견 방법은, n 비트 주소 라인의 시험을 하기 위해서, 임의의 패턴을 가진 하나의 데이터 값인 시험데이터, 상기 시험 데이터 값을 저장하는 레지스터 및 진단 대상으로서 상기 시험 데이터를 보관하는 n 비트 메모리를 포함한다.

본 발명에 따른 소프트웨어를 이용한 n 비트 메모리의 끊어진 주소라인 방법의 또 다른 바람직한 일 실시예는, n 비트 메모리의 주소 라인 시험이, 현재 메모리의 첫 번째 주소에 시험 데이터 패턴 1을 저장하는 과정, 첫 번째 주소를 구성하는 비트중 N 번째 비트를 1로 바꾼 주소에 시험 데이터 패턴 2를 저장하는 과정, 첫 번째 주소에 있는 데이터 값을 읽는 과정, 그 값이 시험 데이터 패턴 1이면 N에 1을 더한 후 다시 진행하는 과정, 첫 번째 주소에 저장되어 있는 값이 데이터 패턴 2이면 그 비트에 해당하는 주소 라인에 이상이 있음을 알리는 과정 및 N 값이 n이 될 때까지 N에 1을 더한 후 다시 진행하는 과정을 포함한다.

본 발명은, 현재 생산 대기중인 SmartEtherSwitch SS6016의 진단 프로그램에 메모리를 시험하기 위한 하나의 모듈로 자리하고 있다. 또한, 메모리의 주소 라인을 시험하기 위한 어느 곳에서나 이 방법을 적용할 수 있다. 기존의 방법을 사용하여 시험할 경우 진단시간이 길어지고 어느 라인이 끊어졌는지 발견할 수 없었던 문제점에 비해 새로운 방법을 적용하여 메모리의 주소 라인 진단 시험 시간이 2**(n-1)+1 단위에서 n 단위로 대폭 줄었다는 것과 메모리의 끊어진 주소 라인을 발견하여 사용자에게 제시할 수 있다.

Description

소프트웨어를 이용한 엔 비트 메모리의 끊어진 주소 라인 발견 방법

본 발명은 소프트웨어를 이용한 n 비트 메모리의 끊어진 주소 라인 발견 방법에 관한 것으로서, 특히 메모리 진단(Memory diagnostics)을 할 필요가 있는 메모리를 사용하는 시스템에서 시스템의 고유 기능이 수행되기 전에 각 주요 부품이 제대로 동작하는지를 검증하기 위한 방법에 관한 것이다. 즉, 진단에 관련하여 시스템에서 사용하는 메모리의 정상적인 동작상태를 진단할 수 있다.

이 시험은 메모리의 데이터 저장 기능에는 이상이 없다는 것을 전제로 한다. n 비트 주소 라인(n bit address line)의 시험을 위해 다음과 같은 구성요소가 필요하다.

- 시험 데이터 : 메모리의 모든 주소공간 (2**0 ~ 2**(n-1))

- 레지스터 : 메모리의 다음 주소를 지닌다.

- n 비트 메모리 : 진단 대상으로서 주소 데이터를 보관한다.

동작은 아래와 같은 순서로 이루어지며, 기본적으로 메모리의 모든 주소 라인을 시험하기 위해 메모리의 첫 주소부터 마지막 주소까지 모든 주소 공간(2**0 ~ 2**(n-1))이 시험대상이 된다.

현재 메모리의 첫 번째 주소 바로 다음 주소값(두 번째 주소값)을 레지스터가 가지고 있다.

레지스터가 가지고 있는 주소값을 메모리의 첫 번째 주소에 저장한다.

첫 번째 주소에 저장되어 있는 값을 다시 읽어 레지스터(두 번째 주소값)에 있는 값과 비교한다. 이때 읽은 값이 레지스터의 값과 다르면 주소 라인에 이상이 있는 것으로 판단하고 값이 같으면 다음 과정을 수행한다.

메모리와 레지스터의 각 주소를 하나씩 증가하여 같은 방법으로 시험을 수행한다. 이는 모든 주소 공간이 통과할 때까지 수행한다.

상기와 같은 종래의 기술은 메모리를 시험하기 위해 사용되는 주소공간이 2**0 ~ 2**(n-1)이기 때문에 시험하는데 많은 시간이 걸린다는 것과 메모리의 주소 라인에 이상이 있다는 사실만 발견할 수 있고 메모리의 몇 번째 라인이 끊어졌는지 확인할 수 없다는 두 가지 문제점이 발생한다.

따라서, 본 발명은 상기된 바와 같은 문제점을 해결하기 위하여 창안된 것으로, 메모리를 진단하기 위한 시간을 대폭 줄이고 오류가 발생한 주소 라인의 위치를 발견하는 방법을 제공하는 것을 목적으로 한다.

도 1 은 n 비트 메모리에서 끊어진 주소 라인을 발견하는 과정을 나타낸 흐름도.

상기와 같은 목적을 달성하기 위하여 창안된 본 발명에 따른 소프트웨어를 이용한 n 비트 메모리의 끊어진 주소 라인 발견 방법의 바람직한 일 실시예는, n 비트 주소 라인의 시험을 하기 위해서,

임의의 패턴을 가진 하나의 데이터 값인 시험데이터;

상기 시험 데이터 값을 저장하는 레지스터; 및

진단 대상으로서 상기 시험 데이터를 보관하는 n 비트 메모리을 포함한다.

본 발명에 따른 소프트웨어를 이용한 n 비트 메모리의 끊어진 주소 라인 발견 방법의 또 다른 바람직한 일 실시예는, n 비트 메모리의 주소 라인 시험이,

현재 메모리의 첫 번째 주소에 시험 데이터 패턴 1을 저장하는 과정;

첫 번째 주소를 구성하는 비트중 N 번째 비트를 1로 바꾼 주소에 시험 데이터 패턴 2를 저장하는 과정;

첫 번째 주소에 있는 데이터 값을 읽는 과정;

그 값이 시험 데이터 패턴 1이면 N에 1을 더한 후 다시 진행하는 과정;

첫 번째 주소에 저장되어 있는 값이 데이터 패턴 2이면 그 비트에 해당하는 주소 라인에 이상이 있음을 알리는 과정; 및

N 값이 n이 될 때까지 N에 1을 더한 후 다시 진행하는 과정을 포함한다.

본 발명에 있어서, 상기 과정들에서 시험대상은 메모리의 모든 주소 라인을 시험하기 위해 메모리의 N 번째 비트가 1인 n 개의 주소가 되고, N은 점검하고자 하는 비트를 차례차례 이동시키기 위한 카운터로서 사용되며, n은 진단 대상이 지원하는 메모리 주소 비트수를 가리키는 것이 바람직하고,

상기 현재 메모리의 첫 번째 주소는 모든 비트가 0으로 설정된 주소를 나타내는 것이 바람직하고,

상기 첫 번째 주소를 구성하는 비트중 N 번째 비트를 1로 바꾼 주소는 N 비트가 1로 설정되고 나머지는 모든 비트가 0으로 설정된 주소를 나타내는 것이 바람직하다.

이 시험은 메모리의 데이터 저장 기능에는 이상이 없다는 것을 전제로 한다.

n 비트 주소 라인의 시험을 위해 다음과 같은 구성요소가 필요하다.

- 시험 데이터 : 임의의 패턴을 가진 하나의 데이터 값

- 레지스터 : 시험 데이터 값을 저장한다.

- n 비트 메모리 : 진단 대상으로서 필요한 주소에 시험 데이터를 보관한다.

이하, 첨부한 도면을 참조하여 본 발명의 동작원리에 대하여 상세히 설명하면 다음과 같다.

도 1 은 n 비트 메모리의 끊어진 주소 라인을 발견하는 과정을 나타낸 흐름도이다.

기본적으로 메모리의 모든 주소 라인을 시험하기 위해 메모리의 N 번째 비트가 1인 N 개의 주소가 시험대상이 된다. N은 점검하고자 하는 비트를 차례차례 이동시키기 위한 카운터로서 사용되며, n은 진단 대상이 지원하는 메모리 주소 비트수를 가리킨다.

현재 메모리의 첫 번째 주소 즉, 모든 비트가 0으로 설정된 주소에 시험 데이터 패턴 1을 저장한다.

첫 번째 주소를 구성하는 비트중 N 번째 비트를 1로 바꾼 주소 즉, N 비트가 1로 설정되고 나머지는 모든 비트가 0으로 설정된 주소에 시험 데이터 패턴 2를 저장한다.

첫 번째 주소에 있는 데이터 값을 읽는다. 그 값이 시험 데이터 패턴 1이면 N에 1을 더한 후 다시 진행한다.

첫 번째 주소에 저장되어 있는 값이 데이터 패턴 2이면 그 비트에 해당하는 주소 라인에 이상이 있음을 알린다.

N 값이 n이 될 때까지 N에 1을 더한 후 다시 진행한다.

상기와 같이 동작하는 본 발명은, 현재 생산 대기중인 SmartEtherSwitch SS6016의 진단 프로그램에 메모리를 시험하기 위한 하나의 모듈로 자리하고 있다. 또한, 메모리의 주소 라인을 시험하기 위한 어느 곳에서나 이 방법을 적용할 수 있다. 기존의 방법을 사용하여 시험할 경우 진단시간이 길어지고 어느 라인이 끊어졌는지 발견할 수 없었던 문제점에 비해 새로운 방법을 적용하여 메모리의 주소 라인 진단 시험 시간이 2**(n-1)+1 단위에서 n 단위로 대폭 줄었다는 것과 메모리의 끊어진 주소 라인을 발견하여 사용자에게 제시할 수 있다는 효과를 보았다.

Claims (5)

1. n 비트 주소 라인의 시험을 하기 위해서,

   임의의 패턴을 가진 하나의 데이터 값인 시험데이터;

   상기 시험 데이터 값을 저장하는 레지스터; 및

   진단 대상으로서 상기 시험 데이터를 보관하는 n 비트 메모리을 포함하는, 소프트웨어를 이용한 n 비트 메모리의 끊어진 주소 라인 발견 방법.
2. n 비트 메모리의 주소 라인 시험이,

   현재 메모리의 첫 번째 주소에 시험 데이터 패턴 1을 저장하는 과정;

   첫 번째 주소를 구성하는 비트중 N 번째 비트를 1로 바꾼 주소에 시험 데이터 패턴 2를 저장하는 과정;

   첫 번째 주소에 있는 데이터 값을 읽는 과정;

   그 값이 시험 데이터 패턴 1이면 N에 1을 더한 후 다시 진행하는 과정;

   첫 번째 주소에 저장되어 있는 값이 데이터 패턴 2이면 그 비트에 해당하는 주소 라인에 이상이 있음을 알리는 과정; 및

   N 값이 n이 될 때까지 N에 1을 더한 후 다시 진행하는 과정을 포함하는, 소프트웨어를 이용한 n 비트 메모리의 끊어진 주소 라인 발견 방법.
3. 제 2 항에 있어서, 상기 과정들에서 시험대상은 메모리의 모든 주소 라인을 시험하기 위해 메모리의 N 번째 비트가 1인 N 개의 주소가 되고, N은 점검하고자 하는 비트를 차례차례 이동시키기 위한 카운터로서 사용되며, n은 진단 대상이 지원하는 메모리 주소 비트수를 가리키는, 소프트웨어를 이용한 n 비트 메모리의 끊어진 주소 라인 발견 방법.
4. 제 2 항에 있어서, 상기 현재 메모리의 첫 번째 주소는 모든 비트가 0으로 설정된 주소를 나타내는, 소프트웨어를 이용한 n 비트 메모리의 끊어진 주소 라인 발견 방법.
5. 제 2 항에 있어서, 상기 첫 번째 주소를 구성하는 비트중 N 번째 비트를 1로 바꾼 주소는 N 비트가 1로 설정되고 나머지는 모든 비트가 0으로 설정된 주소를 나타내는, 소프트웨어를 이용한 n 비트 메모리의 끊어진 주소 라인 발견 방법.