KR19990057358A - 센스앰프 구동장치 - Google Patents

센스앰프 구동장치 Download PDF

Info

Publication number
KR19990057358A
KR19990057358A KR1019970077409A KR19970077409A KR19990057358A KR 19990057358 A KR19990057358 A KR 19990057358A KR 1019970077409 A KR1019970077409 A KR 1019970077409A KR 19970077409 A KR19970077409 A KR 19970077409A KR 19990057358 A KR19990057358 A KR 19990057358A
Authority
KR
South Korea
Prior art keywords
signal
sense amplifier
driver
amplifier driving
output
Prior art date
Application number
KR1019970077409A
Other languages
English (en)
Other versions
KR100434965B1 (ko
Inventor
박정훈
김무석
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970077409A priority Critical patent/KR100434965B1/ko
Publication of KR19990057358A publication Critical patent/KR19990057358A/ko
Application granted granted Critical
Publication of KR100434965B1 publication Critical patent/KR100434965B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers

Abstract

본 발명은 반도체 메모리 소자의 센스앰프 구동장치에 관한 것으로, 특히 센스앰프 구동회로에 모드 선택기능을 부여하여 필요에 따라 다이나믹 모드와 스태틱 모드를 선택사용하여 전력소모를 방지하고 센스앰프의 활용도를 높인 센스앰프 구동장치에 관한 것으로, 이를 위해 외부신호를 논리조합하여 만들어낸 제어신호를 사용하는 모드 선택수단을 구비함에 따라 필요에 따라 다이나믹 모드와 스태틱 모드를 선택사용하므로써 불필요한 전력소모가 줄어들고 센스앰프의 활용도가 보다 높아지게 된다.

Description

센스앰프 구동장치
본 발명은 반도체 메모리 소자의 센스앰프 구동장치에 관한 것으로, 특히 센스앰프 구동회로에 모드 선택기능을 부여하여 필요에 따라 다이나믹 모드와 스태틱 모드를 선택사용하여 전력소모를 방지하고 센스앰프의 활용도를 높인 센스앰프 구동장치에 관한 것이다.
여기서, "다이나믹 모드"란 센싱동작시만 제1 센스앰프 구동신호와 제2 센스앰프 구동신호에 전원전압 레벨과 접지전압 레벨을 인가시키는 모드를 말한다.
"스태틱 모드"란 센싱동작 뿐만아니라 비센싱동작시에도 제1 센스앰프 구동신호와 제2 센스앰프 구동신호가 전원전압 레벨과 접지전압 레벨 상태를 계속적으로 유지하는 모드이다.
일반적으로, 메모리 셀에 저장되어 있는 데이터를 확실하게 감지하고 증폭하여 그 값을 외부에 연결시켜 주기 위해서는 센스앰프(Sense Amplifier, 보통 S/A로 표기한다)와 같은 증폭회로가 필수적이다.
상기 센스앰프가 구동하기 위해서는 구동전압이 필요하며 제1 센스앰프 구동신호와 제2 센스앰프 구동신호가 사용된다.
본 발명은 상기한 구동전압 제1 센스앰프 구동신호와 제2 센스앰프 구동신호를 발생시키는 구동장치에 관한 것으로
제1 센스앰프 구동신호 레벨을 조절하는 제1 센스앰프 구동신호 드라이버와 제2 센스앰프 구동신호 레벨을 조절하는 제2 센스앰프 구동신호 드라이버가 있다.
도 1은 기존에 사용되는 센스앰프 구동회로의 일 예를 나타낸 것으로, 센스 제너레이션 신호(SG)와 두 어드레스 신호(/AX8, AX8)를 입력받아 논리조합하는 드라이버 구동부(20)와, 상기 드라이버 구동부(20) 출력신호에 턴온되어 제1 센스앰프 구동신호를 전원전압 레벨로 드라이브하는 제1 센스앰프 구동신호 드라이버(22)와, 상기 드라이버 구동부(20) 출력신호에 턴온되어 제2 센스앰프 구동신호를 접지전압 레벨로 드라이브하는 제2 센스앰프 구동신호 드라이버(24)로 구성된다.
리드동작시 메모리 셀에 저장되어 있던 데이터가 셀 트랜지스터를 통해 비트라인에 전달되어 1/2Vcc로 프리차지 되어 있던 한쌍의 비트라인이 증폭동작을 시작하게 된다.
이때 센스앰프가 구동하여 어느 순간 한쌍의 비트라인은 전원전압 레벨과 접지전압 레벨로 벌어지게 되는데 이때 센스앰프를 구동시키는 전압 제1 센스앰프 구동신호와 제2 센스앰프 구동신호가 인가된다.
즉, 센싱동작시 센스 제너레이션 신호 SG가 "하이"가 되고 두 어드레스 신호 /AX8, AX8 전부 또는 이중 한개가 "하이"가 되면 상기 드라이버 구동부(20) 출력단에는 "하이" 신호가 출력되어 제1 센스앰프 구동신호 드라이버(22)와 제2 센스앰프 구동신호 드라이버(24)를 턴온시켜 제1 센스앰프 구동신호와 제2 센스앰프 구동신호를 각각 전원전압 레벨과 접지전압 레벨로 드라이브한다.
그런데, 이러한 구조를 갖는 기존의 센스앰프 구동회로(10)에 있어서는 센싱동작시만 제1 센스앰프 구동신호와 제2 센스앰프 구동신호가 전원전압 레벨과 접지전압 레벨로 드라이브되어 센스앰프에 인가되기 때문에, 비록 전력소모는 줄어들지만, 비센싱동작시에 행하여지는 복수개의 센스앰프를 동시에 테스트함에 있어서는 애로사항이 발생된다.
또한, 여기에는 예로 들지 않았지만 기존에 사용되는 센스앰프 구동회로 중에는 제1 센스앰프 구동신호와 제2 센스앰프 구동신호가 계속적으로 전원전압 레벨과 접지전압 레벨을 유지하는 경우도 있다.
이 경우 복수개의 센스앰프를 동시에 테스트함에 있어서는 유리하지만, 비센싱동작시에도 계속적으로 전원전압 레벨과 접지전압 레벨이 센스앰프에 인가되므로 불필요한 전력소모가 발생되는 문제가 있었다.
이에, 본 발명은 상기한 바와 같은 종래기술의 제 문제점을 해소시키기 위하여 창안된 것으로, 센스앰프 구동회로에 모드 선택수단을 구비하여 필요에 따라 다이나믹 모드와 스태틱 모드를 선택사용하여 전력소모를 줄이고 센스앰프의 활용도를 높이기 위한 센스앰프 구동장치를 제공함에 그 목적이 있다.
도 1은 종래기술에 따른 센스앰프 구동회로.
도 2는 본 발명의 일 실시예에 따른 센스앰프 구동회로.
도 3은 상기 도 2에 사용되는 제어신호에 대한 발생회로.
도 4는 상기 도 3의 제어신호를 발생시키는데 필요한 외부신호에 대한 파형도.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 기존의 센스앰프 구동회로 20, 40 : 드라이버 구동부
22, 42 : 제1 센스앰프 구동신호 드라이버
24, 44 : 제2 센스앰프 구동신호 드라이버
30 : 본 발명의 센스앰프 구동회로 46 : 모드 선택부
50 : 제어신호 발생회로 60 : 제1 논리게이트
62 : 반전부 64 : 플립플롭
66 : 제1 지연부 68 : 제2 논리게이트
70 : 패스 트랜지스터 72 : 제2 지연부
74 : 래치부
상기한 바와 같은 목적을 달성하기 위한 본 발명의 센스앰프 구동장치는 센스 제너레이션 신호와 소정의 어드레스 신호를 논리연산하는 드라이버 구동부와,
센싱동작시 턴온되어 제1 센스앰프 구동신호를 전원전압 레벨로 드라이브하는 제1 센스앰프 구동신호 드라이버와,
센싱동작시 턴온되어 제2 센스앰프 구동신호를 접지전압 레벨로 드라이브하는 제2 센스앰프 구동신호 드라이버를 포함하는 센스앰프 구동장치에 있어서,
상기 드라이버 구동부 출력단과 상기 제1 센스앰프 구동신호 드라이버와 제2 센스앰프 구동신호 드라이버의 공통 입력단 사이에 연결되어 입력되는 제어신호의 전위레벨에 따라 센싱동작시만 제1 센스앰프 구동신호와 제2 센스앰프 구동신호를 각각 전원전압 레벨과 접지전압 레벨로 드라이브하는 다이나믹 모드와 센싱동작이 완료된 후 프리차지 동작이나 테스트 타임 감소와 같은 비센싱동작시에는 상기 제1 센스앰프 구동신호와 제2 센스앰프 구동신호를 각각 전원전압 레벨과 접지전압 레벨로 계속적으로 드라이브하는 스태틱 모드를 선택하는 모드 선택수단을 구비함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부도면을 참조하여 본 발명의 일 실시예를 설명한다.
도 2는 본 발명의 일 실시예에 따른 센스앰프 구동회로를 나타낸 것으로, 센스 제너레이션 신호와 두개의 어드레스 신호를 논리연산하는 드라이버 구동부(40)와, 상기 드라이버 구동부(40) 출력신호와 제어신호를 수신하여 상기 제어신호의 전위레벨에 따라 센싱동작시만 제1 센스앰프 구동신호와 제2 센스앰프 구동신호를 각각 전원전압 레벨과 접지전압 레벨로 드라이브하는 다이나믹 모드와 센싱동작이 완료된 후 프리차지 동작이나 테스트 타임 감소와 같은 비센싱동작시에는 상기 제1 센스앰프 구동신호와 제2 센스앰프 구동신호를 각각 전원전압 레벨과 접지전압 레벨로 계속적으로 드라이브하는 스태틱 모드를 선택하는 모드 선택부(46)와, 상기 모드 선택부(46) 출력신호에 의해 동작하여 센싱동작 및 비센싱동작시 턴온되어 제1 센스앰프 구동신호를 전원전압 레벨로 드라이브하는 제1 센스앰프 구동신호 드라이버(42)와, 상기 모드 선택부(46) 출력신호에 의해 센싱동작 및 비센싱동작시 턴온되어 제2 센스앰프 구동신호를 접지전압 레벨로 드라이브하는 제2 센스앰프 구동신호 드라이버(44)로 구성된다.
이하, 상기한 구성으로 이루어진 본 발명의 일 실시예에 따른 센스앰프 구동회로에 대한 동작관계를 살펴본다.
여기서, 센스 제너레이션 신호 SG와 두 어드레스 신호 /AX8, AX8 중 하나 또는 모두는 스태틱 모드시나 다이나믹 모드시 "하이" 레벨을 유지한다.
따라서, 스태틱 모드와 다이나믹 모드는 제어신호의 전압레벨에 따라 결정된다.
먼저, 스태틱 모드시에는 상기 제어신호가 "하이"가 되어 인버터를 지나 "로우" 신호가 낸드 게이트 일측 입력단에 인가되므로써 타측입력단자에 무관하게 상기 낸드 게이트 출력단에는 항상 "하이" 신호가 출력된다.
상기 "하이" 신호는 제1 센스앰프 구동신호 드라이버(42)와 제2 센스앰프 구동신호 드라이버(44)를 턴온시켜 제1 센스앰프 구동신호와 제2 센스앰프 구동신호에 전원전압 레벨과 접지전압 레벨을 인가하게 된다.
한편, 다이나믹 모드시는 상기 제어신호가 "로우"가 되어 인버터를 지나 "하이" 신호가 낸드 게이트 일측입력단자에 인가되고 타측입력단자에는 "로우" 신호가 인가되므로 낸드 게이트 출력단에는 마찬가지로 "하이" 신호가 출력되어 제1 센스앰프 구동신호 드라이버(42)와 제2 센스앰프 구동신호 드라이버(44)를 턴온시켜 제1 센스앰프 구동신호와 제2 센스앰프 구동신호를 각각 전원전압 레벨과 접지전압 레벨로 드라이브하여 센싱동작을 진행시킨다.
즉, 본 발명에서는 모드 선택부(46)로 인가되는 제어신호의 전압레벨에 따라 스태틱 모드와 다이나믹 모드를 선택적으로 사용하여 센스앰프의 활용도를 높이고 있다.
도 3은 상기 도 2에 사용되는 제어신호를 발생하기 위한 회로를 나타낸 것으로, 라스신호를 입력받아 일정시간 지연시키는 직렬연결된 세개의 인버터로 이루어진 제1 지연부(66)와, 라이트 인에이블 신호와 아웃풋 인에이블 신호를 수신하여 논리연산하는 제1 논리게이트(60)와, 상기 라스신호의 위상을 반전시키는 반전부(62)와, 상기 제1 논리게이트(60) 출력신호와 상기 반전부(62) 출력신호를 수신하여 상기 제1 논리게이트(60) 출력신호를 일정시간 래치하는 플립플롭(64)과, 상기 제1 지연부(66) 출력신호와 상기 플립플롭(64)의 출력신호를 논리조합하는 제2 논리게이트(68)와, 피드백 신호에 의해 턴온되어 상기 제2 논리게이트(68) 출력신호를 전달하는 패스 트랜지스터(70)와, 상기 패스 트랜지스터(70)의 출력을 일정시간 지연시키는 직렬연결된 복수개의 인버터로 이루어진 제2 지연부(72)와, 상기 패스 트랜지스터(70) 출력신호 및 상기 제2 지연부(72)의 출력신호를 래치하여 제어신호를 출력하고 상기 패스 트랜지스터(70)로 피드백시키는 래치부(74)로 구성된다.
라스신호의 인에이블에 앞서 라이트 인에이블 신호 또는 아웃풋 인에이블 신호가 먼저 "로우"로 인에이블되면 제1 논리게이트(60) 출력단에는 "하이" 신호가 출력된다.
이때 라스신호가 "하이" 상태이므로 제1 지연부(66)의 출력단은 일정시간 지연후 "로우" 신호가 출력된다.
한편, 반전부(62) 출력단에는 위상이 반전된 "로우" 신호가 출력된다.
따라서, 플립플롭(64)은 일측단이 "하이", 타측단이 "로우" 신호가 입력되어 출력단에는 "하이" 신호가 출력된다.
이에 따라 제2 논리게이트(68) 두 입력단에는 "로우" 신호와 "하이" 신호가 각각 입력되어 도 4의 (c)에 도시된 바와 같이 상기 제2 논리게이트(68) 출력단인 Out에는 "로우" 신호가 출력된다.
상기 "로우" 신호는 패스 트랜지스터(70)를 통해 제2 지연부(72) 입력단과 래치부(74) 입력단으로 인가되고 일정시간 지연후 상기 래치부(74) D와 EN 단자에 "로우" 신호가 각각 인가된다.
따라서, 래치부(74) 출력단에는 "로우" 신호가 출력되어 상기 모드 선택부(46) 제어신호로 사용된다.
이때 발생된 제어신호의 "로우" 레벨에 따라 센스앰프 구동회로는 다이나믹 모드상태로 들어간다.
이때 발생된 래치부(74)의 "로우" 신호는 상기 패스 트랜지스터(70) 게이트 단자로 인가되어 상기 패스 트랜지스터(70)를 턴온상태로 만든다.
이후, 라스신호가 인에이블 상태로 되면 상기 제1 지연부(66) 출력단에는 "하이" 신호가 출력된다.
그러나, 상기 플립플롭(64)의 출력단은 상기 라스신호의 천이에 무관하게 계속적으로 제1 논리게이트(60) 출력단의 "하이" 신호를 유지하게 된다.
따라서, 제2 논리게이트(68) 두 입력단에는 "하이" 신호가 입력되어 도 4의 (c)에 도시된 바와 같이 출력단 Out에는 "하이" 신호가 출력된다.
상기 "하이" 신호는 턴온된 패스 트랜지스터(70)를 통해 제2 지연부(72) 및 래치부(74) 입력단으로 인가되고 상기 제2 지연부(72)에서 일정시간 지연후 결국 래치부(74) 두 입력단에는 "하이" 신호가 인가되고 출력단에는 "하이" 신호가 출력되며, 이 "하이" 신호는 제어신호로 상기 모드 선택부(46)에 인가되어 센스앰프 구동회로가 스태틱 모드로 동작시킨다.
한편, 상기 래치부(74)의 출력인 "하이" 신호는 피드백되어 상기 패스 트랜지스터(70)를 턴오프시키며 이에 따라 상기 래치부(74)에서는 계속적으로 "하이" 신호를 출력하게 되고 이는 계속적으로 제어신호를 "하이" 상태로 만들어주어 센스앰프 구동회로가 계속적으로 스태틱 상태를 유지할 수 있게 한다.
이상에서 살펴본 바와 같이, 본 발명에서는 모드 선택부를 센스앰프 구동회로에 첨가하여 제어신호의 전압레벨에 따라 스태틱 모드와 다이나믹 모드를 선택적으로 사용함에 따라 센스앰프를 보다 효율적으로 사용하게 되어 다이나믹 모드에서의 전력소모를 줄이고 스태틱 모드에서의 테스트를 보다 수월하게 할 수가 있다.
본 발명은 센스앰프를 사용하는 모든 반도체 소자에 적용가능하다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims (8)

  1. 센스 제너레이션 신호와 소정의 어드레스 신호를 논리연산하는 드라이버 구동부와,
    센싱동작시 턴온되어 제1 센스앰프 구동신호를 전원전압 레벨로 드라이브하는 제1 센스앰프 구동신호 드라이버와,
    센싱동작시 턴온되어 제2 센스앰프 구동신호를 접지전압 레벨로 드라이브하는 제2 센스앰프 구동신호 드라이버를 포함하는 센스앰프 구동장치에 있어서,
    상기 드라이버 구동부 출력단과 상기 제1 센스앰프 구동신호 드라이버와 제2 센스앰프 구동신호 드라이버의 공통 입력단 사이에 연결되어 입력되는 제어신호의 전위레벨에 따라 센싱동작시만 제1 센스앰프 구동신호와 제2 센스앰프 구동신호를 각각 전원전압 레벨과 접지전압 레벨로 드라이브하는 다이나믹 모드와 센싱동작이 완료된 후 프리차지 동작이나 테스트 타임 감소와 같은 비센싱동작시에는 상기 제1 센스앰프 구동신호와 제2 센스앰프 구동신호를 각각 전원전압 레벨과 접지전압 레벨로 계속적으로 드라이브하는 스태틱 모드를 선택하는 모드 선택수단을 구비함을 특징으로 하는 센스앰프 구동장치.
  2. 제 1 항에 있어서,
    상기 모드 선택수단은 입력되는 제어신호의 위상을 반전시키는 반전수단과,
    상기 반전수단의 출력 및 상기 드라이버 구동부 출력을 논리조합하는 논리 게이트로 구성됨을 특징으로 하는 센스앰프 구동장치.
  3. 제 2 항에 있어서,
    상기 논리 게이트는 낸드 게이트로 구성됨을 특징으로 하는 센스앰프 구동장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제어신호는 라스신호를 일정시간 지연시키는 직렬연결된 홀수개의 인버터로 이루어진 제1 지연수단과,
    두개 이상의 외부신호를 수신하여 논리연산하는 제1 논리게이트와,
    입력되는 상기 라스신호의 위상을 반전시키는 반전수단과,
    상기 제1 논리게이트 출력신호와 상기 반전수단의 출력신호를 수신하여 상기 제1 논리게이트 출력신호를 일정시간 래치하는 플립플롭과,
    상기 제1 지연수단의 출력신호와 상기 플립플롭의 출력신호를 논리조합하는 제2 논리게이트와,
    피드백 신호에 의해 턴온되어 상기 제2 논리게이트 출력신호를 전달하는 패스 트랜지스터와,
    상기 패스 트랜지스터의 출력을 일정시간 지연시키는 두개 이상 직렬연결된 짝수개의 인버터로 이루어진 제2 지연수단과,
    상기 패스 트랜지스터 출력신호 및 상기 제2 지연수단의 출력신호를 래치하여 제어신호를 출력하는 래치수단을 구비함을 특징으로 하는 센스앰프 구동장치.
  5. 제 4 항에 있어서,
    상기 제1 지연수단은 직렬연결된 홀수개의 인버터를 사용하여 구비함을 특징으로 하는 센스앰프 구동장치.
  6. 제 4 항에 있어서,
    상기 제1 논리게이트는 낸드 게이트로 구성됨을 특징으로 하는 센스앰프 구동장치.
  7. 제 4 항에 있어서,
    상기 제2 논리게이트는 낸드 게이트와 인버터로 구성됨을 특징으로 하는 센스앰프 구동장치.
  8. 제 4 항에 있어서,
    상기 제2 지연수단은 두개 이상 짝수개의 인버터가 직렬연결되어 구성됨을 특징으로 하는 센스앰프 구동장치.
KR1019970077409A 1997-12-29 1997-12-29 센스앰프 구동장치 KR100434965B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077409A KR100434965B1 (ko) 1997-12-29 1997-12-29 센스앰프 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077409A KR100434965B1 (ko) 1997-12-29 1997-12-29 센스앰프 구동장치

Publications (2)

Publication Number Publication Date
KR19990057358A true KR19990057358A (ko) 1999-07-15
KR100434965B1 KR100434965B1 (ko) 2004-07-16

Family

ID=37341085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077409A KR100434965B1 (ko) 1997-12-29 1997-12-29 센스앰프 구동장치

Country Status (1)

Country Link
KR (1) KR100434965B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613738B1 (ko) * 1999-12-22 2006-08-22 소니 가부시끼 가이샤 논리 회로
KR100673699B1 (ko) * 2000-10-10 2007-01-23 주식회사 하이닉스반도체 센스 증폭기 출력 제어 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613738B1 (ko) * 1999-12-22 2006-08-22 소니 가부시끼 가이샤 논리 회로
KR100673699B1 (ko) * 2000-10-10 2007-01-23 주식회사 하이닉스반도체 센스 증폭기 출력 제어 회로

Also Published As

Publication number Publication date
KR100434965B1 (ko) 2004-07-16

Similar Documents

Publication Publication Date Title
US6950370B2 (en) Synchronous memory device for preventing erroneous operation due to DQS ripple
EP0954866B1 (en) Sdram clocking test mode
US5701267A (en) Semiconductor storage device with macro-cell with monitoring of input data
US20050243629A1 (en) Apparatus for controlling self-refresh period in memory device
KR100238247B1 (ko) 고속 저전력 신호라인 드라이버 및 이를 이용한 반도체메모리장치
KR19980070804A (ko) 동기형 신호 입력 회로를 갖는 반도체 메모리
US7729196B2 (en) Apparatus and method for controlling enable time of signal controlling operation of data buses of memory device
JP3169071B2 (ja) 同期型半導体記憶装置
US5835449A (en) Hyper page mode control circuit for a semiconductor memory device
KR100434965B1 (ko) 센스앰프 구동장치
US5940330A (en) Synchronous memory device having a plurality of clock input buffers
KR19980026460A (ko) 반도체 메모리장치
KR980011454A (ko) 라이트 제어회로
KR100278265B1 (ko) 스태틱 커런트 감소를 위한 반도체 메모리장치
KR100335269B1 (ko) 워드라인구동장치
US7031200B2 (en) Data output apparatus for memory device
KR100617512B1 (ko) 고속 컬럼 동작용 고전압 발생 장치
KR100525909B1 (ko) 데이터 입력 버퍼
KR20050058872A (ko) 반도체 메모리 장치의 입출력 회로
KR100487481B1 (ko) 데이터출력구동회로를갖는반도체메모리장치
KR100314734B1 (ko) 출력버퍼제어회로
US20060221725A1 (en) Semiconductor integrated circuit device
KR100680949B1 (ko) 메모리 장치용 내부전압 발생장치
KR100206133B1 (ko) 정적반도체 메모리장치
KR0167063B1 (ko) 동기 메모리장치의 내부전원공급장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee