KR19990055771A - 감광막 형성방법 - Google Patents
감광막 형성방법 Download PDFInfo
- Publication number
- KR19990055771A KR19990055771A KR1019970075726A KR19970075726A KR19990055771A KR 19990055771 A KR19990055771 A KR 19990055771A KR 1019970075726 A KR1019970075726 A KR 1019970075726A KR 19970075726 A KR19970075726 A KR 19970075726A KR 19990055771 A KR19990055771 A KR 19990055771A
- Authority
- KR
- South Korea
- Prior art keywords
- photosensitive film
- forming
- photoresist film
- semiconductor device
- film formation
- Prior art date
Links
Landscapes
- Materials For Photolithography (AREA)
Abstract
본 발명은 감광막 형성방법에 관한 것으로, 피식각층이 형성된 반도체기판 상부에 감광막을 형성하는 감광막 형성방법으로서, 고압에서 코팅 및 베이크 공정을 실시하여 치밀한 구조를 감광막을 형성하여 0.1 ㎛ 이하의 디자인룰을 갖는 반도체소자의 제조를 용이하게 하고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 감광막 형성방법에 관한 것으로, 특히 0.1 ㎛ 이하의 디자인룰 ( design rule ) 을 갖는 고집적 반도체소자 사용되는 감광막의 형성방법에 관한 것이다.
최근, 0.1 ㎛ 이하의 디자인룰를 갖는 반도체소자의 제조 공정에 있어서, 0.1 ㎛ 보다 작은 패턴 형성시 감광막의 두께는 0.3 ㎛ 이하가 되어야 한다.
그러나, 0.3 ㎛ 이하의 두께를 갖는 감광막은 일반적으로 식각 내성 확보가 상당히 어렵다.
실제로 식각 내성 확보를 위해 기존의 감광막에 불소를 첨가하는 방법이 유일한 대안으로 연구되고 있다.
도 1 은 상압에서 코팅 ( coating ) 및 베이크 ( bake ) 시 감광막의 구조를 도시한 것으로, 감광막 내에 빈공간이 많이 존재하게 되고 이때문에 식각시 가스가 쉽게 침투되어 내식각성이 약해진다.
이를 해결하기 위하여, 종래에는 감광막에 풀러린 ( fullerene ) 을 첨가하는 방법을 이용하고 있으나, 1 갤론 ( gallon ) 의 감광막 제조를 위한 풀러린의 가격이 적어도 오천만원 내지 일억원 이상이기 때문에 이를 이용하여 차세대 반도체소자를 개발하기가 어렵다.
또한, 풀러린을 사용할 때 현상액으로 2.38 wt% TMAH 용액의 사용이 어려워 유기용제를 사용하여야 하는 단점이 있다.
상기 도 2 는 상기 도 1 의 감광막에 풀러린가 함유된 감광막을 도시한다. (도 1, 도 2)
상기한 바와같이 종래기술에 따른 감광막 형성방법은, 풀러린의 높은 비용으로 인해 0.1 ㎛ 이하의 디자인룰을 갖는 고집적화된 반도체소자의 제조공정을 어렵게 하여 고집적화된 차세대 반도체소자의 제작을 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 고압에서 코팅하고 베이크하여 감광막의 구조를 치밀하게 함으로써 식각내성을 증가시키는 감광막 형성방법을 제공하는데 그 목적이 있다.
도 1 및 도 2 는 종래기술에 따른 감광막 형성방법을 도시한 관계도.
도 3은 본 발명에 따른 감광막 형성방법을 도시한 관계도.
이상의 목적을 달성하기 위해 본 발명에 따른 감광막 형성방법은,
피식각층이 형성된 반도체기판 상부에 감광막을 형성하는 감광막 형성방법으로서,
고압에서 코팅 및 베이크 공정을 실시하여 치밀한 구조를 감광막을 형성하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 3 은 본 발명에 따른 감광막 형성방법을 도시한 관계도이다.
먼저, 반도체기판(도시안됨) 상부에 피식각층(도시안됨)을 형성하고, 그 상부에 감광막을 형성한다.
이때, 상기 감광막은, 1.1 ∼ 100 기압, 바람직하게는 1.1 ∼ 10 기압 정도의 고압에서 코팅 및 베이크하여 프리 볼륨 ( free volume ) 이 많이 감소된 치밀한 구조를 갖도록 형성한다. 여기서, 상기 감광막 형성공정시 온도는 감광막의 종류에 따라 다르게 하여 실시한다.
그리고, 치밀해진 감광막은 종래기술에서 풀러린을 함유하는 경우와 같은 효과를 가져 식각내성을 증가시킨다.
여기서, 상기 고압 코팅 및 베이크 공정은 새로운 시스템의 트랙 ( track ) 장비를 이용하여 실시한다.
이상에서 설명한 바와같이 본 발명에 따른 감광막 형성방법은, 고압 코팅 및 베이크 공정으로 치밀한 구조를 갖는 감광막을 형성하여 0.1 ㎛ 이하의 디자인룰을 갖는 반도체소자의 제조를 용이하게 하고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.
Claims (1)
- 피식각층이 형성된 반도체기판 상부에 감광막을 형성하는 감광막 형성방법으로서,고압에서 코팅 및 베이크 공정을 실시하여 치밀한 구조를 감광막을 형성하는 감광막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075726A KR19990055771A (ko) | 1997-12-27 | 1997-12-27 | 감광막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075726A KR19990055771A (ko) | 1997-12-27 | 1997-12-27 | 감광막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990055771A true KR19990055771A (ko) | 1999-07-15 |
Family
ID=66172313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970075726A KR19990055771A (ko) | 1997-12-27 | 1997-12-27 | 감광막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990055771A (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60157224A (ja) * | 1984-01-27 | 1985-08-17 | Toshiba Corp | レジストパタ−ンの形成方法及びレジスト処理装置 |
| KR950001406A (ko) * | 1993-06-03 | 1995-01-03 | 김주용 | 반도체 제조용 포토레지스트 제거방법 |
| KR970018105A (ko) * | 1995-09-07 | 1997-04-30 | 김광호 | 반도체 장치의 미세패턴 형성방법 |
| JPH09162116A (ja) * | 1995-12-05 | 1997-06-20 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH09218516A (ja) * | 1995-12-04 | 1997-08-19 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| KR0171918B1 (ko) * | 1994-03-25 | 1999-03-30 | 김주용 | 감광수지 코팅 두께 조절방법 및 조절장치 |
-
1997
- 1997-12-27 KR KR1019970075726A patent/KR19990055771A/ko not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60157224A (ja) * | 1984-01-27 | 1985-08-17 | Toshiba Corp | レジストパタ−ンの形成方法及びレジスト処理装置 |
| KR950001406A (ko) * | 1993-06-03 | 1995-01-03 | 김주용 | 반도체 제조용 포토레지스트 제거방법 |
| KR0171918B1 (ko) * | 1994-03-25 | 1999-03-30 | 김주용 | 감광수지 코팅 두께 조절방법 및 조절장치 |
| KR970018105A (ko) * | 1995-09-07 | 1997-04-30 | 김광호 | 반도체 장치의 미세패턴 형성방법 |
| JPH09218516A (ja) * | 1995-12-04 | 1997-08-19 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| JPH09162116A (ja) * | 1995-12-05 | 1997-06-20 | Hitachi Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5641610A (en) | Method for producing a multi-step structure in a substrate | |
| JP2002110510A (ja) | パターン形成方法 | |
| JPH10199864A (ja) | 反射防止膜のエッチング方法 | |
| US20090061635A1 (en) | Method for forming micro-patterns | |
| KR19990055771A (ko) | 감광막 형성방법 | |
| JP2006133315A (ja) | 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 | |
| US6833232B2 (en) | Micro-pattern forming method for semiconductor device | |
| KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| KR100781445B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20040057634A (ko) | 정렬 버니어 형성 방법 | |
| KR100300072B1 (ko) | 반도체 장치의 반사방지막 형성방법 | |
| KR19990057381A (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| KR100607778B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| JPS5852341B2 (ja) | 半導体装置の製造方法 | |
| JPH04291721A (ja) | 薄膜回路の製造方法 | |
| KR20050059820A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JPH0468556A (ja) | 半導体デバイスの製造方法 | |
| JPS61180456A (ja) | 半導体装置の製造方法 | |
| KR970053585A (ko) | 반도체 소자의 콘택홀 매립 플러그 형성방법 | |
| KR19980051526A (ko) | 반도체소자의 콘택홀 제조방법 | |
| KR20040035570A (ko) | 매립 배선 구조의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |