KR970018105A - 반도체 장치의 미세패턴 형성방법 - Google Patents

반도체 장치의 미세패턴 형성방법 Download PDF

Info

Publication number
KR970018105A
KR970018105A KR1019950029331A KR19950029331A KR970018105A KR 970018105 A KR970018105 A KR 970018105A KR 1019950029331 A KR1019950029331 A KR 1019950029331A KR 19950029331 A KR19950029331 A KR 19950029331A KR 970018105 A KR970018105 A KR 970018105A
Authority
KR
South Korea
Prior art keywords
forming
bake
baking
photoresist pattern
fine pattern
Prior art date
Application number
KR1019950029331A
Other languages
English (en)
Inventor
최영준
권오철
배경성
문주태
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950029331A priority Critical patent/KR970018105A/ko
Publication of KR970018105A publication Critical patent/KR970018105A/ko

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 장치의 미세패턴 형성방법에 관한 것으로, 특히 포토레지스트의 플로우를 이용한 미세패턴 형성밥법에 관하여 개시한다. 본 발명은 반도체 기판 상에 하지막을 형성하는 단계와, 상기 하지막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴이 형성된 반도체 기판을 1차 베이크하여 열 플로우시키는 단계와, 상기 베이크된 포토레지스트 패턴을 식각마스크로 상기 하지막을 식각하는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법을 제공한다. 본 발명에 의하면, 포토레지스트의 열 플로우시 분위기 가스의 기압을 증가시켜 임계크기의 균일도를 향상시킬 수 있다.

Description

반도체 장치의 미세패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (11)

  1. 반도체 기판 상에 하지막을 형성하는 단계; 상기 하지막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴이 형성된 반도체 기판을 1차 베이크하여 열 플로우시키는 단계; 및 상기 베이크된 포토레지스트 패턴을 식각마스크로 상기 하지막을 식각하는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
  2. 제1항에 있어서, 상기 1차 베이크하여 열 플로우 하는 단계 후에 2차로 베이크하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
  3. 제1항에 있어서, 상기 1차 베이크는 핫 플레이트 또는 오븐에서 수행하는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
  4. 제1항에 있어서, 상기 포토레지스트 패턴은 포지티브형 또는 네거티브형인 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
  5. 제3항에 있어서, 상기 1차 베이크는 120∼160℃의 온도, 30초∼300초의 조건에서 수행하는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
  6. 제3항에 있어서, 상기 1차 베이크는 공기, 질소 및 산소중에서 적어도 1종 이상의 혼합기체의 분위기에서 수행하는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
  7. 제3항에 있어서, 상기 1차 베이크는 0.5∼1.5기압 분위기에서 수행하는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
  8. 제2항에 있어서, 상기 2차 베이크는 핫 플레이트 또는 오픈에서 수행하는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
  9. 제8항에 있어서, 상기 2차 베이크는 150∼250℃의 온도, 30초∼1800초의 조건에서 수행하는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
  10. 제8항에 있어서, 상기 2차 베이크는 공기, 질소 및 산소중에서 적어도 1종 이상의 혼합기체의 분위기에서 수행하는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
  11. 제8항에 있어서, 상기 2차 베이크는 1.0∼10.0기압 분위기에서 수행하는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950029331A 1995-09-07 1995-09-07 반도체 장치의 미세패턴 형성방법 KR970018105A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950029331A KR970018105A (ko) 1995-09-07 1995-09-07 반도체 장치의 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029331A KR970018105A (ko) 1995-09-07 1995-09-07 반도체 장치의 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
KR970018105A true KR970018105A (ko) 1997-04-30

Family

ID=66596257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029331A KR970018105A (ko) 1995-09-07 1995-09-07 반도체 장치의 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR970018105A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055771A (ko) * 1997-12-27 1999-07-15 김영환 감광막 형성방법
KR100317583B1 (ko) * 1998-12-28 2002-05-13 박종섭 반도체소자의제조방법
KR100510448B1 (ko) * 1998-01-13 2005-10-21 삼성전자주식회사 열적 흐름 공정을 이용한 반도체장치의 미세 포토레지스트 패턴형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055771A (ko) * 1997-12-27 1999-07-15 김영환 감광막 형성방법
KR100510448B1 (ko) * 1998-01-13 2005-10-21 삼성전자주식회사 열적 흐름 공정을 이용한 반도체장치의 미세 포토레지스트 패턴형성방법
KR100317583B1 (ko) * 1998-12-28 2002-05-13 박종섭 반도체소자의제조방법

Similar Documents

Publication Publication Date Title
KR950034548A (ko) 애싱과 에칭공정을 포함한 반도체장치의 제조방법
US20040056017A1 (en) System and method for heating and cooling wafer at accelerated rates
FR2827078B1 (fr) Procede de diminution de rugosite de surface
JPS5473578A (en) Pattern exposure method of semiconductor substrate and pattern exposure apparatus
KR950001406A (ko) 반도체 제조용 포토레지스트 제거방법
TW200707634A (en) Semiconductor substrate and manufacturing method thereof
KR970018105A (ko) 반도체 장치의 미세패턴 형성방법
KR910005928A (ko) 반응분위기에서의 알루미늄 판재 또는 일부의 가열탈지 및 브레이징
US3574014A (en) Masking technique for selective etching
KR940007970A (ko) 반도체 기판 처리 방법
JPS5552221A (en) Impurity dispersion method and its device
JPS56147451A (en) Manufacture of semiconductor device
GB2430551A (en) Use of an active wafer temperature control independent from wafer emissivity
KR970003811A (ko) 반도체 소자분리막 형성 방법
JP4431307B2 (ja) 熱板オーブン及びこれを利用するフォトレジストパターン形成方法
JPS5643727A (en) Pattern formation on film to be etched
JPS5610923A (en) Preparation of semiconductor device
JPS5629347A (en) Manufacture of semiconductor device
KR960026374A (ko) 실리콘 기판 산화 방법
JPS575368A (en) Manufacture of semiconductor device
JPS56105481A (en) Etching method of silicon nitride film
JPS54162472A (en) Plasma processing method
JPS56138938A (en) Manufacture of semiconductor device
KR970063565A (ko) 반도체 장치의 층간 절연막 형성 방법
JPS6425409A (en) Junction formation of metallic silicide

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination