JPH04291721A - 薄膜回路の製造方法 - Google Patents
薄膜回路の製造方法Info
- Publication number
- JPH04291721A JPH04291721A JP5648791A JP5648791A JPH04291721A JP H04291721 A JPH04291721 A JP H04291721A JP 5648791 A JP5648791 A JP 5648791A JP 5648791 A JP5648791 A JP 5648791A JP H04291721 A JPH04291721 A JP H04291721A
- Authority
- JP
- Japan
- Prior art keywords
- film
- stepped portion
- thin film
- photoresist
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010408 film Substances 0.000 claims abstract description 47
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 239000000758 substrate Substances 0.000 abstract description 10
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 230000018109 developmental process Effects 0.000 description 5
- 238000000992 sputter etching Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 150000001721 carbon Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、電子回路部品における
薄膜回路の製造方法に関する。
薄膜回路の製造方法に関する。
【０００２】
【従来の技術】従来は、特開昭６３−１６８８１０号公
報に記載のように、ケイ素を含有したレジストをマスク
にしてカーボン膜を酸素プラズマエッチング法によりエ
ッチングし、このカーボン膜のパターンをマスクにして
、ドライエッチング法、あるいはイオンミリング法によ
り薄膜回路のパターンを形成していた。
報に記載のように、ケイ素を含有したレジストをマスク
にしてカーボン膜を酸素プラズマエッチング法によりエ
ッチングし、このカーボン膜のパターンをマスクにして
、ドライエッチング法、あるいはイオンミリング法によ
り薄膜回路のパターンを形成していた。
【０００３】
【発明が解決しようとする課題】上記従来技術において
、薄膜回路のパターンを形成する基板表面に、すでに他
の薄膜回路パターン等による凹凸、あるいは、段差のあ
る場合については考慮されておらず、下地の段差部分の
近傍で、ケイ素を含有したレジストの現像残りを生じる
ため、カーボン膜エッチング後にカーボンの残渣が残り
、従って、薄膜回路パターンを形成するときカーボン膜
の残った不要な部分に薄膜回路のパターンが残るという
問題を生じることがわかった。
、薄膜回路のパターンを形成する基板表面に、すでに他
の薄膜回路パターン等による凹凸、あるいは、段差のあ
る場合については考慮されておらず、下地の段差部分の
近傍で、ケイ素を含有したレジストの現像残りを生じる
ため、カーボン膜エッチング後にカーボンの残渣が残り
、従って、薄膜回路パターンを形成するときカーボン膜
の残った不要な部分に薄膜回路のパターンが残るという
問題を生じることがわかった。
【０００４】図２は、基板上に段差のある場合の、従来
方法による薄膜回路パターンの、例えば、導体を形成す
る製造工程を示す。
方法による薄膜回路パターンの、例えば、導体を形成す
る製造工程を示す。
【０００５】図２−（ａ）における基板上の段差は、図
２−（ｂ）で導体膜、図２−（ｃ）でカーボン膜が付け
られることにより、段差の下部は、くびれが生じてくる
。次に、図２−（ｄ）において、ホトレジストを塗布す
ることにより、段差下部に生じたくびれの部分にホトレ
ジストが入り込む。また、基板上に段差があるため、そ
の上に塗布したホトレジストの膜は、段差の上部で薄く
、段差の下部で厚くなる。これらの事から、図２−（ｅ
）で、ホトレジストを露光、現像した後、ホトレジスト
が入り込んだ段差のくびれ部分や、ホトレジストが厚く
塗布された段差の下部においては、露光が不十分となり
、現像時に残渣が残る。この残渣が原因となって、図２
−（ｆ）で、ホトレジストをマスクにして、カーボン膜
をエッチングした後に、カーボンの残渣が残り、図２−
（ｇ）で、カーボンのパターンをマスクに薄膜回路パタ
ーンを形成すると、図２−（ｈ）に示すように、カーボ
ン膜の残った不要な部分に薄膜回路のパターンが残ると
いう問題を生じる。
２−（ｂ）で導体膜、図２−（ｃ）でカーボン膜が付け
られることにより、段差の下部は、くびれが生じてくる
。次に、図２−（ｄ）において、ホトレジストを塗布す
ることにより、段差下部に生じたくびれの部分にホトレ
ジストが入り込む。また、基板上に段差があるため、そ
の上に塗布したホトレジストの膜は、段差の上部で薄く
、段差の下部で厚くなる。これらの事から、図２−（ｅ
）で、ホトレジストを露光、現像した後、ホトレジスト
が入り込んだ段差のくびれ部分や、ホトレジストが厚く
塗布された段差の下部においては、露光が不十分となり
、現像時に残渣が残る。この残渣が原因となって、図２
−（ｆ）で、ホトレジストをマスクにして、カーボン膜
をエッチングした後に、カーボンの残渣が残り、図２−
（ｇ）で、カーボンのパターンをマスクに薄膜回路パタ
ーンを形成すると、図２−（ｈ）に示すように、カーボ
ン膜の残った不要な部分に薄膜回路のパターンが残ると
いう問題を生じる。
【０００６】本発明の目的は、薄膜回路パターンを形成
する基板表面に、すでに他の薄膜回路パターン等による
凹凸あるいは段差のある場合において、その段差部分近
傍における不要な薄膜回路パターンの残渣が残るのを防
止する薄膜回路パターンの製造方法を提供することにあ
る。
する基板表面に、すでに他の薄膜回路パターン等による
凹凸あるいは段差のある場合において、その段差部分近
傍における不要な薄膜回路パターンの残渣が残るのを防
止する薄膜回路パターンの製造方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、カーボン膜をエッチングするマスクに用いるケイ素
を含有したレジストが、段差下部において、厚く形成さ
れるのを防止するため、カーボン膜を形成した後、段差
を平坦化し、次いで、ケイ素を含有したレジストを塗布
することにより、ケイ素を含有したレジストが段差部分
において局所的に厚くなるのを防止したものである。
に、カーボン膜をエッチングするマスクに用いるケイ素
を含有したレジストが、段差下部において、厚く形成さ
れるのを防止するため、カーボン膜を形成した後、段差
を平坦化し、次いで、ケイ素を含有したレジストを塗布
することにより、ケイ素を含有したレジストが段差部分
において局所的に厚くなるのを防止したものである。
【０００８】従って、ケイ素を含有したレジストのパタ
ーンをマスクにして、下地に形成した有機膜及びカーボ
ン膜のパターンを形成し、このカーボン膜をマスクに、
ドライエッチング法、あるいは、イオンミリング法によ
ってパターンを作成するものである。
ーンをマスクにして、下地に形成した有機膜及びカーボ
ン膜のパターンを形成し、このカーボン膜をマスクに、
ドライエッチング法、あるいは、イオンミリング法によ
ってパターンを作成するものである。
【０００９】
【作用】カーボン膜形成後に形成する有機膜は、例えば
、液体の状態でスピン塗布すると、段差の下部は厚く塗
布され、段差が滑らかになるという性質がある。それに
よって、その上部に形成するケイ素を含有したレジスト
は、カーボン膜上に直接塗布する場合に比べて、平坦な
面上に塗布されるので、段差部分での膜厚が、従来例に
比較して、薄くすることができる。
、液体の状態でスピン塗布すると、段差の下部は厚く塗
布され、段差が滑らかになるという性質がある。それに
よって、その上部に形成するケイ素を含有したレジスト
は、カーボン膜上に直接塗布する場合に比べて、平坦な
面上に塗布されるので、段差部分での膜厚が、従来例に
比較して、薄くすることができる。
【００１０】従って、露光、現像後に段差の下部に残渣
が残るのを防止することができ、段差の下部に、薄膜パ
ターンの残渣を生じることを防止できる。
が残るのを防止することができ、段差の下部に、薄膜パ
ターンの残渣を生じることを防止できる。
【００１１】
【実施例】以下、本発明の一実施例を図１により説明す
る。
る。
【００１２】図１−（ａ）は、すでに他の薄膜回路パタ
ーン等による凹凸、あるいは、段差のある基板断面図で
ある。図１−（ｂ）では導体膜、図１−（ｃ）ではカー
ボン膜が付けられ、段差下部にくびれが生じてくる。図
１−（ｄ）は、カーボン膜上に、液体状の有機膜をスピ
ン塗布し、基板の段差を滑らかにし、図１−（ｅ）では
、その上にケイ素を含有したホトレジストがスピン塗布
される。段差の上部、下部のホトレジストの膜厚差は、
比較的小さくおさえられ、図１−（ｆ）で、ホトレジス
トの露光、現像後に段差下部に残渣が残るのを防止する
ことができる。図１−（ｇ）で、ホトレジストのパター
ンをマスクにして、有機膜及びカーボン膜を酸素プラズ
マエッチング法、あるいは、イオンミリング法により、
パターンを形成し、これをマスクにして、図１−（ｈ）
では、導体膜をイオンミリング法によりパターンを形成
している。図１−（ｉ）では、マスク材を除去し、薄膜
回路パターン形成を完了した断面図である。
ーン等による凹凸、あるいは、段差のある基板断面図で
ある。図１−（ｂ）では導体膜、図１−（ｃ）ではカー
ボン膜が付けられ、段差下部にくびれが生じてくる。図
１−（ｄ）は、カーボン膜上に、液体状の有機膜をスピ
ン塗布し、基板の段差を滑らかにし、図１−（ｅ）では
、その上にケイ素を含有したホトレジストがスピン塗布
される。段差の上部、下部のホトレジストの膜厚差は、
比較的小さくおさえられ、図１−（ｆ）で、ホトレジス
トの露光、現像後に段差下部に残渣が残るのを防止する
ことができる。図１−（ｇ）で、ホトレジストのパター
ンをマスクにして、有機膜及びカーボン膜を酸素プラズ
マエッチング法、あるいは、イオンミリング法により、
パターンを形成し、これをマスクにして、図１−（ｈ）
では、導体膜をイオンミリング法によりパターンを形成
している。図１−（ｉ）では、マスク材を除去し、薄膜
回路パターン形成を完了した断面図である。
【００１３】本実施例において、有機膜としては、例え
ば、ＰＭＭＡ、ＰＭＩＰＫ等の様な樹脂を塗布すれば、
ケイ素を含有したレジストの現像後、樹脂が表面に現わ
れるが、これを、例えば、酸素プラズマエッチング法に
よりエッチングし、同時にカーボン膜もエッチングする
ことができ、カーボン膜のマスクパターンを作成するこ
とができる。
ば、ＰＭＭＡ、ＰＭＩＰＫ等の様な樹脂を塗布すれば、
ケイ素を含有したレジストの現像後、樹脂が表面に現わ
れるが、これを、例えば、酸素プラズマエッチング法に
よりエッチングし、同時にカーボン膜もエッチングする
ことができ、カーボン膜のマスクパターンを作成するこ
とができる。
【００１４】他の実施例として、例えば、アルカリ可溶
形のノボラック樹脂を用いることができる。これを用い
れば、ケイ素を含有したレジストの現像と同時に、樹脂
を除去することができるという効果がある。
形のノボラック樹脂を用いることができる。これを用い
れば、ケイ素を含有したレジストの現像と同時に、樹脂
を除去することができるという効果がある。
【００１５】また、他の実施例として、例えば、ポジ型
ホトレジストを用いることができる。これの効果として
は、ケイ素を含有したレジストと同時に露光、現像でき
るし、また、万一現像後、有機膜のホトレジストが残っ
ても、次の工程の酸素プラズマエッチング法、あるいは
、イオンミリング法により同時に除去できる。
ホトレジストを用いることができる。これの効果として
は、ケイ素を含有したレジストと同時に露光、現像でき
るし、また、万一現像後、有機膜のホトレジストが残っ
ても、次の工程の酸素プラズマエッチング法、あるいは
、イオンミリング法により同時に除去できる。
【００１６】
【発明の効果】本発明によれば、段差のあるカーボン膜
上に、段差下部に厚いケイ素を含有したレジストが塗布
されるのを防止することができるので、露光現像後の残
渣を生じるのを防止できる。従って、段差部分での不要
な薄膜回路パターンの残渣を生じることなく、薄膜回路
を製造することができるとう効果がある。
上に、段差下部に厚いケイ素を含有したレジストが塗布
されるのを防止することができるので、露光現像後の残
渣を生じるのを防止できる。従って、段差部分での不要
な薄膜回路パターンの残渣を生じることなく、薄膜回路
を製造することができるとう効果がある。
【図１】本発明の一実施例工程を示す断面図である。
【図２】従来例を示す断面図である。
１…基板、
２…導体膜、
３…カーボン膜、
４…有機膜、
５…ケイ素を含有したレジスト膜。
Claims (1)
- 【請求項１】カーボン膜をマスクにしてエッチングする
ことにより、薄膜回路パターンを作製する薄膜回路の製
造方法において、カーボン膜上に有機膜を形成し、その
有機膜上にホトレジストパターンを作成し、ホトレジス
トパターンをマスクにエッチングすることにより、有機
膜及びカーボン膜パターンを作成し、これをマスクにし
てエッチングすることにより薄膜回路パターンを作製す
ることを特徴とする薄膜回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5648791A JPH04291721A (ja) | 1991-03-20 | 1991-03-20 | 薄膜回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5648791A JPH04291721A (ja) | 1991-03-20 | 1991-03-20 | 薄膜回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291721A true JPH04291721A (ja) | 1992-10-15 |
Family
ID=13028461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5648791A Pending JPH04291721A (ja) | 1991-03-20 | 1991-03-20 | 薄膜回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04291721A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9337015B2 (en) | 2012-04-20 | 2016-05-10 | Hitachi Kokusai Electric Inc. | Method of manufacturing a semiconductor device, method of processing a substrate, substrate processing apparatus, and recording medium |
-
1991
- 1991-03-20 JP JP5648791A patent/JPH04291721A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9337015B2 (en) | 2012-04-20 | 2016-05-10 | Hitachi Kokusai Electric Inc. | Method of manufacturing a semiconductor device, method of processing a substrate, substrate processing apparatus, and recording medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100415088B1 (ko) | 반도체장치의 제조방법 | |
| US5679499A (en) | Method for forming photo mask for use in fabricating semiconductor device | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JP3326709B2 (ja) | パターン形成方法 | |
| US6372647B1 (en) | Via masked line first dual damascene | |
| JPH04291721A (ja) | 薄膜回路の製造方法 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| US3951659A (en) | Method for resist coating of a glass substrate | |
| US20040166448A1 (en) | Method for shrinking the image of photoresist | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| JPH06349728A (ja) | レジストパターンの形成方法 | |
| KR100239435B1 (ko) | 반도체 소자의 제조 방법 | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| KR100333370B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH05241350A (ja) | レジストパターン形成方法 | |
| JPH04324618A (ja) | レジストパターン形成方法 | |
| KR19980031110A (ko) | 반도체 소자의 감광막 패턴 형성방법 | |
| JPS5896737A (ja) | 半導体装置の製造方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JPS61294821A (ja) | 微細パタン形成法 | |
| KR20050059820A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JPH0661360A (ja) | 半導体装置の製造方法 | |
| JPS6359540B2 (ja) | ||
| JPH02237019A (ja) | 半導体装置の製造方法 | |
| JPH04100229A (ja) | 半導体装置の製造方法 |