KR19980031110A - 반도체 소자의 감광막 패턴 형성방법 - Google Patents
반도체 소자의 감광막 패턴 형성방법 Download PDFInfo
- Publication number
- KR19980031110A KR19980031110A KR1019960050641A KR19960050641A KR19980031110A KR 19980031110 A KR19980031110 A KR 19980031110A KR 1019960050641 A KR1019960050641 A KR 1019960050641A KR 19960050641 A KR19960050641 A KR 19960050641A KR 19980031110 A KR19980031110 A KR 19980031110A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- photoresist
- film
- photosensitive film
- oxide film
- Prior art date
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 소자의 감광막 패턴 형성방법에 관한 것으로, 마스크의 중간부위에 얇은 산화막을 형성하고, 상기 산화막의 하부에 제 1 감광막 및 상부에 제 2 감광막을 형성한 다음, 상부의 제 2 감광막을 노광 및 현상하여 제 2 감광막 패턴을 형성한다. 다음 상기 제 2 감광막 패턴을 식각 마스크로 하여 하부의 얇은 산화막을 플라즈마 식각하여 산화막패턴을 형성한 후, 상기 산화막 패턴을 식각 마스크로 하여 하부의 제 1 감광막을 산소 플라즈마 식가하여 최종 감광막 패턴을 형성하므로써, 종래의 감광막 패턴을 형성을 위해 노광공정시 수반되는 스탠딩 웨이브, 빛의 분산 및 감광막의 측면 노광등의 현상으로 인해 감광막 패턴 측면부의 굴곡발생을 방지시킬 수 있는 반도체 소자 제조공정 수율 및 소자의 신뢰성을 향상시킬 수 있다.
Description
본 발명은 반도체 소자의 감광막 패턴 형성방법에 관한 것으로, 특히 마스크의 중간부위에 얇은 산화막을 형성하고, 그 상부와 하부에 각각 감광막을 형성한 3층구조의 감광막 마스크를 사용함으로써, 감광막 패턴의 측벽에 굴곡이 없는 미세선폭의 감광막 패턴을 형성하여 반도체 소자의 제조공정수율 및 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 감광막 패턴 형성방법에 관한 것이다.
일반적으로 반도체 소자 제조공정중 소정형상의 반도체 소자 패턴을 형성하기 위해서 감광막 마스크를 이용한다.
따라서 원하는 패턴의 형상을 얻기 위해서는 반도체 기판상에 감광막을 도포한 후, 상기 도포된 감광막을 노광한 후 현상공정을 실시하여 반도체 기판상에 감광막 패턴을 형성한다.
이때, 상기 감광막을 노광하는 공정에 있어서 발생되는 빛의 스탠딩 웨이브(standing wave) 현상, 빛의 분산 및 감광막 패턴의 측면노광(lateral expose)등으로 인해 노광된 감광막 패턴의 측면부가 그 표면이 심하게 굴곡진 형태로 형성되어 정밀한 선폭유지가 이뤄지지 않게되고, 이로 인한 반도체 소자의 수율저하 및 소자의 신뢰성이 저하되는 문제점이 있다.
따라서 본 발명은 상기의 문제점을 해결하기 위하여 중간층에 얇은 산화막을 형성하고, 그 상부와 하부에 각각 감광막을 입힌 3층 구조의 감광막을 형성한 다음, 최하부의 감광막 식각시 그 상부의 산화막을 마스크로 하여 플라즈마 식각으로 감광막 패턴을 형성하므로써, 노광공정시 발생되는 빛의 분산 및 측면노광 등에 의한 최종 형성된 감광막 패턴의 측면부에 굴곡이 형성되지 않는 미세선폭의 감광막 패턴을 형성할 수 있어 반도체 소자의 제조수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 감광막 패턴 형성방법을 제공함에 그 목적이 있다.
도 1 내지 도 3 은 본 발명의 방법에 따른 반도체 소자의 감광막 패턴 형성 공정단계를 도시한 단면도
*도면의 주요 부분에 대한 부호의 설명*
10: 반도체 기판11: 제 1 감광막
12: 산화막13: 제 2 감광막
상기 목적을 달성하기 위한 본 발명의 방법에 의하면,
반도체 기판 상부에 제 1 감광막을 형성하는 단계와,
상기 제 1 감광막의 상부에 얇은 산화막을 형성하는 단계와,
상기 산화막 상부에 제 2 감광막을 형성하는 단계와,
상기 최상부의 제 2 감광막을 노광 및 현상하여 제 2 감광막 패턴을 형성하는 단계와,
상기 제 2 감광막 패턴을 마스크로 하여 하부의 산화막을 플라즈마 식각하여 산화막 패턴을 형성하는 단계와,
상부의 제 2 감광막 패턴을 제거하는 단계와,
상기 산화막 패턴을 식각 마스크로 하여 하부의 제 1 감광막을 플라즈마 식각하여 제 1 감광막 패턴을 형성하는 단계로 구성되는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 상세한 설명을 하기로 한다.
도 1 내지 도 3은 본 발명의 방법에 따른 반도체 소자의 감광막 패턴 성공정단계를 도시한 단면도이다.
도 1을 참조하면, 반도체 기판(21) 상부에 제 1 감광막(11)을 도포하고 그 상부에 얇은 산화막(12)을 형성한다.
다음 상기 얇은 산화막(12) 상부에 제 2 감광막(13)을 형성하여 3개의 층을 형성한다.
도 2를 참조하면, 최상부의 제 2 감광막(13)을 노광 및 현상하여 감광막 패턴(13')을 형성한다.
다음 상층의 감광막 패턴(13')을 마스크로 하여 하부의 증간층인 산화막(12)을 식각한다.
이때 상기 산화막(12) 식각시는 불소 분위기에서 선택적으로 식각한다.
도 3을 참조하면, 중간층의 산화막(12)을 선택 마스크로 사용하여 산소 플라즈마 식각을 통해 하층의 감광막(11)을 식각한다.
따라서 상기의 공정으로 감광막 패턴을 형성하면, 노광으로 인한 스탠딩 웨이브, 빛의 분산, 측면노광등으로 인한 감광막 패턴의 불량을 방지할 수 있어, 반도체 소자의 제조수율 및 신뢰성을 향상시킬 수 있다.
이상 상술한 바와 같이, 본 발명의 기술에 따라 증간부위에 얇은 산화막을 형성하고 상기 산화막의 하부에 제 1 감광막 및 상부에 제 2 감광막을 형성한 다음, 상부의 제 2 감광막을 노광 및 현상하여 제 2 감광막 패턴을 형성하고, 다음 상기 제 2 감광막 패턴을 식각 마스크로 하여 하부의 얇은 산화막을 플라즈마 식각하여 산화막을 패턴을 형성한 후, 다시 상기 산화막 패턴을 식각 마스크로 하여 하부의 1차 감광막을 플라즈마 식각하여 제 1 감광막 패턴을 형성함으로써, 종래의 감광막 패턴을 형성을 위해 노광공정시 수반되는 스탠딩 웨이브, 빛의 분산 및 감광막의 측면 노광 등으로 인해 미세패턴형성이 이뤄지지 않은 문제점을 해결할 수 있다.
Claims (4)
- 반도체 기판 상부에 제 1 감광막을 형성하는 단계와,상기 제 1 감광막의 상부에 얇은 산화막을 형성하는 단계와,상기 산화막 상부에 제 2 감광막을 형성하는 단계와,상기 최상부의 제 2 감광막을 노광 및 현상하여 제 2 감광막 패턴을 형성하는 단계와,상기 제 2 감광막 패턴을 마스크로 하여 하부의 산화막을 플라즈마 식각하여 산화막 패턴을 형성하는 단계와,상부의 제 2 감광막 패턴을 제거하는 단계와,상기 산화막 패턴을 식각 마스크로 하여 하부의 제 1 감광막을 플라즈마 식각하여 제 1 감광막 패턴을 형성하는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 감광막 패턴형성방법.
- 제 1항에 있어서, 상기 제 2 감광막 패턴을 식각 마스크로 하여 하부의 산화막 식각시 불소 분위기의 플라즈마 식각으로 하는 것을 특징으로 하는 반도체 소자의 감광막 패턴 형성방법.
- 제 1항에 있어서, 산화막 패턴을 식각 마스크로 하여 하부의 제 1 감광막 식각시 산호 플라즈마 식각으로 하는 것을 특징으로 하는 반도체 소자의 감광막 패턴 형성방법.
- 제 1항에 있어서, 상기 중간층의 산화막을 실리콘 산화막인 것을 특징으로 하는 반도체 소자의 감광막 패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960050641A KR19980031110A (ko) | 1996-10-31 | 1996-10-31 | 반도체 소자의 감광막 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960050641A KR19980031110A (ko) | 1996-10-31 | 1996-10-31 | 반도체 소자의 감광막 패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980031110A true KR19980031110A (ko) | 1998-07-25 |
Family
ID=66316164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960050641A KR19980031110A (ko) | 1996-10-31 | 1996-10-31 | 반도체 소자의 감광막 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980031110A (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01111324A (ja) * | 1987-10-26 | 1989-04-28 | Matsushita Electric Ind Co Ltd | 微細パターン形成方法 |
| JPH03257917A (ja) * | 1990-03-08 | 1991-11-18 | Matsushita Electron Corp | レジストパターンの形成方法 |
| JPH0529211A (ja) * | 1991-07-18 | 1993-02-05 | Sharp Corp | 多層レジスト法 |
| KR19980028825A (ko) * | 1996-10-24 | 1998-07-15 | 문정환 | 감광막 식각방법 |
-
1996
- 1996-10-31 KR KR1019960050641A patent/KR19980031110A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01111324A (ja) * | 1987-10-26 | 1989-04-28 | Matsushita Electric Ind Co Ltd | 微細パターン形成方法 |
| JPH03257917A (ja) * | 1990-03-08 | 1991-11-18 | Matsushita Electron Corp | レジストパターンの形成方法 |
| JPH0529211A (ja) * | 1991-07-18 | 1993-02-05 | Sharp Corp | 多層レジスト法 |
| KR19980028825A (ko) * | 1996-10-24 | 1998-07-15 | 문정환 | 감광막 식각방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| US6100014A (en) | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers | |
| JP2505359B2 (ja) | 半導体装置のコンタクトホ―ル形成方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| US6849538B2 (en) | Semiconductor device and a fabrication method thereof | |
| KR19980031110A (ko) | 반도체 소자의 감광막 패턴 형성방법 | |
| US6686129B2 (en) | Partial photoresist etching | |
| US7387869B2 (en) | Method of forming pattern for semiconductor device | |
| KR100303779B1 (ko) | 실리레이션된 이중 감광막을 이용한 패턴 형성 방법 | |
| KR100545185B1 (ko) | 미세 콘택홀 형성 방법 | |
| JP3285146B2 (ja) | 半導体装置の製造方法 | |
| KR100827488B1 (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
| JPH04291345A (ja) | パターン形成方法 | |
| KR950014945B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| JP2008135649A (ja) | 半導体装置の製造方法 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
| KR100382548B1 (ko) | 반도체 소자의 제조방법 | |
| KR100239435B1 (ko) | 반도체 소자의 제조 방법 | |
| US20010023132A1 (en) | Method for controlling critical dimension of contact opening | |
| KR100396689B1 (ko) | 반도체소자의게이트제조방법 | |
| KR910001193B1 (ko) | 반도체 장치의 제조방법 | |
| KR960004085B1 (ko) | 금속 비아 콘택홀 형성방법 | |
| JPH04291721A (ja) | 薄膜回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |