KR19990038709A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR19990038709A
KR19990038709A KR1019970058538A KR19970058538A KR19990038709A KR 19990038709 A KR19990038709 A KR 19990038709A KR 1019970058538 A KR1019970058538 A KR 1019970058538A KR 19970058538 A KR19970058538 A KR 19970058538A KR 19990038709 A KR19990038709 A KR 19990038709A
Authority
KR
South Korea
Prior art keywords
package
protrusions
present
recessed
external connection
Prior art date
Application number
KR1019970058538A
Other languages
English (en)
Inventor
강성모
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970058538A priority Critical patent/KR19990038709A/ko
Publication of KR19990038709A publication Critical patent/KR19990038709A/ko

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 실장면적의 효율성을 갖도록 한 반도체 패키지에 관한 것으로서, 서로 결합하여 하나의 시스템을 구성하는 복수개의 반도체 패키지에 있어서, 상기 각 IC 패키지들의 측면에 구비되는 복수개의 돌출부와 함몰부와, 그리고 상기 각 돌출부와 함몰부의 표면에 구비되는 복수개의 외부접속단자를 포함하여 구성됨을 특징으로 한다.

Description

반도체 패키지
본 발명은 반도체 패키지(Package)에 관한 것으로, 특히 실장면적의 효율성을 향상시키는데 적당한 반도체 패키지에 관한 것이다.
일반적으로 패키지는 홀 삽입용 패키지와 표면 실장용 패키지로 구분되는데, 홀 삽입용 패키지는 프린트 배선판에 삽입용 홀이 준비되어 있으며 이 홀에 패키지의 리드없이 핀을 삽입하여 납땜하는 방법으로 대표적으로는 DIP(Dual Inline Package), SIP(Single Inline Package), PGA(Pin Grid Array)등이 있다.
여기서 DIP, SIP는 리드 프레임 타입이며, PGA는 환(丸) 핀 타입과 리드형상이 다르다.
그리고 표면 실장용 패키지는 IC(Integrated Circuit)를 취부하기 위한 스루 홀을 필요로 하지 않으며 IC를 배선판 표면에 실장시키는 방법이다.
이 방식은 배선판 양면으로 실장이 가능하며 패키지 자체가 경박 단소화 되어 있으며 배선판에서의 실장밀도도 대폭 개선되어 최근 표면 실장용 패키지의 개발이 급선무로 되어 있다.
현재 패키지는 경박 단소화된 표면 실장용 패키지를 중심으로 SOP(Small Outline Package), TSOP(Thin Small Outline Package), SOJ(Small Outline J-bend), TQFP(Thin Quad Flat Package) 타입이 개별 패키지의 중심을 이루고 있다.
그리고 시스템 패키지로서는 TAP, C-4, Bear Chip 등이 있다.
종래에는 하나의 시스템(System)이 서로 연관된 여러개의 패키지로 구성될 경우, PCB(Printed Circuit Board) 등에 의해 각 IC 패키지를 일정간격으로 실장하여 사용한다.
즉, 상기 각 IC간의 연결을 위해서 공통 라인(Common Line)을 PCB 등에 미리 구성한 후, 서로 연관된 복수개의 IC 패키지를 PCB의 패턴(Pattern)에 솔더링(Soldering)하여 사용한다.
그러나 이와 같은 종래의 반도체 패키지에 있어서 서로 연관된 IC들을 별도로 구성한 후 이를 조합하여 사용할 경우 각 IC를 PCB 등에 일정한 간격을 두고 실장함으로써 실장면적이 커지고, 또한 실장된 각 IC를 연결하는 핀(Pin)의 수가 증가하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 서로 관련된 IC 패키지들을 자체적으로 직접 연결하여 실장면적의 효율성을 가져오도록 한 반도체 패키지를 제공하는데 그 목적이 있다.
도 1은 본 발명에 의한 함몰형 IC 패키지와 돌출형 IC 패키지를 나타낸 평면도
도 2는 도 1의 함몰형 IC 패키지와 돌출형 IC 패키지의 형합전 상태를 나타낸 부분 사시도
도 3은 본 발명에 의한 여러 형태의 돌출부와 함몰부를 갖는 IC 패키지를 확대한 부분사시도
도 4는 본 발명에 의한 돌출형 IC 패키지와 함몰형 IC 패키지의 형합후 상태를 나타낸 평면도
도면의 주요 부분에 대한 부호의 설명
11 : 함몰부 12 : 함몰형 IC 패키지
13 : 돌출부 14 : 돌출형 IC 패키지
15 : 외부접속단자
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 패키지는 서로 결합하여 하나의 시스템을 구성하는 복수개의 반도체 패키지에 있어서, 상기 각 IC 패키지들의 측면에 구비되는 복수개의 돌출부와 함몰부와, 그리고 상기 각 돌출부와 함몰부의 표면에 구비되는 복수개의 외부접속단자를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 패키지를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 의한 함몰형 IC 패키지와 돌출형 IC 패키지를 나타낸 평면도이다.
도 2는 도 1의 함몰형 IC 패키지와 돌출형 IC 패키지의 형합전 상태를 나타낸 부분 사시도이며, 도 3은 본 발명에 의한 여러 형태의 돌출부와 함몰부를 갖는 IC 패키지를 확대한 부분사시도이다.
도 4는 본 발명에 의한 돌출형 IC 패키지와 함몰형 IC 패키지의 형합후 상태를 나타낸 평면도이다.
본 발명은 서로 연결되어 하나의 시스템을 구성하는 IC 패키지에 있어서, 도 1에 도시한 바와 같이 IC 패키지의 측면에 함몰부(11)를 갖는 함몰형 IC 패키지(12)와 돌출부(13)를 갖는 돌출형 IC 패키지(14) 형태로 구성한다.
즉, 도 2에 도시한 바와 같이 상기 함몰형 IC 패키지(12)의 함몰부(11)와 돌출형 IC 패키지(14)의 돌출부(13) 양측표면에 외부접속단자(15)를 구비한다.
그리고 도 3에 도시한 바와 같이 함몰부(11)와 돌출부(13)의 형태가 다각형이나 사각형등 여러 형태로 구비되고, 상기 함몰부(11)와 돌출부(13)의 표면에 복수개의 외부접속단자(15)들이 구성된다.
한편, 도 4에서와 같이 함몰형 IC 패키지(12)와 돌출형 IC 패키지(14)등 복수개의 IC 패키지들이 각각 형합되어 하나의 시스템을 구성한다.
여기서 상기 함몰형 IC 패키지(12)와 돌출형 IC 패키지(14)의 외부접속단자(15)에 의해 서로 연결됨으로써 하나의 시스템을 구성한다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 패키지에 있어서 다음과 같은 효과가 있다.
첫째, 별도의 수단없이 각 IC간 연결을 IC만으로 실현함으로써 실장면적의 효율화를 이룰 수 있다.
둘째, 다수개의 IC로 구성된 시스템에서 불량이 발생한 외부접속단자는 IC만 교환하여 사용할 수 있어 편리하다.

Claims (4)

  1. 서로 결합하여 하나의 시스템을 구성하는 복수개의 반도체 패키지에 있어서,
    상기 각 IC 패키지들의 측면에 구비되는 복수개의 돌출부와 함몰부;
    상기 각 돌출부와 함몰부의 표면에 구비되는 복수개의 외부접속단자를 포함하여 구성됨을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 각 돌출부와 함몰부가 서로 형합되어 상기 외부접속단자에 의해 연결됨으로써 하나의 시스템을 구성함을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 각 돌출부와 함몰부의 표면에 구비되는 복수개의 외부접속단자는 상기 각 돌출부와 함몰부의 양측면에 구비됨을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 돌출부와 함몰부는 사각형이나 다각형 등의 여러 형태중 적어도 어느 하나의 형태를 구비함을 특징으로 하는 반도체 패키지.
KR1019970058538A 1997-11-06 1997-11-06 반도체 패키지 KR19990038709A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970058538A KR19990038709A (ko) 1997-11-06 1997-11-06 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970058538A KR19990038709A (ko) 1997-11-06 1997-11-06 반도체 패키지

Publications (1)

Publication Number Publication Date
KR19990038709A true KR19990038709A (ko) 1999-06-05

Family

ID=66086401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970058538A KR19990038709A (ko) 1997-11-06 1997-11-06 반도체 패키지

Country Status (1)

Country Link
KR (1) KR19990038709A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019156732A1 (en) * 2018-02-07 2019-08-15 Micron Technology, Inc. Semiconductor assemblies using edge stacking and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019156732A1 (en) * 2018-02-07 2019-08-15 Micron Technology, Inc. Semiconductor assemblies using edge stacking and method of manufacturing the same
US10453820B2 (en) 2018-02-07 2019-10-22 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
CN111788681A (zh) * 2018-02-07 2020-10-16 美光科技公司 使用边缘堆叠的半导体组合件及其制造方法
TWI713161B (zh) * 2018-02-07 2020-12-11 美商美光科技公司 使用邊緣堆疊之半導體總成及其製造方法
US10867964B2 (en) 2018-02-07 2020-12-15 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
US11955457B2 (en) 2018-02-07 2024-04-09 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same

Similar Documents

Publication Publication Date Title
KR0159987B1 (ko) 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
JPH05160290A (ja) 回路モジュール
JP2568748B2 (ja) 半導体装置
JPH04335555A (ja) 半導体装置用パッケージ
JPH10321772A (ja) 回路基板に対するデバイスの実装構造
US5105261A (en) Semiconductor device package having particular lead structure for mounting multiple circuit boards
US4588239A (en) Programmed socket
KR19990038709A (ko) 반도체 패키지
JP3308078B2 (ja) 樹脂封止型半導体装置
JP2788899B2 (ja) 表面実装用集積回路
JPH03228356A (ja) Icパッケージ
JPH03205859A (ja) 半導体装置
KR940004148B1 (ko) 소켓형 디바이스와 그 제조방법
JP2545263Y2 (ja) Ic装置のバーンインボード
KR100206975B1 (ko) 반도체 패키지
JPH04245465A (ja) 電気部品及びその半田付け方法
KR200145292Y1 (ko) 반도체 패키지
JP2001320156A (ja) プリント基板
KR0119088Y1 (ko) 반도체 패키지
KR0161813B1 (ko) 반도체 패키지
JPH05242940A (ja) Icソケット
JPH0714030B2 (ja) 表面実装部品用パツケ−ジ
JPH056952A (ja) 半導体パツケージ
KR19980069146A (ko) 반도체 패키지의 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application