JP2545263Y2 - Ic装置のバーンインボード - Google Patents

Ic装置のバーンインボード

Info

Publication number
JP2545263Y2
JP2545263Y2 JP1571591U JP1571591U JP2545263Y2 JP 2545263 Y2 JP2545263 Y2 JP 2545263Y2 JP 1571591 U JP1571591 U JP 1571591U JP 1571591 U JP1571591 U JP 1571591U JP 2545263 Y2 JP2545263 Y2 JP 2545263Y2
Authority
JP
Japan
Prior art keywords
burn
hole
socket
board
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1571591U
Other languages
English (en)
Other versions
JPH04111740U (ja
Inventor
弘之 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1571591U priority Critical patent/JP2545263Y2/ja
Publication of JPH04111740U publication Critical patent/JPH04111740U/ja
Application granted granted Critical
Publication of JP2545263Y2 publication Critical patent/JP2545263Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】本考案は、パッケージより導出す
るリードがL字型に曲げ加工されたIC装置をソケット
に収容し、複数個の該ソケットを搭載するバーンインボ
ードの構成に関する。
【0002】
【従来の技術】パッケージより導出するリードがL字型
に曲げ加工されたIC装置には、リードの曲げ方向によ
って正ベンドと逆ベンドとがある。近年、各種のMOS
メモリー装置(D.RAM,S.RAM,MASKROM) にも、正ベンドパ
ッケージ,逆ベンドパッケージの双方を使用したものが
増加してきた。かかるパッケージに半導体チップを収容
したIC装置は、1個ずつソケットに収容し、複数個の
ソケットをバーンインボード装置に装着して動作せし
め、特性試験を行う。
【0003】図3は正ベンドパッケージと逆ベンドパッ
ケージの説明図である。図3(イ),(ロ) において、SOP
(Small Outline Package) 型フラットパッケージ2に半
導体チップを収容した正ベンドのIC装置1は、パッケ
ージ2から導出する32本のリード3が下方へL字型で
あるのに対し、IC装置1と同じICチップを収容し図
3(ハ),(ニ) に示す如く逆ベンドのIC装置5は、パッケ
ージ2から導出する32本のリード3が上方へのL字型
である。
【0004】正ベンドIC装置1におけるリード3の端
子配列は、例えば左側の中央部からスタートしその下端
へ,次いで右側の下端から上端へ,次いで左側の上端か
ら中央部に向けて整列する。他方、IC装置1と同じ半
導体チップを収容した逆ベンドIC装置5における端子
配列も、正ベンドIC装置1のそれと同じになる。そこ
で、IC装置1と5を特性試験のため同一形状のソケッ
トに収容すると、ソケットの外部接続ピンの接続相手
は、IC装置1を収容したソケットに対し、IC装置5
を収容したソケットではリード3の整列方向に裏返した
如く、変化することになる。
【0005】図4はIC装置1または5を収容するソケ
ットを示す概略図、図5はソケットを装着する従来のバ
ーンインボードの平面図、図6は従来のバーンインボー
ドにあけたIC装置搭載用透孔の配設図である。
【0006】図4において、IC装置1または5を浅い
コ字形断面の台7に納載するソケット6は、台7の周囲
にリード3が接触するコンタクトを設け、各コンタクト
に接続する複数本の外部接続ピン8は、3列の千鳥状に
ソケット6の下面の2ヶ所から突出する。
【0007】図5に示す如く、バーンインボード11は、
複数個 (図は24個) のソケット6を配線板12の表面に搭
載する。配線板12の右側には、図示しないバーンイン装
置に接続する接続部14を設け、接続部14には導体端子15
を形成する。また、配線板12には図6に示す如く、各ソ
ケット搭載領域16に、各ソケット6に対応し外部接続ピ
ン8が嵌合する透孔13を設け、所定の透孔13と導体端子
15とは、配線板12に形成するも図示しない導体パターン
によって接続する。
【0008】IC装置1,5のバーンインに際して、ソ
ケット6およびバーンイン装置は同じものを使用するた
め、正ベンド,逆ベンドに係わらず所定のリード3は所
定の導体端子15と接続する必要がある。従って、正ベン
ドIC装置1を収容したソケット6を搭載するバーンイ
ンボード11と、逆ベンドIC装置5を収容したソケット
6を搭載するバーンインボード11とでは、ソケット6か
ら突出する外部接続ピン8の接続相手が異なるため、導
体端子15と透孔13を接続する導体パターンが異なること
になる。
【0009】なお、該導体パターンはバーンインボード
11に多数のソケット6を搭載するため必要になるが
その総てを配線板12の表面または裏面だけに形成する
と、クロスオーバー対策が必要となり、製造工程が増え
高価となる。そこで、従来のバーンインボード11で
は、前記導体パターン配線板12の表面と裏面の双方
に分けて形成している。
【0010】
【考案が解決しようとする課題】一般に60〜100個
のICソケットを搭載する従来のバーンインボード11
は、ソケット6に収容したIC装置1と5によって、透
孔13と導体端子15とを接続する導体パターンが異なるた
め、それぞれに専用のものを設計・製造しなければなら
ず、半導体装置における開発の短納期化が損なわれ、か
つ、バーンイン経費の節減が実施され難いという問題点
があった。
【0011】
【課題を解決するための手段】上記問題点の解決を目的
とした本考案のバーンインボードは、その実施例を示す
図1によれば、外部接続ピンが千鳥状の複数列に突出す
るソケットに正ベンドパッケージまたは逆ベンドパッケ
ージのIC装置を収容し、複数個の該ソケットを搭載し
バーンイン装置に接続する配線板22に、該バーンイン
装置に接続する端子15が形成された一対の接続部14
と、正ベンドパッケージのIC装置を収容した複数個の
ソケットを表面に搭載するとき、該外部接続ピンが嵌
合する第1の透孔23,24と、第1の透孔23,24
該一対の接続部14の中の一方の接続部14に形成し
た端子15とを接続する第1の導体パターンと、第1の
透孔23と24の一部24を使用して逆ベンドパッケー
ジのIC装置を収容した複数個のソケットを裏面に搭
載するとき、一部の第1の透孔24に嵌合されない該外
接続ピンが嵌合する第2の透孔25と、一部の第1の
透孔24および第2の透孔25と一対の接続部14の中
の他方の接続部14に形成した端子15とを接続する
2の導体パターンと、一部の第1の透孔24を除いた残
りの第1の透孔23と、その第1の透孔23のそれぞれ
に対応する第2の透孔25の間を接続する第3の導体
パターン26とを、設けたことを特徴とする。
【0012】
【作用】上記手段によるバーンインボードは、例えば正
ベンドパッケージのIC装置を収容した第1のソケット
を表面に搭載し、逆ベンドパッケージのIC装置を収容
した第2のソケットを裏面に搭載し使用すれば、第1,
第2のソケットに対して同一のバーンインボードが使用
可能である。そして、正ベンドパッケージのIC装置用
または逆ベンドパッケージのIC装置に分かれる従来の
バーンインボードに比べ、本考案のバーンインボードの
単価は高くなるが、正ベンドパッケージと逆ベンドパッ
ケージとに対して異なる2枚のバーンインボードを準備
する必要がなく、半導体装置におけるバーンインボード
の開発,設計を短納期化し、バーンイン経費の低減を可
能にする。
【0013】
【実施例】図1は本考案の実施例によるバーンインボー
ドの模式平面図(イ) とその一部分の拡大図(ロ) 、図2は
図1に示すバーンインボードにあけた透孔の使い分けを
説明するための図である。
【0014】図1(イ) に示す如く、複数個(図は24個)
のソケット搭載領域16が設定されたバーンインボード21
の配線板22には、図示しないバーンイン装置と接続する
一対の接続部14を左右側端部に設け、各接続部14には、
バーンインボード21とバーンイン装置とを電気的に接続
する導体端子15を形成する。各ソケット装着領域16に
は、図1(ロ) に示す如く、それぞれ複数個の透孔23,24,
25をあける。
【0015】前出の図4を参照に本考案のバーンインボ
ード21を説明すると、バーンインボード21の表面に搭載
したソケット6の外部接続ピン8は、第1の透孔23と24
に嵌合し、バーンインボード21の裏面に搭載したソケッ
ト6の外部接続ピン8は、第1の透孔24および第2の透
孔25に嵌合する。さらに、バーンインボード21には、図
の上下方向に対向する透孔23と25とを接続する導体パタ
ーン26、透孔23,24,25の周囲のランドおよび、各透孔2
3,24 と右側の接続部14に形成した導体端子15とを接続
する導体パターン (図示せず) 、左側の接続部14に形成
した導体端子15と各透孔23,25 とを接続する導体パター
ン (図示せず) を形成する。
【0016】図示しない前記導体パターンは、例えば配
線板22の表面に形成したものがソケット搭載領域16を縦
方向に接続するとき、配線板22の裏面にはソケット搭載
領域16を横方向に接続するように分割する。そして、正
ベンドパッケージのIC装置1を収容したソケット6を
バーンインボード21の表面に搭載し、逆ベンドパッケー
ジのIC装置5を収容したソケット6をバーンインボー
ド21の裏面に搭載したとき、同種の接続ピン8が嵌合す
る透孔23と25の間を導体パターン26にて接続する。その
ことによって、一般に60個以上の多数のソケット6を表
面または裏面に搭載するバーンインボード21は、該導体
パターンのクロスオーバーをなくし、一方の接続部14に
形成した導体端子15と接続可能にする。
【0017】そこで、バーンインボード21の表面にソケ
ット6を搭載すると図2(イ) に示す如く、図中に×印を
付けた透孔23と24にソケット6の外部接続ピン8が嵌合
し透孔25は使用せず、バーンインボード21の裏面にソケ
ット6を搭載すると図2(ロ)に示す如く、図中に×印を
付けた透孔24と25にソケット6の外部接続ピン8が嵌合
し、透孔23は使用しないことになる。そして、図2(ロ)
に示す透孔24と25の配置は、図2(イ) に示す透孔23と24
を左右方向に反転した配置と同じである。
【0018】
【考案の効果】以上説明したように本考案によれば、例
えば正ベンドパッケージのIC装置を収容したソケット
を表面に搭載するバーンインボードは、逆ベンドパッケ
ージのIC装置を収容したソケットを裏面に搭載し使用
可能である。即ち、正/逆ベンド用として共通に使用可
能であり、正ベンドパッケージと逆ベンドパッケージと
に対して異なるバーンインボードを準備する必要がなく
なり、半導体装置における開発を短納期化し、バーンイ
ン経費を低減せした効果が得られる。
【図面の簡単な説明】
【図1】 本考案の実施例によるバーンインボードの平
面図である。
【図2】 図1に示すバーンインボードにあけた透孔の
使い分けの説明図である。
【図3】 正ベンドパッケージと逆ベンドパッケージの
説明図である。
【図4】 ICソケットを示す概略図である。
【図5】 従来のバーンインボードの平面図である。
【図6】 従来のバーンインボードにあけたICソケッ
ト搭載透孔の配設図である。
【符号の説明】
1は正ベンドパッケージのIC装置 5は逆ベンドパッケージのIC装置 6はソケット 8は外部接続ピン 14は配線板の外部接続用接続部 15は配線板の接続部に形成した導体端子 21はバーンインボード 22は配線板 23,24,25は透孔 26は透孔間接続導体パターン

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】 外部接続ピンが千鳥状の複数列に突出す
    るソケットに正ベンドパッケージまたは逆ベンドパッケ
    ージのIC装置を収容し、複数個の該ソケットを搭載し
    バーンイン装置に接続する配線板に、 該バーンイン装置に接続する端子が形成された一対の接
    続部と、 正ベンドパッケージのIC装置を収容した複数個の
    ケットを表面に搭載するとき、該外部接続ピンが嵌合す
    る第1の透孔と、 該第1の透孔と該一対の接続部の中の一方の接続部に形
    成した端子とを接続する第1の導体パターンと、該第1の透孔の一部を使用して 逆ベンドパッケージのI
    C装置を収容した複数個のソケットを裏面に搭載する
    とき、該一部の第1の透孔に嵌合されない該外部接続ピ
    ンが嵌合する第2の透孔と、該一部の第1の透孔および該第2の透孔と該一対の接続
    部の中の他方の 接続部に形成した端子とを接続する第2
    導体パターンと、該一部を除いた残りの第1の透孔と、該残りの第1の透
    孔のそれぞれに対応する該第2の透孔との 間を接続する
    第3の導体パターンとを、 設けたことを特徴とするIC装置のバーンインボード。
JP1571591U 1991-03-19 1991-03-19 Ic装置のバーンインボード Expired - Lifetime JP2545263Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1571591U JP2545263Y2 (ja) 1991-03-19 1991-03-19 Ic装置のバーンインボード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1571591U JP2545263Y2 (ja) 1991-03-19 1991-03-19 Ic装置のバーンインボード

Publications (2)

Publication Number Publication Date
JPH04111740U JPH04111740U (ja) 1992-09-29
JP2545263Y2 true JP2545263Y2 (ja) 1997-08-25

Family

ID=31902856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1571591U Expired - Lifetime JP2545263Y2 (ja) 1991-03-19 1991-03-19 Ic装置のバーンインボード

Country Status (1)

Country Link
JP (1) JP2545263Y2 (ja)

Also Published As

Publication number Publication date
JPH04111740U (ja) 1992-09-29

Similar Documents

Publication Publication Date Title
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
US6881070B2 (en) LGA connector and terminal thereof
JPH10189079A (ja) コネクタモジュール
KR100278571B1 (ko) 상이한 칩 모듈 수용 캐리어와, 회로 기판 및 칩 모듈의 조합과, 상이한 칩 모듈 부착 방법
US5257165A (en) Pin grid array adaptor mounting hardware
US7341460B1 (en) Electrical connector
US5671121A (en) Kangaroo multi-package interconnection concept
US20080220627A1 (en) IC package having improved structure
JP3516277B2 (ja) コネクタモジュール
US4629267A (en) Circuit terminating device
JPH10321772A (ja) 回路基板に対するデバイスの実装構造
US7775803B2 (en) Electrical connector having contact retention device
JP2545263Y2 (ja) Ic装置のバーンインボード
JPH0738290A (ja) 半導体実装装置
JP3379920B2 (ja) Ic用ソケット
CN115267480A (zh) 测试装置
JP2819762B2 (ja) Icソケット
US6364669B1 (en) Spring contact for providing high current power to an integrated circuit
KR100486531B1 (ko) 아이씨 패키지 테스트 장치
KR100267214B1 (ko) 핸들러의 컨넥터와 테스터의 전원 연결방법
JP2879672B2 (ja) 半導体パッケージのテスト用ソケット
KR970053266A (ko) 패키지 유형이 다른 동일 집적회로 소자에 적용되는 범용 검사용 기판
JPS5913350A (ja) Icソケツト
JPH024472Y2 (ja)
JPS5940772Y2 (ja) プロ−ブカ−ド

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970401