KR19990037178A - 불량 동화상 윤곽을 보정하면서 동화상을 디스플레이하는 방법 및 장치 - Google Patents

불량 동화상 윤곽을 보정하면서 동화상을 디스플레이하는 방법 및 장치 Download PDF

Info

Publication number
KR19990037178A
KR19990037178A KR1019980043571A KR19980043571A KR19990037178A KR 19990037178 A KR19990037178 A KR 19990037178A KR 1019980043571 A KR1019980043571 A KR 1019980043571A KR 19980043571 A KR19980043571 A KR 19980043571A KR 19990037178 A KR19990037178 A KR 19990037178A
Authority
KR
South Korea
Prior art keywords
data
video
gradation data
grayscale
frame
Prior art date
Application number
KR1019980043571A
Other languages
English (en)
Other versions
KR100312362B1 (ko
Inventor
아키라 다나카
다쿠야 와타나베
하치로 야마다
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990037178A publication Critical patent/KR19990037178A/ko
Application granted granted Critical
Publication of KR100312362B1 publication Critical patent/KR100312362B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2033Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0261Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0266Reduction of sub-frame artefacts
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0285Improving the quality of display appearance using tables for spatial correction of display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/16Determination of a pixel data signal depending on the signal applied in the previous frame
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes

Abstract

현재의 프레임의 계조 데이타가 각각의 디스플레이 픽셀에 대해 이전의 프레임의 계조 데이타와 조합되어 보정되는 경우에, 보정의 레벨이 플라즈마 디스플레이 패널 상의 픽셀의 매트릭스에 대응하는 소정의 분산 패턴에 따라 제어된다. 계조 레벨이 동일한 방식으로 변하는 디스플레이 픽셀들은 균일하게 보정되지 않으며, 일부 디스플레이 픽셀은 과보정되고 일부 디스플레이 픽셀은 보정되지 않고 2 차원 패턴으로 혼합된다. 픽셀에 대해 서브필드 프로세스에 따라 표현된 계조로 상기 플라즈마 디스플레이 패널 상에 디스플레이되는 동화상에서는 불량 동화상 윤곽이 야기되지 않는다.

Description

불량 동화상 윤곽을 보정하면서 동화상을 디스플레이하는 방법 및 장치
본 발명은 구동 펄스로 디스플레이 패널 상의 디스플레이 픽셀의 매트릭스의 계조(gradation)의 레벨을 제어함으로써 동화상을 디스플레이하는 방법 및 장치에 관한 것으로, 특히 불량 동화상 윤곽을 보정하면서 동화상을 디스플레이하는 그러한 방법 및 장치에 관한 것이다.
동화상을 디스플레이할 수 있는 각종 디스플레이 유닛중 한가지가 플라즈마 디스플레이 패널이다. 상기 플라즈마 디스플레이 패널은 전기 방전을 기초로 형광체로부터의 광의 방출을 통해 화상을 디플레이하며, 높은 휘도로 광을 방출하는 패널형 디스플레이 유닛으로서 많은 관심을 끌 것으로 기대된다.
기본적으로 두 종류의 플라즈마 디스플레이 패널, 즉 DC(Direct Current) 플라즈마 디스플레이 패널과 AC(Alternating Current) 플라즈마 디스플레이 패널이 있다. 상기 AC 플라즈마 디스플레이 패널은 방전 공간에 노출되지 않는 전극을 가지고 있기 때문에, 상기 AC 플라즈마 디스플레이 패널은 방전 공간에 전극이 노출되어 있는 DC 플라즈마 디스플레이 패널보다 내구성이 있다고 한다.
AC 플라즈마 디스플레이 패널은 대향 방전 설계와 표면 방전 설계로 분류된다. 상기 대향 방전 구조는 방전 공간을 가로질러 서로 마주하고 있는 수직 전극과 수평 전극을 가지고 있다. 상기 표면 방전 구조는 평탄한 표면 상에 설치되어 있는 주사 전극과 유지 전극을 구비하고 있는 표면 방전 전극의 쌍을 가지고 있다.
AC 플라즈마 디스플레이 패널은 큰 메모리 마진을 제공하고 양호한 광 방출 효율을 가지고 있기 때문에 대형 풀 칼라(full-color)의 평탄한 디스플레이 패널로서 유용하다.
이하에서, 첨부 도면중 도 1을 참조하여, 종래의 한가지 AC 플라즈마 디스플레이 패널에 대해 설명한다.
도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널(100)은 행으로 평행하게 뻗어 있고 열을 따라 연속적으로 간격을 두고 있는 복수의 표면 방전 전극(101)을 구비하고 있다. 각각의 표면 방전 전극(101)은 서로 평행하게 설치되어 있는 주사 전극(102)과 유지 전극(103)을 구비하고 있다.
상기 열에 평행하게 뻗어 있는 복수의 데이타 전극(104)이 상기 표면 방전 전극(101)에 대향하여 설치되어 있다. 상기 데이타 전극(104)은 상기 열을 따라 연속적으로 간격을 두고 있다.
헬륨, 네온, 크세논 등과 같은 방전 가스가 채워진 방전 공간(105)이 상기 전극(101,104)들 사이에 제공되어 있으며, 이에 따라 상기 표면 방전 전극(101)과 데이타 전극(104)간의 교차점에서 광을 개별적으로 방출할 수 있는 디스플레이 셀이 형성된다.
상기 주사 및 유지 전극(102,103)은 유리 기판(106) 상에 전기 전도체 박막으로서 설치되어 있다. 상기 데이타 전극(104)은 다른 유리 기판(107) 상에 전기 전도체로서 인쇄되어 있다.
백색 글레이즈 층(white glazed layer)(108)이 기 데이타 전극(104) 상에 설치되어, 복수의 칸막이(109)의 아래에 위치되어 있으며, 상기 칸막이는 상기 열에 평행하게 뻗어 있고 상기 행을 따라 연속적으로 간격을 두고 있다.
상기 칸막이(109)들 사이에 형성된 갭은 상기 데이타 전극(104)에 대향하여 방전 공간(105)으로서 설치되어 있다. 형광층(110)이 상기 방전 공간(105)을 형성하고 있는 표면 상에 도포되어 있다.
유전체 층(111)이 상기 표면 방전 전극(101)에 마주하여 위치되어 있다.
복수의 데이타 구동기가 상기 데이타 전극(104)에 각각 접속되어 있고, 복수의 주사 구동기가 상기 주사 전극(102)에 각각 접속되어 있다.
하나 이상의 유지 구동기가 상기 유지 전극(103)에 접속되어 있다. 이들 구동기는 함께 상기 플라즈마 디스플레이 패널(100)의 구동기 회로(도시되지 않음)를 구성한다.
상기 디스플레이 패널의 스크린 상에 2 차원 매트릭스로 배열되어 있는 디스플레이 픽셀들은 도트 매트릭스 패턴의 원하는 화상을 디스플레이하기 위한 광 방출을 위해 개별적으로 제어된다.
이하에서, 도 1에 도시된 플라즈마 디스플레이 패널(100) 상에 화상을 디스플레이하는 프로세스에 대해 설명한다.
준비 모드에서, 예비 방전 펄스가 상기 플라즈마 디스플레이 패널(100)의 주사 전극(102)과 유지 전극(103) 사이에 인가되며, 이에 따라 이들 전극 사이에서 예비 방전이 생성된다. 이와 같이 생성된 예비 방전으로, 화상을 디스플레이하기 위해 플라즈마 디스플레이 패널(100)에서 방전이 안정적으로 진행되게 된다.
다음에, 상기 주사 구동기는 점진적으로 이동되는 주사 펄스를 상기 주사 전극(102)에 각각 인가하고, 상기 데이타 구동기는 상기 주사 구동기에 동기되어, 데이타 펄스를 디스플레이될 화상에 대응하는 특정 데이타 전극(104)에 인가한다. 모든 디스플레이 픽셀의 위치는 디스플레이될 화상에 대응하는 디스플레이 픽셀에 벽 전하(wall charges)를 기록하기 위해 점진적으로 주사된다.
다음에, 유지 펄스가 구동 펄스로서 모든 주사 전극(102)과 모든 데이타 전극(104)에 인가된다. 다음에, 상기 벽 전하가 기록된 디스플레이 픽셀의 형광체 층(110)만이 광을 방출하며, 따라서 상기 플라즈마 디스플레이 패널(100) 상에 2 진 값을 가지고 있는 화상의 도트 매트릭스가 디스플레이된다.
상기 플라즈마 디스플레이 패널(100) 상에 복수의 계조로 화상을 디스플레이하는 것이 요구되고 있다. 이와 같은 요구를 충족해 주는 한가지 프로세스가 서브필드 프로세스이다.
이하에서, 서브필드 프로세스에 대해 설명한다. 디스플레이될 화상에 대응하는 디스플레이 픽셀은 유지 펄스가 인가되어 상기 벽 전하가 상기 디스플레이 픽셀에 기록될 때 광을 방출한다. 따라서, 방출된 광의 휘도는 인가된 유지 펄스의 수가 제어될 때 조절될 수 있다.
화상을 디스플레이하는 시간의 단위를 나타내는 하나의 프레임이 복수의 서브필드로 분할되고, 유지 펄스가 상기 서브필드를 위한 여러 가지 지속 기간의 구동 펄스로서 미리 형성된다.
예컨대, 첨부 도면의 도 2의 (a)에 도시된 바와 같이, 비디오 신호가 256개의 8 비트 2진 계조 레벨로 표현되어야 하는 경우에는, "1, 2, 4, ···, 128"의 비율로 유지 펄스를 인가하기 위해 유지 방출 기간의 역할을 하는 하나의 프레임의 서브필드가 형성한다.
이들 서브필드에서 유지 펄스를 적절히 조합함으로써, 256 개의 펄스의 범위 내에서 하나의 프레임의 유지 펄스 수를 변화시킬 수 있다. 따라서, 상기 플라즈마 디스플레이 패널(100) 상의 디스플레이 픽셀의 매트릭스가 시분할 다중 방식으로 활성화될 수 있다.
예컨대, 첨부 도면의 도 2의 (b)의 좌측에 도시된 바와 같이, 특정 디스플레이 픽셀의 계조 레벨이 "127"이면, "1, 2, ···, 64"로 각각 가중치가 부여된 7 개의 서브필드의 유지 펄스 열이 상기 디스플레이 픽셀에 인가된다. 다음에, "127"로 가중치가 부여된 유지 펄스의 7 개의 열이 하나의 프레임의 기간에 상기 디스플레이 픽셀에 인가된다.
도 2의 (b)의 우측에 도시된 바와 같이, 특정 디스플레이 픽셀의 계조 레벨이 128이면, "128"로 가중치가 부여된 하나의 서브필드의 유지 펄스가 하나의 프레임의 기간에 상기 디스플레이 픽셀에 인가된다.
상기 플라즈마 디스플레이 패널(100)이 상기 서브필드 프로세스에 따라 활성화되면, 상기 플라즈마 디스플레이 패널(100) 상의 픽셀을 디스플레이하기 위해 하나의 프레임에서 인가된 유지 펄스의 수가 조절될 수 있으므로, 디스플레이된 화상이 계조 형식으로 표현될 수 있다.
하지만, 상기 서브필드 프로세스에 따라 디스플레이되는 일부 동화상에 간섭이 생기는 경향이 있다.
예컨대, 밝기가 스무스하게 변화하는 화상, 예컨대 사람의 얼굴의 볼의 화상이 상기 디스플레이 스크린 상에서 이동하면, 어둡거나 밝은 윤곽이 스무스해야 하는 화상 영역에 나타날 수도 있다.
칼라 화상이 디스플레이되는 경우에는, 윤곽의 색상이 이동되거나 해상도가 감소될 수도 있다.
이와 같은 간섭을 불량 동화상 윤곽이라고 한다.
디스플레이된 칼라 화상에서는, 각각의 색상의 비트 캐리 포인트(bit carry point)들이 공간적으로 서로 다르므로, 각각의 색상에 대해 상이한 위치에서 간섭이 일어난다.
이들 간섭을 불량 칼라 윤곽이라고도 할 수 있지만, 상기 간섭은 디스플레이된 칼라 화상의 각각의 색상에 대한 불량 동화상 윤곽들의 조합에 의해 반드시 발생된다.
이와 같은 현상에 의해 동화상이 색상이 이동하고 디스플레이 해상도가 떨어진다.
도 2의 (b)에는 특정 디스플레이 픽셀의 계조 레벨이 "127"에서 "128"로 변화하는 상황이 예시되어 있다. "127"의 계조 레벨에서는, 유지 펄스가 상기 프레임의 제 1 절반부에 집중된다. "128"의 계조 레벨에서는, 유지 펄스가 상기 프레임의 제 2 절반부에 집중된다. 따라서, 방출이 유지되지 않는 공백 기간이 "127"의 계조 레벨로부터의 "128"의 계조 레벨로의 천이에 걸쳐 프레임들 사이에 존재한다. 상기 디스플레이 픽셀은 이전의 프레임 및 후속되는 프레임보다 긴 시간 기간 동안에 광을 방출하지 않기 때문에, 사람의 눈에 의해 실제로 시각적으로 인식되는 디스플레이 픽셀의 계조 레벨은 디스플레이될 계조 레벨보다 낮다.
반대로, 첨부 도면중 도 3에 도시된 바와 같이, 특정 디스플레이 픽셀의 계조 데이타가 "128"에서 "127"로 변하면, 상기 디스플레이 픽셀의 계조 레벨은 서브필드에서의 광 방출이 짧은 시간 기간에 집중되기 때문에 디스플레이될 계조 레벨보다 낮은 것으로 실제로 시각적으로 인식된다.
CRT(Cathode-Ray Tube) 디스플레이 유닛 상의 디스플레이 픽셀의 계조 레벨을 변화시키기 위해, 전자 빔의 세기가 조절될 수도 있으며, 이에 따라 상기 디스플레이 픽셀의 휘도가 아날로그 방식으로 조절된다. 상기 CRT 디스플레이 유닛 상의 다수의 디스플레이 픽셀이 상기 CRT 디스플레이 유닛 상에 화상을 디스플레이하기 위해 연속적으로 주사된다. 상기 디스플레이 픽셀의 연속 주사는 순간적인 시간 기간에 완료되므로, 상기 CRT 디스플레이 유닛에서 불량 동화상 윤곽이 생기지 않는다.
플라즈마 디스플레이 패널과 같이 서브필드 프로세스에 따라 동화상을 디스플레이하는 장치에서는, 각각의 계조 비트가 하나의 필드의 지속 기간에 가까운 시간 기간에 저속으로 시분할 다중 방식으로 디스플레이되며, 관찰자는 사람의 눈에 의해 수행되는 공간적 통합을 기초로 하나의 화상으로서, 디스플레이된 계조 비트들을 시각적으로 조합한다.
시각적으로 조합된 화상이 동화상이면, 상기 동화상이 사람의 눈에 의해 추종될 때 명료한, 밝은 라인 간섭 또는 어두운 라인 간섭이 발생된다. 특히, 밝은 픽셀 또는 어두운 픽셀로서 시각적으로 인식한 픽셀이 눈에 의해 추종되면, 이들 픽셀은 망막 상에 밝은 라인 또는 어두운 라인으로서 조합된다.
이상에서, 불량 동화상 윤곽의 발생 원리에 대해 설명하였다.
불량 동화상 윤곽을 제거하기 위한 프로세스는 예컨대 일본 특허 공개 공보 제 271325/95 호, 일본 특허 공개 공보 제 54852/96 호, 및 일본 특허 공개 공보 제 234694/96 호에 공개되어 있다.
공개된 프로세스에 따라, 실제로 디스플레이된 계조를 부적절하게 만드는 계조 데이타의 조합이 미리 등록된다. 이전의 프레임의 계조 데이타와 현재의 프레임의 계조 데이타가 어떤 등록된 조합과 일치하면, 상기 현재의 프레임의 계조 데이타에 대해 출력될 유지 펄스가 소정의 형태로 보정된다.
따라서, 계조 데이타의 어떤 등록된 조합에 따라 계조 레벨이 변하는 디스플레이 픽셀에, 디스플레이된 계조를 적절하게 하기 위해 보정된 유지 펄스가 공급된다. 결과적으로, 동화상에서 밝은 라인 또는 어두운 라인과 같은 불량 윤곽이 방지된다.
상기 공보에 공개된 동화상 디스플레이 장치는 실제적으로 디스플레이되는 계조를 부적절하게 만드는 계조 데이타의 조합을 미리 등록하고, 상기 등록된 조합중 어떤 조합이 검출될 때 디스플레이 픽셀의 계조가 부적절해지지 않도록 유지 펄스를 보정한다.
하지만, 실제적으로는 다수의 계조의 디스플레이된 레벨을 최적으로 보정하기가 어렵다. 특히, 풀 칼라 화상으로부터 불충분한 칼라 라인을 완전하게 제거하기가 어렵다. 예컨대, 특정 속도로 이동하고 있는 화상으로부터 불량 윤곽을 충분히 제거하기 위한 보정 설정치를 생성할 수 있지만, 이와 같은 보정 설정치의 레벨은 부적절하며, 따라서 기대한 속도보다 높은 속도 및 낮은 속도로 화상이 이동하고 있을 때 서로 인접한 밝은 라인과 어두운 라인이 발생되는 경향이 있다.
따라서, 본 발명의 목적은 동화상의 불량 윤곽을 적절히 보정하면서 동화상을 디스플레이하는 방법 및 장치를 제공하는데 있다.
도 1은 종래 플라즈마 디스플레이 패널의 부분 전개 사시도.
도 2의 (a)는 종래 플라즈마 디스플레이 패널에 대해 사용된 서브필드 프로세스에 따른 하나의 프레임의 서브필드의 배열을 나타낸 도면.
도 2의 (b)는 계조 데이타의 계조 레벨이 패턴에서 변할 때 발생되는 구동 펄스의 타이밍도.
도 3은 계조 데이타의 계조 레벨이 다른 패턴으로 변할 때 발생되는 구동 펄스의 타이밍도.
도 4는 본 발명의 제 1 실시예에 따른 동화상 디스플레이 장치인 플라즈마 디스플레이 장치의 블록도.
도 5는 도 4에 도시된 플라즈마 디스플레이 장치의 패턴 발생기의 블록도.
도 6은 디스플레이 패널 스크린 상의 토트의 선택 패턴을 나타낸 도면.
도 7의 (a)는 계조 데이타의 계조 레벨이 변할 때 보정되지 않은 구동 펄스의 타이밍도.
도 7의 (b)는 도 7의 (a)에 도시된 구동 펄스가 인가된 때 시각적으로 인식된 휘도 레벨의 타이밍도.
도 7의 (c)는 계조 데이타의 계조 레벨이 변할 때 종래 프로세스에 따라 최적 보정된 구동 펄스의 타이밍도.
도 7의 (d)는 도 7의 (c)에 도시된 구동 펄스가 인가된 때 시각적으로 인식된 휘도 레벨의 타이밍도.
도 7의 (e)는 계조 데이타의 계조 레벨이 변할 때 본 발명의 제 1 실시예에 따라 과보정된 구동 펄스의 타이밍도.
도 7의 (f)는 도 7의 (e)에 도시된 구동 펄스가 인가된 때 시각적으로 인식된 휘도 레벨의 타이밍도.
도 7의 (g)는 본 발명의 제 1 실시예에 따라 시각적으로 인식된 휘도 레벨, 즉 도 7의 (d) 및 도 7의 (f)에 도시된 휘도 레벨의 평균에 대응하는 휘도 레벨의 타이밍도.
도 8은 본 발명의 제 2 실시예에 따른 동화상 디스플레이 장치인 플라즈마 디스플레이 장치에서 하나의 프레임의 서브필드의 배열을 나타낸 도면.
도 9의 (a)는 계조 데이타의 계조 레벨이 변할 때 보정되지 않은 구동 펄스의 타이밍도.
도 9의 (b)는 도 9의 (a)에 도시된 구동 펄스가 인가된 때 시각적으로 인식된 휘도 레벨의 타이밍도.
도 9의 (c)는 계조 데이타의 계조 레벨이 변할 때 본 발명의 제 2 실시예에 따라 과보정된 구동 펄스의 타이밍도.
도 9의 (d)는 도 9의 (c)에 도시된 구동 펄스가 인가된 때 시각적으로 인식된 휘도 레벨의 타이밍도.
도 9의 (e)는 본 발명의 제 2 실시예에 따라 시각적으로 인식된 휘도 레벨, 즉 도 9의 (b) 및 도 9의 (d)에 도시된 휘도 레벨의 평균에 대응하는 휘도 레벨의 타이밍도.
도 10은 본 발명의 제 3 실시예에 따른 동화상 디스플레이 장치인 플라즈마 디스플레이 장치에서 하나의 프레임의 서브필드의 배열을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 플라즈마 디스플레이 장치 3 : 구동 회로
35 : 데이타 보정 회로 39 : 도트 클럭 발생기
53 : 메모리 입/출력 제어 회로 59, 60 : 데이타 구동기
61 : 주사 구동기 62 : 유지 구동기
본 발명에 따른 방법은 프레임을 상이한 상대 휘도비를 가지고 있는 복수의 서브필드로 분할하고, 디스플레이 픽셀의 매트릭스를 가지고 있는 디스플레이 패널상에 복수의 계조의 동화상을 디스플레이함으로써 동화상을 디스플레이한다.
상기 방법은 각각의 디스플레이 픽셀에 대해 이전의 프레임의 비디오 계조 데이타와 현재의 프레임의 비디오 계조 데이타로부터 새로운 n(n은 자연수) 개의 보정된 비디오 계조 데이타를 생성하는 단계와; 상기 이전의 프레임의 비디오 계조 데이타, 상기 현재의 프레임의 비디오 계조 데이타, 및 상기 n개의 보정된 비디오 계조 데이타중 적어도 2개의 데이타를 선택하는 단계와; 소정의 선택 패턴의 디스플레이 픽셀에 상기 선택된 비디오 계조 데이타를 디스플레이하는 단계를 포함하고 있다.
이 방법에 따라, 불량 동화상 윤곽이 발생하는 영역의 디스플레이 픽셀의 계조 레벨은 균일하게 보정되지 않으며, 과보정된 디스플레이 픽셀 및 보정되지 않은 디스플레이 픽셀이 함께 2 차원 패턴으로 혼합된다. 따라서, 상기 불량 동화상 윤곽의 발생이 효과적으로 방지된다.
본 발명에 따른 동화상 디스플레이 장치는 데이타 입력 수단, 데이타 저장 수단, 및 데이타 보정 수단을 포함하고 있다. 상기 데이타 입력 수단은 데이타를 입력하고, 상기 데이타 저장 수단은 디스플레이 픽셀의 단위 픽셀에 대응하는 이전의 프레임의 비디오 계조 데이타를 저장한다. 상기 데이타 보정 수단은 상기 데이타 저장 수단에 저장된 이전의 프레임의 비디오 계조 데이타와 상기 데이타 입력 수단으로부터의 현재의 프레임의 비디오 계조 데이타로부터 새로운 n(n은 자연수) 개의 보정된 비디오 계조 데이타를 생성한다. 상기 장치는 프레임을 상이한 상대 휘도비를 가지고 있는 복수의 서브필드로 분할하고 복수의 계조의 동화상을 디스플레이한다.
상기 장치는 또한 보정 제어 수단을 가지고 있다. 상기 보정 제어 수단은 이전의 프레임의 비디오 계조 데이타, 현재의 프레임의 비디오 계조 데이타, 및 n 개의 보정된 비디오 계조 데이타중 적어도 2개의 비디오 계조 데이타를 포함하고 있는 복수의 비디오 계조 데이타를 조합하고, 소정의 선택 패턴에 따라 상기 디스플레이 픽셀의 픽셀 평면에 상기 조합된 비디오 계조 데이타를 분산시킨다.
매트릭스로 배열된 디스플레이 픽셀은 통상적으로 비디오 계조 데이타에 대응하는 계조 레벨로 화상을 디스플레이한다. 이전의 프레임의 계조 데이타와 현재의 프레임의 계조 데이타의 조합이 불량 동화상 윤곽을 발생하도록 되어 있으면, 상기 계조 데이타가 보정되어, 상기 불량 동화상 윤곽의 발생을 방지하게 된다.
상기 각각의 디스플레이 픽셀에 대한 데이타 변환의 정도는 선택 패턴에 따라 분산되므로, 불량 동화상 윤곽이 발생하는 영역의 디스플레이 픽셀의 계조 레벨은 균일하게 보정되지 않으며, 과보정된 디스플레이 픽셀과 보정되지 않은 디스플레이 픽셀은 2 차원 패턴으로 함께 혼합된다.
상기 장치의 경우에, 불량 동화상 윤곽이 발생하는 영역의 디스플레이 픽셀의 계조 레벨이 균일하게 보정되지 않기 때문에, 상기 계조 레벨은 과보정 디스플레이 픽셀과 무보정 디스플레이 픽셀이 2 차원 패턴으로 함께 혼합될 수 있도록 보정된다. 따라서, 불량 동화상 윤곽의 발생이 효과적으로 방지될 수 있다.
본 발명에 따른 동화상 디스플레이 장치는 서브필드 프로세스에 따라 계조를 디스플레이하는 디스플레이 패널 상의 디스플레이 픽셀의 매트릭스를 가지고 있다. 상기 장치는 예컨대, 디스플레이 패널 상에 동화상을 디스플레이할 수 있는 한, 플라즈마 디스플레이 장치 또는 DMD를 구비하고 있을 수도 있다.
이상에서 언급한 수단은 기능을 수행할 수 있는 어떤 방식으로도 배열될 수도 있고, 전용 하드웨어 배열, 기능, 즉 임의의 프로그램에 의해 컴퓨터에서 구현되는 기능을 수행하도록 프로그래밍된 컴퓨터, 또는 이들의 조합일 수도 있다.
본 발명의 상기 목적 및 기타 다른 목적, 특징, 및 이점은 본 발명의 예를 나타낸 첨부 도면에 따른 아래의 설명으로부터 명백해진다.
이하에서, 도 4, 도 5, 도 6 및 도 7의 (a) 내지 도 7의 (g)를 참조하여 본 발명의 제 1 실시예에 따른 동화상 디스플레이 장치인 플라즈마 디스플레이 장치(1)에 대해 설명한다.
도 4에 도시된 바와 같이, AC 플라즈마 디스플레이 장치인 상기 플라즈마 디스플레이 장치(1)는 일반적으로 플라즈마 디스플레이 패널(2)과 구동 회로(3)를 구비하고 있다.
도 6에 도시된 바와 같이, 상기 플라즈마 디스플레이 패널(2)은 행에 평행하게 뻗어 있고 열을 따라 연속적으로 간격을 두고 있는 복수의 표면 방전 전극(11)을 구비하고 있다. 각각의 표면 방전 전극(11)은 서로 평행하게 설치된 주사 전극(12)과 유지 전극(13)을 구비하고 있다.
상기 열에 평행하게 뻗어 있는 복수의 데이타 전극(14)이 상기 표면 방전 전극(11)에 대향하여 설치되어 있다. 상기 데이타 전극(14)은 상기 열을 따라 연속적으로 간격을 두고 있다.
헬륨, 네온, 크세논 등과 같은 방전 가스로 채워진 방전 공간(도시되지 않음)이 상기 전극(11,14)들 사이에 제공되어 있으며, 이에 따라 상기 표면 방전 전극(11)과 데이타 전극(14) 사이의 교차점에서 개별적으로 광을 방출할 수 있는 디스플레이 픽셀이 형성된다.
상기 플라즈마 디스플레이 장치(1)는 풀 칼라 화상을 디스플레이할 수 있다. 도 6에 도시된 바와 같이, 상기 플라즈마 디스플레이 패널(2)은 정방형 3 색 픽셀(24)의 2차원 매트릭스를 구비하고 있고, 상기 픽셀 각각은 R,G,B 형광체(적, 녹, 청 형광체)가 각각 도포된 3개의 수직 연장 디스플레이 픽셀을 구비하고 있다.
도 4에 도시된 바와 같이, 상기 플라즈마 디스플레이 장치(1)는 비디오 신호를 공급하기 위한 데이타 입력 유닛(31), 상기 데이타 입력 유닛(31)에 접속된 A/D(analog-to-digital) 변환기(32), 및 상기 A/D 변환기(32)에 접속된 감마(Υ) 보정기(33)를 가지고 있다.
상기 데이타 입력 유닛(31)에는 다수의 계조 데이타로 구성된 비디오 신호가 공급된다. 상기 A/D 변환기(32)는 상기 데이타 입력 유닛(31)으로부터의 비디오 신호의 아날로그 계조 데이타를 디지탈 계조 데이타로 양자화한다. 상기 감마 보정기(33)는 상기 A/D 변환기(32)로부터의 디지탈 계조 데이타의 계조를 보정한다.
상기 플라즈마 디스플레이 장치(1)는 또한 수직 동기 신호, 수평 동기 신호 및 모드 설정 신호를 각각 공급하기 위한 신호 입력 유닛(34a-34c)을 가지고 있다. 상기 신호 입력 유닛(34a) 및 감마 보정기(33)는 데이타 보정 회로(35)에 접속되어 있다.
상기 데이타 보정 회로(35)는 상기 감마 보정기(33)로부터의 두 신호 라인중 하나의 신호 라인에 삽입된 프레임 메모리(36)를 가지고 있다. 상기 감마 보정기(33)로부터의 두 신호 라인은 상기 데이타 보정 회로(35)의 처리 회로(37)에 접속되어 있다.
상기 신호 입력 유닛(34a-34c)은 상기 데이타 보정 회로(35)의 패턴 발생기(38)에 접속되어 있다. 상기 패턴 발생기(38)는 상기 처리 회로(37)에 접속되어 있다.
상기 신호 입력 유닛(34b)은 상기 패턴 발생기(38)에 접속된 도트 클럭 발생기(39)에 접속되어 있다.
상기 프레임 메모리(36)는 한번에 계조 데이타의 하나의 프레임을 일시적으로 저장하고, 이 저장된 프레임을 하나의 프레임의 지속 기간에 대응하는 시간의 기간 동안 지연시킨 후에 출력한다.
상기 처리 회로(37)는 이전의 프레임의 계조 데이타와 현재의 프레임의 계조 데이타에 의해 주소 지정될 수 있는 보정 데이타를 저장하는 LUT(Look-Up Table)(40)를 가지고 있다. 상기 처리 회로(37)는 또한 데이타 판독 회로(49)와 보정 실행 회로(50)를 가지고 있다. 상기 데이타 판독 회로(49)는 상기 감마 보정기(33)로부터 직접 공급된 현재의 프레임의 계조 데이타와 상기 프레임 메모리(36)에 일시적으로 저장된 계조 데이타에 의해 주소 지정된 보정 데이타를 상기 LUT(40)로부터 판독한다.
계조 데이타는 계조 레벨을 나타내는 수치를 포함하고 있으므로, 예컨대 상기 보정 데이타는 계조 레벨을 나타내는 수치를 증감시키기 위한 수치로서 형성된다.
상기 보정 실행 회로(50)는 상기 LUT(40)로부터 판독된 보정 데이타의 양 또는 음의 수치를 현재의 프레임의 계조 데이타의 계조 레벨을 나타내는 수치에 부가하며, 이에 따라 상기 계조 데이타가 상기 보정 데이타로 보정된다.
상기 보정 실행 회로(50)에 접속된 패턴 발생기(38)는 상기 보정 실행 회로(50)에 의해 보정 레벨을 제어하기 위한 선택 패턴을 발생한다.
특히, 도 5에 도시된 바와 같이, 상기 패턴 발생기(38)는 도트 클럭 신호를 공급받기 위한 데이타 입력 단자와 수평 동기 신호를 공급받기 위한 리세트 입력 단자를 가지고 있는 제 1 D형 플립플롭(41), 인버터(42)를 통해 수평 동기 신호를 공급받기 위한 데이타 입력 단자와 수직 동기 신호를 공급받기 위한 리세트 입력 단자를 가지고 있는 제 2 D형 플립플롭(43), 인버터(44)를 통해 수직 동기 신호를 공급받기 위한 데이타 입력 단자와 모드 설정 신호를 공급받기 위한 리세트 입력 단자를 가지고 있는 제 3 D형 플립플롭(45)을 구비하고 있다.
상기 제 1 및 제 2 플립플롭(41,43)은 제 1 배타적 OR 게이트(46)의 각각의 입력 단자에 접속되어 있다. 상기 제 1 배타적 OR 게이트(46)와 제 3 플립플롭(45)의 출력 단자는 제 2 배타적 OR 게이트(47)의 각각의 입력 단자에 접속되어 있다. 상기 제 2 배타적 OR 게이트(47)는 제 4 D형 플립플롭(48)의 데이타 입력 단자에 접속된 출력 단자를 가지고 있고, 이 플립 플롭은 상기 도트 클럭 신호를 공급받기 위한 리세트 입력 단자를 가지고 있다. 상기 제 4 플립플롭(48)은 상기 처리 회로(37)의 보정 실행 회로(50)에 접속되어 있다.
상기 패턴 발생기(38)는 상기 도트 클럭 신호, 수평 동기 신호, 수직 동기 신호, 및 모드 설정 신호에 따라 상기 보정 실행 회로(50)에 의해 보정의 레벨을 제어하기 위한 신호를 출력한다. 도 6에 도시된 바와 같이, 상기 패턴 발생기(38)에 의해 발생된 선택 패턴은 모든 3 색 픽셀(24) 및 모든 주사 라인에 대해 반전된 보정의 레벨을 가지고 있고, 모든 프레임에 대해 반전된다.
상기 데이타 보정 회로(35)는 플라즈마 디스플레이 패널(2)에 접속된 구동 회로(3)에 접속되어 있다.
상기 구동 회로(3)는 상기 처리 회로(37)에 접속된 제 1 데이타 배열 회로(52), 상기 제 1 데이타 배열 회로(52)에 접속된 메모리 입/출력 제어 회로(53), 및 상기 메모리 입/출력 제어 회로(53)에 접속된 프레임 버퍼 메모리(54)를 포함하고 있다.
상기 신호 입력 유닛(34b)과 도트 클럭 발생기(39)는 상기 제 1 데이타 배열 회로(52)에 접속되어 있다.
상기 제 1 데이타 배열 회로(52)는 상기 처리 회로(37)로부터 공급된 R, G, B 계조 데이타들을 혼합하고, 각각의 계조 비트에 대해 주소가 상이하도록 상기 계조 데이타를 배열한다.
상기 메모리 입/출력 제어 회로(53)는 프레임 버퍼 메모리(54)에의 혼합된 R,G,B 계조 데이타의 저장, 및 상기 프레임 버퍼 메모리(54)로부터의 상기 혼합된 R,G,B 계조 데이타의 판독을 제어한다. 상기 프레임 버퍼 메모리(54)는 상기 혼합된 R, G, B 계조 데이타를 일시적으로 저장한다.
상기 구동 회로(3)는 또한 상기 신호 입력 유닛(34a)에 접속된 서브필드 발생기(56), 시스템 클럭 발생기(55), 상기 메모리 입/출력 제어 회로(53)에 접속된 타이밍 발생기(57)를 가지고 있다.
상기 메모리 입/출력 제어 회로(53)는 제 2 데이타 배열 회로(58)를 통해 상측 및 하측 데이타 구동기(59,60)에 접속되어 있고, 이들 구동기는 상기 플라즈마 디스플레이 패널(2)의 데이타 전극(14)에 접속되어 있다.
상기 타이밍 발생기(57)는 주사 구동기(61)와 유지 구동기(62)에 접속되어 있다. 상기 주사 구동기(61)는 주사 전극(12)에 접속되어 있고, 상기 유지 구동기(62)는 유지 전극(13)에 접속되어 있다.
상기 시스템 클럭 발생기(55)는 시스템 클럭 신호를 발생한다. 상기 서브필드 발생기(56)는 상기 신호 입력 유닛(34a)으로부터의 수직 동기 신호를 기초로 상기 시스템 클럭 발생기(55)에 의해 발생된 시스템 클럭 신호와 동기되어, 하나의 프레임에 여러번 각종 간격의 서브필드를 발생한다.
상기 타이밍 발생기(57)는 서브필드 타이밍 신호를 상기 메모리 입/출력 제어 회로(53), 주사 구동기(61) 및 유지 구동기(62)에 공급한다.
상기 제 2 데이타 배열 회로(58)는 계조 데이타의 배열을 실제 디스플레이된 화상에 대응하는 형태로 변환한다. 상기 데이타 구동기(59,60)는 계조 데이타에 따라 데이타 펄스를 상기 플라즈마 디스플레이 패널(2)의 데이타 전극(14)에 출력한다.
상기 주사 구동기(61)는 상기 타이밍 발생기(57)로부터의 서브필드 타이밍 신호에 따라 상기 플라즈마 디스플레이 패널(2)의 주사 전극(12)에 주사 펄스를 구동 펄스로서 출력한다. 상기 유지 구동기(62)는 상기 타이밍 발생기(57)로부터의 서브필드 타이밍 신호에 따라 상기 플라즈마 디스플레이 패널(2)의 유지 전극(13)에 유지 펄스를 구동 펄스로서 출력한다.
각각의 계조 레벨로 개별적으로 설정된 다수의 계조 데이타로 구성된 비디오 신호가 외부 소스로부터 상기 플라즈마 디스플레이 장치(1)에 공급되면, 상기 플라즈마 디스플레이 패널(2)의 상기 3 색 픽셀(24)의 디스플레이 픽셀은 원하는 계조를 위해 픽셀에 의해 색이 표현되는 칼라 화상을 디스플레이하기 위해 개별적으로 활성화된다.
동화상을 나타내는 비디오 신호가 프레임 단위로 상기 플라즈마 디스플레이 장치(1)에 공급되는 경우에, 이전의 프레임의 계조 데이타와 현재의 프레임의 계조 데이타가 소정의 계조 데이타 조합과 일치하면, 상기 현재의 프레임의 계조 데이타의 계조 레벨이 보정되어, 불량 동화상 윤곽의 발생이 방지된다.
이때, 불량 동화상 윤곽의 발생을 방지하기 위한 계조 데이타의 보정의 레벨은 상기 플라즈마 디스플레이 패널(2)의 픽셀의 매트릭스 배열과 상기 선택 패턴에 따른 상기 프레임에 따라 제어된다.
이하에서, 본 발명의 제 1 실시예에 따라 상기 플라즈마 디스플레이 패널(2) 상에 동화상을 디스플레이하는 방법에 대해 설명한다.
각각의 계조 레벨로 개별적으로 설정된 다수의 계조 데이타로 구성된 비디오 신호가 프레임 단위로 상기 신호 입력 유닛(31)에 공급되면, 상기 공급된 아날로그 R,G,B 계조 데이타가 상기 A/D 변환기(32)에 의해 디지탈 계조 데이타로 변환되고, 그 계조는 감마 보정기(33)에 의해 역으로 감마 보정된다.
상기 보정된 계조 데이타는 프레임 단위로 상기 데이타 보정 회로(35)에 공급되며, 이때 상기 계조 데이타는 프레임 단위로 프레임 메모리(36)에 일시적으로 저장된다. 상기 처리 회로(37)는 이전의 프레임의 일시적으로 저장된 계조 데이타 및 새롭게 공급된 계조 데이타에 의해 주소 지정된 보정 데이타를 LUT(40)로부터 판독하고, 디스플레이를 위해 상기 보정 데이타를 상기 계조 데이타에 부가하며, 이에 따라 상기 계조 데이타가 보정된다.
상기 신호 입력 유닛(34a-34c)에 프레임 단위로 공급되는 수직 동기 신호, 수평 동기 신호, 및 모드 설정 신호에 따라, 상기 패턴 발생기(38)는 상기 처리 회로(37)에 의한 데이타 보정의 레벨을 선택 패턴으로 제어한다.
특히, 상기 처리 회로(37)에서, 상기 제 1 플립플롭(41)은 상기 도트 클럭 발생기(39)로부터의 도트 클럭 신호의 주파수를 1/2로 분주하고, 상기 수평 동기 신호에 의해 리세트되어, 메인 주사 사이클을 시작할 때 로우 레벨을 출력한다.
상기 신호 입력 유닛(34b)으로부터의 수평 동기 신호는 상기 인버터(42)에 의해 유효해진 상승 에지를 가지고 있고, 제 2 플립 플롭(43)에 의해 클럭 신호로서 1/2로 분주된다. 상기 제 1 및 제 2 플립플롭(41,43)으로부터의 출력 신호는 상기 배타적 OR 게이트(46)에 의해 모든 3 색 픽셀 및 모든 주사 라인에 대해 반전된 보정 레벨을 가지고 있는 체커보드형 선택 패턴으로 변환된다.
상기 신호 입력 유닛(34a)으로부터의 수직 동기 신호는 상기 인버터(44)에 의해 유효해진 상승 에지를 가지고 있고 제 3 플립플롭(45)에 의해 클럭 신호로서 1/2로 분주된다. 상기 제 3 플립플롭(45)과 상기 배타적 OR 게이트(46)로부터의 출력 신호는 모든 프레임에 대해 반전된 선택 패턴으로 변환된다. 결과적으로 얻어진 선택 패턴은 상기 모드 설정 신호와 동기되어 제 4 플립플롭(48)으로부터 처리 회로(37)로 출력된다.
제 1 실시예에 따른 플라즈마 디스플레이 장치(1)에서, 상기 처리 회로(37)는 불량 동화상 윤곽을 과보정하고 선택 패턴을 기초로 그와 같은 과보정 결과를 데시메이팅할 수 있도록 배열되어 있다.
예컨대, 도 7의 (a) 내지 도 7의 (g) 및 하기의 표 1에 나타낸 바와 같이, 64개의 6 비트 계조 레벨중 하나의 계조 레벨로 표현된 계조 데이타의 계조 레벨이 "32"에서 "31"로 변하면, 상기 계조 데이타는 일반적으로 불량 동화상 윤곽을 야기한다.
데이타신 호 제(n-1)프레임의 픽셀 데이타 제 n 프레임의픽셀 데이타 제(n+1)프레임의 픽셀 데이타
입 력 100000 011111 011111
무보정 출력 100000 011111 011111
최적 보정 출력 100000 101010 011111
과보정 출력 100000 110100 011111
모든 계조 데이타를 보정하는 종래 프로세스에 따라, 예컨대 "11"의 보정 데이타가 상기 계조 데이타에 부가되며, 이에 따라 현재의 프레임의 계조 데이타의 계조 레벨은 "42"이다.
제 1 실시예에 따른 플라즈마 디스플레이 장치(1)의 경우에, 계조 데이타의 1/2 만의 계조 레벨이 보정되므로, 예컨대, "21"의 보정 데이타가 상기 계조 데이타에 부가되며, 이에 따라 상기 현재의 프레임의 계조 데이타의 계조 레벨은 "52"이다.
불량 동화상 윤곽이 발생한 위치의 디스플레이 픽셀 중에서, 도 6에 도시된 바와 같이 체커보드 패턴으로 위치된 절반의 픽셀이 과보정되고, 나머지 절반의 픽셀은 보정되지 않는다.
불량 동화상 윤곽이 보정되어 데이타 보정 회로(35)로부터 프레임 단위로 출력되는 R, G, B 계조 데이타는 이들의 주소가 각각의 계조 비트에 대해 상이하도록 혼합 및 배열된다. 이때, 상기 배열된 계조 데이타는 상기 메모리 입/출력 제어 회로(53)에 의해 상기 프레임 버퍼 메모리(54)에 일시적으로 저장된다.
상기 시스템 클럭 발생기(55)로부터 시스템 클럭 신호를 공급받은 서브필드 발생기(56)는 상기 수직 동기 신호를 기초로 상기 시스템 클럭 신호와 동기되어 서브필드를 발생한다. 상기 서브필드 발생기(56)는 서브필드 타이밍 신호를 타이밍 발생기(57)에 출력하고, 이 타이밍 발생기로부터 서브필드 타이밍 신호가 상기 메모리 입/출력 제어 회로(53), 주사 구동기(61) 및 유지 구동기(62)에 공급된다.
상기 메모리 입/출력 제어 회로(53)는 상기 서브필드 타이밍 신호와 동기되어, 상기 프레임 버퍼(54)에 일시적으로 저장된 계조 데이타의 프레임을 판독한다. 계조 데이타의 프레임은 상기 제 2 데이타 배열 회로(58)에 의해 실제 디스플레이된 화상에 대응하는 형태로 변환된 다음에, 데이타 펄스로서 상기 데이타 구동기(61,62)로부터 상기 플라즈마 디스플레이 패널(2)의 상기 데이타 전극(14)에 출력된다.
동시에, 상기 주사 구동기(61)는 상기 서브필드 타이밍 신호에 응답하여 주사 펄스를 구동 펄스로서 상기 플라즈마 디스플레이 패널(2)의 주사 전극(12)에 출력하며, 이에 따라 광을 방출해야 하는 디스플레이 픽셀의 벽 전하가 각각의 서브필드에 기록된다.
벽 전하가 모든 디스플레이 픽셀에 기록되면, 상기 유지 구동기(62)는 유지 펄스를 구동 펄스로서 유지 전극(13)에 출력하며, 이에 따라 상기 벽 전하가 기록된 디스플레이 픽셀이 광을 방출할 수 있다.
상기 벽 전하는 상기 데이타 펄스에 따라 기록되고 상기 주사 펄스와 유지 펄스는 하나의 프레임의 각각의 서브필드에 출력되므로, 상기 플라즈마 디스플레이 패널(2)의 디스플레이 픽셀은 각각의 계조를 디스플레이한다.
3 가지의 R,G,B 디스플레이 픽셀은 조합되어 단일 3 색 픽셀(24)이 되고, 복수의 3 색 픽셀(24)은 2 차원 매트릭스로 배열된다. 따라서, 각각의 3 색 픽셀(24)에 의해 색이 부여된 풀 칼라 화상이 상기 플라즈마 디스플레이 패널(2) 상에 디스플레이된다.
상기 플라즈마 디스플레이 장치(1)는 풀 칼라 화상의 연속 프레임을 디스플레이하며, 따라서 각각의 3 색 픽셀(24)에 의해 색상이 부여된 풀 칼라 화상을 디스플레이한다.
계조는 상기 서브필드 프로세스에 따라 표현되기 때문에, 상기 디스플레이된 화상이 상기 플라즈마 디스플레이 패널(2) 상에서 이동하면, 상기 디스플레이된 화상은 불량 동화상 윤곽을 야기하는 경향이 있다. 상기 플라즈마 디스플레이 장치(1)는 불량 동화상 윤곽을 야기하는 것으로 기대되는 상기 디스플레이 픽셀의 계조 레벨을 보정한다.
디스플레이 패널의 계조 레벨은 종래의 경우와 마찬가지로 과보정되며, 이 과보정은 선택 패턴에 따라 2 차원적으로 분산된 상기 디스플레이 픽셀의 1/2에 대해서만 실행된다.
바꾸어 말하면, 불량 동화상 윤곽이 발생한 영역은 1 : 1의 비율로 2 차원 패턴으로 함께 혼합된, 과보정 디스플레이 픽셀과 무보정 디스플레이 픽셀을 포함하고 있다. 따라서, 상기 디스플레이 픽셀은 전체적으로 충분히 보정된 것으로서 시각적으로 인식된다.
도 7의 (a) 및 도 7의 (b)에 도시된 바와 같이, 64개의 6 비트 계조 레벨중 하나의 6 비트 계조 레벨로 표현되는 계조 데이타의 계조 레벨이 "32"에서 "31"로 변하면, 상기 계조 데이타는 불량 동화상 윤곽을 야기한다.
불량 동화상 윤곽이 발생된 위치의 모든 계조 데이타를 균일하게 보정하는 종래의 프로세스에 따라, 도 7의 (c) 및 도 7의 (d)에 도시된 바와 같이, "11"의 보정 데이타가 상기 계조 데이타에 부가되고, 이에 따라 현재의 프레임의 계조 데이타의 계조 레벨은 "42"가 된다.
"31"의 계조 레벨이 다음에 이어지면, "42"의 상기 보정된 계조 레벨이 "31"로 변할 때, 불량 동화상 윤곽이 발생된다.
도 7의 (e) 및 도 7의 (f)에 도시된 바와 같이, 제 1 실시예에 따른 상기 플라즈마 디스플레이 장치(1)의 경우에, "21"의 보정 데이타가 불량 동화상 윤곽이 발생된 위치의 계조 데이타의 1/2에 부가되며, 이에 따라 현재의 프레임의 계조 데이타의 계조 레벨은 "52"이다. 하지만, 상기 계조 데이타의 나머지 1/2의 계조 레벨은 "31"로 유지되고 보정되지 않는다.
상기 과보정된 계조 레벨과 상기 보정되지 않은 계조 레벨은 전체적으로 평균화된 것으로 시각적으로 인식된다. 따라서, 도 7의 (g)에 도시된 바와 같이, 전체적으로 불량 동화상 윤곽의 발생이 효과적으로 방지된다.
따라서, 제 1 실시예에 따른 플라즈마 디스플레이 장치(1)는 상기 플라즈마 디스플레이 패널(2) 상에 동화상을 디스플레이하기 위해 서브필드 프로세스에 따라 계조를 표현하기 위해 매트릭스로 배열된 디스플레이 픽셀이 활성화될 때 불량 동화상 윤곽을 양호하게 보정할 수 있다.
상기 플라즈마 디스플레이 패널(2)은 각각 3개의 R,G,B 디스플레이 픽셀을 구비하고 있는 3 색 픽셀(24)의 매트릭스를 가지고 있기 때문에, 상기 플라즈마 디스플레이 장치(1)는 상기 픽셀에 의해 색이 부여된 양호한 품질의 칼라 동화상을 디스플레이할 수 있다.
또한, 상기 패턴 발생기(38)는 비디오 신호로부터 추출된 각종 신호로부터 하드웨어 배열로 실시간으로 선택 패턴을 발생한다. 따라서, 메모리에 선택 패턴을 화상 데이타로서 미리 등록할 필요가 없다.
상기 선택 패턴은 R, G, B 디스플레이 픽셀로 구성된, 모든 장방형 3 색 픽셀(24)에 대해, 또한 모든 주사 라인에 대해 반전된 보정 레벨을 가지고 있다. 따라서, 상기 보정의 레벨은 시각적으로 인식된 불량 동화상 윤곽의 발생을 효과적으로 방지하기 위한 미소 단위의 패턴으로 균일하게 분산된다.
상기 플라즈마 디스플레이 패널(2)의 3색 픽셀(24)의 매트릭스에 대응하는 선택 패턴은 프레임마다 반전된다. 따라서, 상기 플라즈마 디스플레이 패널(2) 상의 과보정 위치 및 무보정 위치는 또한, 시각적으로 인식된 불량 동화상 윤곽의 발생을 효과적으로 방지하기 위해 제때에 분산된다.
상기 처리 회로(37)의 LUT(40)는 이전의 프레임의 계조 데이타와 현재의 프레임의 계조 데이타에 의해 주소 지정될 수 있는 보정 데이타를 저장한다. 따라서, 현재의 프레임의 계조 데이타는 상기 이전의 프레임의 계조 데이타와의 조합에 따라 원하는 계조 레벨로 보정될 수 있다.
상기 실시예에서, 동화상 디스플레이 장치로서의 플라즈마 디스플레이 장치(1)는 풀 칼라 플라즈마 디스플레이 장치이다. 하지만, 본 발명은 서브필드 프로세스가 각각의 픽셀에 계조를 디스플레이하는데 이용될 수 있는 각종 화상 디스플레이 장치에 적용 가능하다.
상기 실시예에서, 상기 패턴 발생기(38)는 비디오 신호로부터 추출된 각종 신호로부터 하드웨어 배열로 실시간으로 선택 패턴을 발생한다. 하지만, 메모리에 화상 데이타로서 미리 저장된 선택 패턴을 판독하고, 보정 레벨의 제어에 상기 선택 패턴을 사용할 수 있다.
상기 실시예에서는, 불량 동화상 윤곽의 영역의 계조 데이타에 대한 과보정 레벨이 선택 패턴에 의해 제어된다. 하지만, 이와 같은 보정 레벨 제어의 경우에는, 약간 과도한 보정과 불충분한 보정을 조합하고, 매우 과도한 보정과 반대의 보정을 조합하며, 복수의 보정 범위를 조합할 수 있다.
발명자에 의해 행해진 실험에 따라, 특정 휘도 천이시에 불량 동화상 윤곽의 원인이 되는 비트 상태 변화가 제때에 1 프레임 이동된 조합으로 가장 양호한 결과가 얻어졌다.
상기 플라즈마 디스플레이 장치(1)의 경우에, 과보정의 레벨이 제어되기 때문에, 계조 데이타의 절반이 종래 프로세스의 경우와 마찬가지로, 미리 설정된 과도한 레벨로 보정될 수도 있고, 계조 데이타의 나머지 절반은 전혀 보정되지 않을 수도 있다. 이와 같이, 상기 플라즈마 디스플레이 장치(1)의 전체적인 처리 동작은 간단하고 바람직하다.
상기 실시예에서, 과보정의 레벨은 미소 단위 패턴의 불량 동화상 윤곽을 방지하기 위한 픽셀을 포함한 장방형 범위로 제어된다. 하지만, 보정 레벨을 보정하기 위한 상기 범위는 상기 장치의 처리 동작에 대한 부담을 덜어 주기 위한 복수의 픽셀을 포함하고 있을 수도 있다.
상기 실시예에서는, 상기 플라즈마 디스플레이 패널(2)의 매트릭스에 대응하는 2 차원 선택 패턴이 제때에 절환된다. 하지만, 상기 2 차원 선택 패턴은 제때에 절환되지 않고 고정된 패턴으로서 사용될 수도 있다.
상기 실시예에서, 현재의 프레임의 계조 데이타가 이전의 프레임의 계조 데이타와 조합되어 보정되기 때문에, 상기 LUT(40)는 상기 이전의 프레임의 계조 데이타와 상기 현재의 프레임의 계조 데이타에 의해 주소 지정될 수 있는 보정 데이타를 미리 저장한다.
하지만, 상기 LUT(40)는 사용될 필요가 없으며, 이전의 프레임의 계조 데이타와 현재의 프레임의 계조 데이타를 나타내는 파라미터를 이용하여 상기 현재의 프레임의 계조 데이타를 보정하는데 프로세서(도시되지 않음)가 사용될 수도 있다.
상기 보정 데이타를 미리 등록하는 프로세스에 따라, 상기 현재의 프레임의 계조 데이타는 상기 이전의 프레임의 계조 데이타와 조합하여 원하는 계조 레벨로 보정될 수 있다. 하지만, 다수의 계조 레벨이 포함되어 있으면, 많은 양의 보정 데이타를 등록하는 것이 필요하다.
하지만, 실시간 처리를 기초로 계조 데이타를 보정하는 프로세스에 따라, 많은 양의 보정 데이타를 등록할 필요는 없고, 원하는 계조 레벨로 신뢰할 수 있는 계조 데이타를 보정하기가 어려운 경우가 있을 수도 있다.
이들 두 프로세스는 이점과 단점을 가지고 있으므로, 장치 성능 수준과 사양을 포함해서 여러 가지 조건에 비추어 상기 프로세스중 한가지를 선택하는 것이 바람직하다.
이하에서는, 도 8 및 도 9의 (a) 내지 도 9의 (e)를 참조하여 본 발명의 제 2 실시예에 대해 설명한다. 제 1 실시예의 경우와 동일한 제 2 실시예의 부분들을 동일한 참조 부호로 표기하고 이하에서는 상세히 설명되지 않는다.
제 2 실시예에 따른 동화상 디스플레이 장치로서의 플라즈마 디스플레이 장치(도시되지 않음)는 제 1 실시예에 따라 플라즈마 디스플레이 장치(1)의 경우와 동일한 하드웨어 배열을 가지고 있고, 서브필드가 형성되는 방법에 대해서는 상기 플라즈마 디스플레이 장치(1)와 다르다.
제 1 실시예에 따른 플라즈마 디스플레이 장치(1)에서는, 서브필드가 프레임내에서의 상기 서브필드의 간격의 크기로 간단히 배열된다. 하지만, 제 2 실시예에 따른 플라즈마 디스플레이 장치에서는, 도 8에 도시된 바와 같이, 넓은 간격을 가지고 있는 서브필드 "MSB"가 복수의 서브필드로 분할되고 이들 서브필드가 분산된다.
예컨대, 비디오 신호가 256개의 8 비트 2 진 계조 레벨로 표현되어야 하는 경우에, 각각의 가장 긴 서브필드 "MSB-0"와 제 2 서브필드 "MSB-1"는 복수의 서브필드로 분할되며, 이들 분리된 서브필드들이 분산된다.
도 9의 (a)에 도시된 바와 같이, 특정 디스플레이 픽셀의 계조 레벨이 "127"에서 "128"로 변화하면, 구동 펄스가 분산되므로, 불량 동화상 윤곽의 발생은 도 9의 (b)에 도시된 바와 같이 동화상이 저속으로 이동하는 경우에 본 발명에 따른 보정 레벨의 제어 없이 방지된다.
이상에서 설명한 바와 같이 분할된 서브필드의 경우에는, 보정되지 않은 픽셀과 조합하여 불량 동화상 윤곽을 시각적으로 제거하기 위해 과보정된 픽셀에 대해 보정 데이타를 적절히 형성하기가 어렵다.
제 2 실시예에 따라, 이전의 프레임의 계조 데이타는 단순하게 보정된 계조 데이타로 간주되고, 상기 보정된 계조 데이타와 보정되지 않은 계조 데이타는 선택 패턴에 따라 배열된다.
제 2 실시예에 따른 플라즈마 디스플레이 장치에서는, 넓은 간격을 가지고 있는 서브필드가 복수의 서브필드로 분할되고, 이전의 프레임의 계조 데이타는 보정된 계조 데이타로 간주되며, 상기 보정된 계조 데이타와 보정되지 않은 계조 데이타는 선택 패턴에 따라 배열된다.
불량 동화상 윤곽은 넓은 범위로 분산되므로, 상기 불량 동화상 윤곽은 면적이 증가하고 전체적으로 평균화되며, 이에 따라 사람의 눈에 의해 시각적으로 인식되는 동화상의 품질이 개선된다.
서브필드가 분할되지 않고 시간 간격의 크기로 배열된 경우의 낮은 계조의 상기 계조 데이타는 제 1 실시예의 경우와 동일한 방식으로 보정되어, 선택 패턴에 따라 분산되면 바람직하다.
이하에서 본 발명의 제 3 실시예에 대해 도 10을 참조하여 설명한다.
제 3 실시예에 따른 동화상 디스플레이 장치로서 사용되는 플라즈마 디스플레이 장치(도시되지 않음)에서는, 가장 긴 서브필드 "MSB-0"이 상기 서브필드 "MSB-0"의 1/2인 서브필드와 각각 상기 서브필드 "MSB-0"의 1/4인 2개의 서브필드로 분할된다. 또한, 이전의 프레임의 계조 데이타가 보정된 계조 데이타로 간주되고, 상기 보정된 계조 데이타와 보정되지 않은 계조 데이타가 선택 패턴에 따라 배열된다.
제 3 실시예에 따른 플라즈마 디스플레이 장치에서는, 넓은 간격을 가지고 있는 서브필드가 복수의 서브필드로 분할되고, 이전의 프레임의 계조 데이타가 보정된 계조 데이타로 간주되고, 상기 보정된 계조 데이타와 보정되지 않은 계조 데이타가 선택 패턴에 따라 배열된다. 따라서, 불량 동화상 윤곽이 넓은 범위로 분산되며, 이에 따라 사람의 눈에 의해 시각적으로 인식되는 동화상의 품질이 개선된다.
특정 용어를 사용하여 본 발명의 바람직한 실시예에 대해 설명하였지만, 이와 같은 설명은 예시를 위한 것에 불과하며, 변형 및 변경이 특허 청구 범위의 사상 또는 범위로부터 이탈하지 않고 행해질 수도 있음을 이해해야 한다.

Claims (26)

  1. 프레임을 상이한 상대 휘도비를 가지고 있는 복수의 서브필드로 분할하고, 디스플레이 픽셀의 매트릭스를 가지고 있는 디스플레이 패널 상에 복수의 계조의 동화상을 디스플레이함으로써 동화상을 디스플레이하는 방법에 있어서,
    각각의 디스플레이 픽셀에 대해 이전의 프레임의 비디오 계조 데이타와 현재의 프레임의 비디오 계조 데이타로부터 새로운 n(n은 자연수)개의 보정된 비디오 계조 데이타를 생성하는 단계와;
    상기 이전의 프레임의 상기 비디오 계조 데이타, 상기 현재의 프레임의 상기 비디오 계조 데이타, 및 상기 n개의 보정된 비디오 계조 데이타중 적어도 2개의 비디오 계조 데이타를 선택하는 단계와;
    상기 선택된 비디오 계조 데이타를 소정의 선택 패턴의 디스플레이 픽셀에 디스플레이하는 단계를 포함하고 있는 동화상을 디스플레이하는 방법.
  2. 프레임을 상이한 상대 휘도비를 가지고 있는 복수의 서브필드로 분할하고, 디스플레이 픽셀의 매트릭스를 가지고 있는 디스플레이 패널 상에 복수의 계조의 동화상을 디스플레이함으로써 동화상을 디스플레이하는 방법에 있어서,
    각각의 디스플레이 픽셀에 대해 이전의 프레임의 비디오 계조 데이타와 현재의 프레임의 비디오 계조 데이타로부터 새로운 n(n은 자연수)개의 보정된 비디오 계조 데이타를 생성하는 단계와;
    상기 이전의 프레임의 상기 비디오 계조 데이타, 상기 현재의 프레임의 상기 비디오 계조 데이타, 및 상기 n개의 보정된 비디오 계조 데이타중 적어도 2개의 데이타를 선택하는 단계와;
    상기 선택된 비디오 계조 데이타들을 서로 조합하고, 이 조합된 비디오 계조 데이타를 소정의 선택 패턴에 따라 디스플레이 픽셀의 픽셀 평면에 분산시키는 단계를 포함하고 있는 동화상을 디스플레이하는 방법.
  3. 프레임을 상이한 상대 휘도비를 가지고 있는 복수의 서브필드로 분할하고, 디스플레이 픽셀의 매트릭스를 가지고 있는 디스플레이 패널 상에 복수의 계조의 동화상을 디스플레이함으로써 동화상을 디스플레이하는 방법에 있어서,
    각각의 디스플레이 픽셀에 대해 이전의 프레임의 비디오 계조 데이타와 현재의 프레임의 비디오 계조 데이타로부터 새로운 n(n은 자연수)개의 보정된 비디오 계조 데이타를 생성하는 단계와;
    상기 이전의 프레임의 상기 비디오 계조 데이타, 상기 현재의 프레임의 상기 비디오 계조 데이타, 및 상기 n개의 보정된 비디오 계조 데이타중 적어도 2개의 비디오 계조 데이타를 선택하는 단계와;
    상기 선택된 비디오 계조 데이타중 적어도 하나의 비디오 계조 데이타와 상기 현재의 프레임의 상기 비디오 계조 데이타를 조합하고, 이 조합된 비디오 계조 데이타를 소정의 선택 패턴에 따라 상기 디스플레이 픽셀의 픽셀 평면에 분산시키는 단계를 포함하고 있는 동화상을 디스플레이하는 방법.
  4. 프레임을 상이한 상대 휘도비를 가지고 있는 복수의 서브필드로 분할하고, 디스플레이 픽셀의 매트릭스를 가지고 있는 디스플레이 패널 상에 복수의 계조의 동화상을 디스플레이함으로써 동화상을 디스플레이하는 방법에 있어서,
    각각의 디스플레이 픽셀에 대해 이전의 프레임의 비디오 계조 데이타와 현재의 프레임의 비디오 계조 데이타로부터 새로운 n(n은 자연수)개의 보정된 비디오 계조 데이타를 생성하는 단계와;
    상기 이전의 프레임의 상기 비디오 계조 데이타, 상기 현재의 프레임의 상기 비디오 계조 데이타, 및 상기 n개의 보정된 비디오 계조 데이타중 적어도 2개의 비디오 계조 데이타를 선택하는 단계와;
    상기 선택된 비디오 계조 데이타중 적어도 하나의 비디오 계조 데이타와 상기 이전의 프레임의 상기 비디오 계조 데이타를 조합하고, 이 조합된 비디오 계조 데이타를 소정의 선택 패턴에 따라 상기 디스플레이 픽셀의 픽셀 평면에 분산시키는 단계를 포함하고 있는 동화상을 디스플레이하는 방법.
  5. 프레임을 상이한 상대 휘도비를 가지고 있는 복수의 서브필드로 분할하고, 디스플레이 픽셀의 매트릭스를 가지고 있는 디스플레이 패널 상에 복수의 계조의 동화상을 디스플레이함으로써 동화상을 디스플레이하는 방법에 있어서,
    각각의 디스플레이 픽셀에 대해 이전의 프레임의 비디오 계조 데이타와 현재의 프레임의 비디오 계조 데이타로부터 새로운 n(n은 자연수)개의 보정된 비디오 계조 데이타를 생성하는 단계와;
    상기 이전의 프레임의 상기 비디오 계조 데이타, 상기 현재의 프레임의 상기 비디오 계조 데이타, 및 상기 n개의 보정된 비디오 계조 데이타중 적어도 2개의 비디오 계조 데이타를 선택하는 단계와;
    상기 이전의 프레임의 상기 선택된 비디오 계조 데이타와 상기 현재의 프레임의 상기 비디오 계조 데이타를 조합하고, 이 조합된 비디오 계조 데이타를 소정의 선택 패턴에 따라 상기 디스플레이 픽셀의 픽셀 평면에 분산시키는 단계를 포함하고 있는 동화상을 디스플레이하는 방법.
  6. 프레임을 상이한 상대 휘도비를 가지고 있는 복수의 서브필드로 분할하고, 디스플레이 픽셀의 매트릭스를 가지고 있는 디스플레이 패널 상에 복수의 계조의 동화상을 디스플레이함으로써 동화상을 디스플레이하는 방법에 있어서,
    각각의 디스플레이 픽셀에 대해 이전의 프레임의 비디오 계조 데이타와 현재의 프레임의 비디오 계조 데이타로부터 새로운 n (n은 자연수)개의 보정된 비디오 계조 데이타를 생성하는 단계와;
    상기 이전의 프레임의 상기 비디오 계조 데이타, 상기 현재의 프레임의 상기 비디오 계조 데이타, 및 상기 n개의 보정된 비디오 계조 데이타중 적어도 2개의 비디오 계조 데이타를 선택하는 단계와;
    상기 선택된 비디오 계조 데이타를 소정의 선택 패턴의 디스플레이 픽셀에 디스플레이하는 단계와;
    상기 이전의 프레임의 상기 비디오 계조 데이타와 상기 현재의 프레임의 상기 비디오 계조 데이타 사이에 계조 천이가 발생되어 있으면, 상기 이전의 프레임의 상기 비디오 계조 데이타와 상기 현재의 프레임의 상기 비디오 계조 데이타를 서로 조합하고, 이 조합된 비디오 계조 데이타를 소정의 선택 패턴에 따라 상기 디스플레이 픽셀의 픽셀 평면에 분산시키는 단계를 포함하고 있는 동화상을 디스플레이하는 방법.
  7. 제 1 항에 있어서, 상기 소정의 선택 패턴은 상기 디스플레이 픽셀들 사이에 수평으로 인접한 디스플레이 픽셀의 패턴을 구비하고 있는 동화상을 디스플레이하는 방법.
  8. 제 1 항에 있어서, 상기 소정의 선택 패턴은 상기 디스플레이 픽셀을 가로 질러 수직으로 인접한 라인의 패턴을 구비하고 있는 동화상을 디스플레이하는 방법.
  9. 제 1 항에 있어서, 상기 소정의 선택 패턴은 상기 디스플레이 픽셀들 사이에서 수평 및 수직으로 배열된 디스플레이 픽셀의 체커보드 패턴을 구비하고 있는 동화상을 디스플레이하는 방법.
  10. 제 7 항에 있어서, 상기 소정의 선택 패턴은 시간적으로 연속 배열된 프레임들의 조합을 구비하고 있는 동화상을 디스플레이하는 방법.
  11. 제 8 항에 있어서, 상기 소정의 선택 패턴은 시간적으로 연속 배열된 프레임들의 조합을 구비하고 있는 동화상을 디스플레이하는 방법.
  12. 제 9 항에 있어서, 상기 소정의 선택 패턴은 시간적으로 연속 배열된 프레임의 조합을 구비하고 있는 동화상을 디스플레이하는 방법.
  13. 제 1 항에 있어서, 상기 소정의 선택 패턴은 불규칙하게 분산된 패턴을 구비하고 있는 동화상을 디스플레이하는 방법.
  14. 프레임을 상이한 상대 휘도비를 가지고 있는 복수의 서브필드로 분할하고, 디스플레이 픽셀의 매트릭스를 가지고 있는 디스플레이 패널 상에 복수의 계조의 동화상을 디스플레이함으로써 동화상을 디스플레이하는 장치에 있어서,
    데이타를 입력하는 데이타 입력 수단과;
    상기 디스플레이 픽셀의 단위 픽셀에 대응하는 이전의 프레임의 비디오 계조 데이타를 저장하는 데이타 저장 수단과;
    상기 데이타 저장 수단에 저장된 이전의 프레임의 비디오 계조 데이타와 상기 데이타 입력 수단으로부터의 현재의 프레임의 비디오 계조 데이타로부터 새로운 n(n은 자연수)개의 보정된 비디오 계조 데이타를 생성하는 데이타 보정 수단과;
    상기 이전의 프레임의 상기 비디오 계조 데이타, 상기 현재의 프레임의 상기 비디오 계조 데이타, 및 상기 n개의 보정된 비디오 계조 데이타중 적어도 2개의 비디오 계조 데이타를 포함한 복수의 비디오 계조 데이타를 조합하고, 이 조합된 비디오 계조 데이타를 소정의 선택 패턴에 따라 상기 디스플레이 픽셀의 픽셀 평면에 분산시키는 보정 제어 수단을 구비하고 있는 동화상을 디스플레이하는 장치.
  15. 제 14 항에 있어서, 상기 보정 제어 수단은 상기 데이타 보정 수단으로부터의 상기 n 개의 보정된 비디오 계조 데이타중 적어도 2개의 비디오 계조 데이타를 서로 조합하고, 이 조합된 비디오 계조 데이타를 상기 소정의 선택 패턴에 따라 상기 디스플레이 픽셀의 픽셀 평면에 분산시키는 수단을 구비하고 있는 동화상을 디스플레이하는 장치.
  16. 제 14 항에 있어서, 상기 보정 제어 수단은 상기 데이타 보정 수단으로부터의 상기 n 개의 보정된 비디오 계조 데이타중 적어도 하나의 비디오 계조 데이타를 상기 데이타 입력 수단으로부터의 현재의 프레임의 상기 비디오 계조 데이타와 조합하고, 이 조합된 비디오 계조 데이타를 상기 소정의 선택 패턴에 따라 상기 디스플레이 픽셀의 픽셀 평면에 분산시키는 수단을 구비하고 있는 동화상을 디스플레이하는 장치.
  17. 제 14 항에 있어서, 상기 보정 제어 수단은 상기 데이타 보정 수단으로부터의 상기 n 개의 보정된 비디오 계조 데이타중 적어도 하나의 비디오 계조 데이타를 상기 데이타 저장 수단으로부터의 이전의 프레임의 상기 비디오 계조 데이타와 조합하고, 이 조합된 비디오 계조 데이타를 상기 소정의 선택 패턴에 따라 상기 디스플레이 픽셀의 픽셀 평면에 분산시키는 수단을 구비하고 있는 동화상을 디스플레이하는 장치.
  18. 제 14 항에 있어서, 상기 보정 제어 수단은 상기 데이타 보정 수단으로부터의 이전의 프레임의 상기 비디오 계조 데이타를 상기 데이타 입력 수단으로부터의 현재의 프레임의 상기 비디오 계조 데이타와 조합하고, 이 조합된 비디오 계조 데이타를 상기 소정의 선택 패턴에 따라 상기 디스플레이 픽셀의 픽셀 평면에 분산시키는 수단을 구비하고 있는 동화상을 디스플레이하는 장치.
  19. 제 14 항에 있어서, 상기 보정 제어 수단은 상기 이전의 프레임의 상기 비디오 계조 데이타 및 상기 현재의 프레임의 상기 비디오 계조 데이타를 서로 조합하고, 상기 데이타 보정 수단으로부터의 이전의 프레임의 상기 비디오 계조 데이타와 상기 데이타 입력 수단으로부터의 현재의 프레임의 상기 비디오 계조 데이타 사이에 계조 천이가 발생되어 있으면, 상기 조합된 비디오 계조 데이타를 상기 소정의 선택 패턴에 따라 상기 디스플레이 픽셀의 픽셀 평면에 분산시키는 수단을 구비하고 있는 동화상을 디스플레이하는 장치.
  20. 제 14 항에 있어서, 상기 소정의 선택 패턴은 상기 디스플레이 픽셀들 사이에 수평으로 인접한 디스플레이 픽셀의 패턴을 구비하고 있는 동화상을 디스플레이하는 장치.
  21. 제 14 항에 있어서, 상기 소정의 선택 패턴은 상기 디스플레이 픽셀을 가로 질러 수직으로 인접한 라인의 패턴을 구비하고 있는 동화상을 디스플레이하는 장치.
  22. 제 14 항에 있어서, 상기 소정의 선택 패턴은 상기 디스플레이 픽셀들 사이에 수평 및 수직으로 배열된 디스플레이 픽셀의 체커보드 패턴을 구비하고 있는 동화상을 디스플레이하는 장치.
  23. 제 20 항에 있어서, 상기 소정의 선택 패턴은 시간적으로 연속 배열된 프레임들의 조합을 구비하고 있는 동화상을 디스플레이하는 장치.
  24. 제 21 항에 있어서, 상기 소정의 선택 패턴은 시간적으로 연속 배열된 프레임들의 조합을 구비하고 있는 동화상을 디스플레이하는 장치.
  25. 제 22 항에 있어서, 상기 소정의 선택 패턴은 시간적으로 연속 배열된 프레임들의 조합을 구비하고 있는 동화상을 디스플레이하는 장치.
  26. 제 14 항에 있어서, 상기 소정의 선택 패턴은 불규칙하게 분산된 패턴을 구비하고 있는 동화상을 디스플레이하는 장치.
KR1019980043571A 1997-10-16 1998-10-15 불량동화상윤곽을보정하면서동화상을디스플레이하는방법및장치 KR100312362B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-283747 1997-10-16
JP9283747A JP3045284B2 (ja) 1997-10-16 1997-10-16 動画表示方法および装置

Publications (2)

Publication Number Publication Date
KR19990037178A true KR19990037178A (ko) 1999-05-25
KR100312362B1 KR100312362B1 (ko) 2001-12-28

Family

ID=17669594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980043571A KR100312362B1 (ko) 1997-10-16 1998-10-15 불량동화상윤곽을보정하면서동화상을디스플레이하는방법및장치

Country Status (4)

Country Link
US (1) US6340961B1 (ko)
EP (1) EP0910061A1 (ko)
JP (1) JP3045284B2 (ko)
KR (1) KR100312362B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69914593T2 (de) * 1998-04-17 2004-12-16 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren und vorrichtung zur korrektur von falschen konturen
JP3266191B2 (ja) 1998-12-25 2002-03-18 日本電気株式会社 プラズマ・ディスプレイ、その画像表示方法
EP1049068A1 (en) * 1999-04-28 2000-11-02 THOMSON multimedia S.A. Method and apparatus for processing video signals
JP3638099B2 (ja) 1999-07-28 2005-04-13 パイオニアプラズマディスプレイ株式会社 サブフィールド階調表示方法及びプラズマディスプレイ
KR100313113B1 (ko) * 1999-11-10 2001-11-07 김순택 플라즈마 표시 패널의 구동 방법
WO2001057838A1 (fr) * 2000-01-31 2001-08-09 Seiko Epson Corporation Dispositif electro-optique et son procede d'utilisation
EP1253575A1 (en) * 2001-04-27 2002-10-30 Deutsche Thomson-Brandt Gmbh Pre-filtering for plasma display panel signal
JP4610793B2 (ja) * 2001-06-08 2011-01-12 パナソニック株式会社 表示装置及び方法
JP2003015594A (ja) * 2001-06-29 2003-01-17 Nec Corp サブフィールドコーディング回路及びサブフィールドコーディング方法
JP3660610B2 (ja) * 2001-07-10 2005-06-15 株式会社東芝 画像表示方法
US20030076283A1 (en) * 2001-10-24 2003-04-24 Chunghwa Picture Tubes, Ltd. Method and apparatus for reducing dynamic false contour in plasma display panel
US6897879B2 (en) * 2002-03-14 2005-05-24 Microsoft Corporation Hardware-enhanced graphics acceleration of pixel sub-component-oriented images
KR100477643B1 (ko) * 2002-04-10 2005-03-23 삼성전자주식회사 응답 속도 개선 장치 및 방법
JP3818649B2 (ja) * 2002-05-20 2006-09-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示システム、画像表示方法、およびプログラム
TW582006B (en) * 2002-06-14 2004-04-01 Chunghwa Picture Tubes Ltd Brightness correction apparatus and method for plasma display
WO2004061609A2 (en) * 2002-12-30 2004-07-22 Mark Yuk-Lun Wong Multi-display architecture using single video controller
US20040150654A1 (en) * 2003-01-31 2004-08-05 Willis Donald Henry Sparkle reduction using a split gamma table
KR100495301B1 (ko) * 2003-02-21 2005-06-14 삼성에스디아이 주식회사 플라즈마 표시 패널의 영상 데이터 보정 방법과 장치, 그장치를 갖는 플라즈마 표시 패널 장치
EP1583062A4 (en) * 2003-12-26 2008-08-20 Matsushita Electric Ind Co Ltd IMAGE DISPLAY DEVICE
KR101062198B1 (ko) * 2004-04-09 2011-09-05 삼성전자주식회사 디스플레이장치 및 그 제어방법
US7990343B2 (en) * 2004-05-18 2011-08-02 Panasonic Corporation False contour reduction device, display device, false contour reduction method, and false contour reduction program
US7372507B2 (en) * 2005-02-08 2008-05-13 Texas Instruments Incorporated Real-time content based gamma adjustment for digital video display
MX2008001835A (es) * 2007-02-06 2009-02-24 J J Keller & Associates Inc Sistema y metodo electronico de registro de conductor.
EP2372681A4 (en) * 2008-12-26 2012-05-02 Panasonic Corp IMAGE PROCESSING DEVICE AND IMAGE DISPLAY PROCESS
JP2015197477A (ja) * 2014-03-31 2015-11-09 ソニー株式会社 信号処理方法、表示装置、及び電子機器
KR20190108216A (ko) * 2018-03-13 2019-09-24 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US10867538B1 (en) * 2019-03-05 2020-12-15 Facebook Technologies, Llc Systems and methods for transferring an image to an array of emissive sub pixels

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488174A (en) * 1982-06-01 1984-12-11 International Business Machines Corporation Method for eliminating motion induced flicker in a video image
US5270688A (en) * 1990-12-12 1993-12-14 Apple Computer, Inc. Apparatus for generating a cursor or other overlay which contrasts with the background on a computer output display
US5483634A (en) * 1992-05-19 1996-01-09 Canon Kabushiki Kaisha Display control apparatus and method utilizing first and second image planes
JP2759589B2 (ja) * 1992-12-28 1998-05-28 キヤノン株式会社 強誘電性液晶表示素子
JPH06332399A (ja) 1993-05-19 1994-12-02 Fujitsu General Ltd 電子ディスプレイの制御方法およびその装置
JPH077702A (ja) 1993-06-18 1995-01-10 Fujitsu General Ltd プラズマディスプレイ表示装置
JP3489884B2 (ja) 1994-02-08 2004-01-26 富士通株式会社 フレーム内時分割型表示装置及びフレーム内時分割型表示装置における中間調表示方法
JPH0854852A (ja) 1994-08-10 1996-02-27 Fujitsu General Ltd ディスプレイパネルの中間調画像表示方法
DE69529716T2 (de) * 1994-10-06 2003-07-17 Fujitsu General Ltd Grauskalaverarbeitung unter Verwendung eines Fehlerdiffusionsverfahren
JP3139312B2 (ja) * 1994-11-25 2001-02-26 株式会社富士通ゼネラル ディスプレイ駆動方法および装置
US6025818A (en) * 1994-12-27 2000-02-15 Pioneer Electronic Corporation Method for correcting pixel data in a self-luminous display panel driving system
JP3476107B2 (ja) 1994-12-27 2003-12-10 パイオニア株式会社 自発光表示パネルの駆動方法
JP3355882B2 (ja) 1995-07-14 2002-12-09 株式会社富士通ゼネラル ディスプレイ装置の動画像歪除去回路
KR100389514B1 (ko) * 1995-04-07 2003-10-04 가부시키가이샤 후지쓰제너럴 디스플레이장치의구동방법및그회로
US5818419A (en) * 1995-10-31 1998-10-06 Fujitsu Limited Display device and method for driving the same
JP3690860B2 (ja) 1996-03-07 2005-08-31 富士通株式会社 画像処理装置

Also Published As

Publication number Publication date
KR100312362B1 (ko) 2001-12-28
US6340961B1 (en) 2002-01-22
EP0910061A1 (en) 1999-04-21
US20020003542A1 (en) 2002-01-10
JP3045284B2 (ja) 2000-05-29
JPH11119729A (ja) 1999-04-30

Similar Documents

Publication Publication Date Title
KR100312362B1 (ko) 불량동화상윤곽을보정하면서동화상을디스플레이하는방법및장치
KR100438918B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
US6894664B2 (en) Method and apparatus for processing video pictures
JP3703247B2 (ja) プラズマディスプレイ装置及びプラズマディスプレイ駆動方法
EP1356443B1 (en) Method and apparatus for controlling a display device
EP1262942A1 (en) Method and apparatus for processing video data for a display device
EP1064641A1 (en) Apparatus and method for making a gray scale display with subframes
JPH07175439A (ja) ディスプレイ装置の駆動方法
US6924778B2 (en) Method and device for implementing subframe display to reduce the pseudo contour in plasma display panels
US6249268B1 (en) Image display apparatus
KR100533727B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR20040060706A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR20040083188A (ko) 비대칭 셀 기반의 평균화상레벨 계산방법 및 장치
JP2005107533A (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
JP4160575B2 (ja) プラズマディスプレイ装置及びその駆動方法
EP1262947A1 (en) Method and apparatus for processing video picture data for a display device
JP2002323872A (ja) プラズマディスプレイパネルの駆動方法及びプラズマ表示装置
KR100480148B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100292535B1 (ko) 플라즈마표시장치의구동방법및장치
KR20030088540A (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR20050071664A (ko) 디스플레이 패널을 구동하는 회로
JPH09330057A (ja) ガス放電表示パネルの階調表示方法及びガス放電表示装置
JPH09185340A (ja) ディスプレイ装置
JP2003248452A (ja) 電界放出型ディスプレイの駆動方法及び装置
KR100514259B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041004

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee